JPH06326466A - Manufacture of printed wiring board - Google Patents
Manufacture of printed wiring boardInfo
- Publication number
- JPH06326466A JPH06326466A JP10863293A JP10863293A JPH06326466A JP H06326466 A JPH06326466 A JP H06326466A JP 10863293 A JP10863293 A JP 10863293A JP 10863293 A JP10863293 A JP 10863293A JP H06326466 A JPH06326466 A JP H06326466A
- Authority
- JP
- Japan
- Prior art keywords
- outer layer
- resin
- pad
- layer circuit
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はプリント配線板の製造方
法に関し、特に外層回路に微細なパターンが形成される
多層プリント配線板の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a printed wiring board, and more particularly to a method for manufacturing a multilayer printed wiring board in which a fine pattern is formed on an outer layer circuit.
【０００２】[0002]
【従来の技術】近年の表面実装技術の進展により、電子
部品の外形サイズは小型化され、又この電子部品を搭載
保持し部品間を接続するプリント配線板も高密度化，高
精度化，薄化，軽量化が進んでいる。とくにプリント配
線板を高密度化，薄化，軽量化するための方法として、
外層回路，回路間隙に１００μｍ／１００μｍの設計や
８０μｍ／８０μｍの設計の微細配線の採用が進んでい
る。2. Description of the Related Art Due to the recent progress of surface mounting technology, the external size of electronic parts has been reduced, and the printed wiring boards for mounting and holding the electronic parts and connecting the parts with each other have high density, high accuracy, and thinness. And weight reduction. In particular, as a method for making printed wiring boards high-density, thin, and lightweight,
Adoption of 100 μm / 100 μm design and 80 μm / 80 μm design fine wiring for the outer layer circuit and the circuit gap is progressing.
【０００３】一方、表面実装部品のパッケージの小型
化，多ピン化，ＴＡＢ実装方式の採用によって部品の実
装用パッドもパッド幅の微細化，狭ピッチ化が進んでお
り、パッド幅１５０μｍや、１００μｍのパッドが実用
化されている。On the other hand, due to the miniaturization of the package of surface mount components, the increase in the number of pins, and the adoption of the TAB mounting method, the pad width of the component mounting pads has also become finer and narrower in pitch, and the pad widths of 150 μm and 100 μm. Pad has been put to practical use.
【０００４】又、最外層とその直下の層の回路同士をビ
アホールでつなぐ構造を持っている表面ビアホールプリ
ント配線板｛以下、ＳＶＨＰＷＢ（Ｓｕｒｆａｃｅ Ｖ
ｉａＨｏｌｅ Ｐｒｉｎｔｅｄ Ｗｉｒｉｎｇ Ｂｏａ
ｒｄ）と記す｝が開発され、プリント配線板を高密度化
するための手法として多用されている。そして、ここに
記述した３つの高密度化技術を組み合わせたプリント配
線板がこれからの主流になるものと予想される。しか
し、これらの技術を既存技術で実現することは困難であ
る。A surface via-hole printed wiring board having a structure in which circuits in the outermost layer and the layers immediately below are connected by via holes {hereinafter, SVHPWB (Surface V).
iaHole Printed Wiring Boa
rd)} has been developed and widely used as a method for increasing the density of a printed wiring board. It is expected that the printed wiring board combining the three densification technologies described here will become the mainstream in the future. However, it is difficult to realize these technologies with existing technologies.
【０００５】図１５（ａ）〜（ｆ）及び図１６（ａ），
（ｂ）は、従来の高密度化技術によるＳＶＨＰＷＢの製
造方法の一例を説明する工程順に示した断面図である。
まず、図１５（ａ）に示すように、厚み１００μｍのガ
ラス繊維強化エポキシ板からなる絶縁層４の両面に厚み
１８μｍの銅箔５を形成した両面銅張り積層板１にドリ
リングにより径２００μｍの穴開け加工を行う。これに
より表面ビアホール（以下、ＳＶＨと記す）となる穴２
が形成される。次に、図１５（ｂ）に示すように、例え
ば電気銅めっきによるＳＶＨとなる穴２の内面及び銅箔
５の上に厚さ１５μｍの銅めっき層Ａ６とＳＶＨ１５を
形成する。次に、図１５（ｃ）に示すように、例えばフ
ォトリソグラフィーにより、エッチングレジストを形成
し塩化第二銅水溶液を用いたサブトラクティブ法により
内層回路８の形成を行う。15 (a) to 15 (f) and FIG. 16 (a),
(B) It is sectional drawing shown in process order explaining an example of the manufacturing method of SVHPWB by the conventional densification technique.
First, as shown in FIG. 15 (a), a double-sided copper-clad laminate 1 in which a copper foil 5 having a thickness of 18 μm is formed on both surfaces of an insulating layer 4 made of a glass fiber-reinforced epoxy plate having a thickness of 100 μm is drilled to have a hole having a diameter of 200 μm. Open processing. Hole 2 that becomes a surface via hole (hereinafter referred to as SVH)
Is formed. Next, as shown in FIG. 15B, a copper plating layer A6 and a SVH 15 having a thickness of 15 μm are formed on the inner surface of the hole 2 to be the SVH and the copper foil 5 by electrolytic copper plating, for example. Next, as shown in FIG. 15C, the inner layer circuit 8 is formed by a subtractive method using an etching resist and a cupric chloride aqueous solution, for example, by photolithography.
【０００６】次に、図１５（ｄ）に示すように、図１５
（ａ）〜（ｃ）と同様の工程で作られた他の両面銅張積
層板と例えば厚み１００μｍのエポキシ樹脂含浸ガラス
クロスよりなるプリプレグを介して加熱，加圧して接着
する。この状態でプリプレグが硬化した絶縁体９によ
り、ＳＶＨ１５の中は充填され、表面は凹凸の少ない平
面になっている積層体１０が形成される。次に、図１５
（ｅ）に示すように、この積層体１０に例えばドリリン
グにより貫通穴１１等の穴あけ加工を行なう。次に、図
１５（ｆ）に示すように貫通穴１１の内部と表裏の導体
の電気的接続が行えるようにするため、例えば厚み２０
μｍの電気銅めっきを施し、銅めっき層Ｂ１３と貫通ス
ルーホール１２を形成する。Next, as shown in FIG.
Other double-sided copper clad laminates produced in the same steps as in (a) to (c) are heated and pressed to be bonded to each other via a prepreg made of, for example, 100 μm-thick epoxy resin-impregnated glass cloth. In this state, the SVH 15 is filled with the insulator 9 in which the prepreg is hardened, and the laminated body 10 having a flat surface with less unevenness is formed. Next, FIG.
As shown in (e), the laminated body 10 is drilled, for example, by drilling the through holes 11. Next, as shown in FIG. 15F, in order to make electrical connection between the inside of the through hole 11 and the front and back conductors, for example, a thickness of 20
A copper plating layer B13 and a through through hole 12 are formed by performing electrolytic copper plating of μm.
【０００７】次に図１６（ａ）に示すように、銅めっき
層Ｂ１３と貫通スルーホール１２が形成された積層体１
０にエッチングレジストを形成するため、例えばＥＤ法
によりレジストを全面に電着させた後外層回路やパッド
のパターンを描いたフィルムにてレジストをマスクし、
紫外線による露光，炭酸ナトリウム水溶液による現像を
行ない、外層回路及びパッドを形成するためのエッチン
グマスク１６を形成する。さらに、図１６（ｂ）に示す
ように、エッチング液例えば塩化第２鉄水溶液にて不要
な銅めっき層Ａ６，Ｂ１３および銅箔５を溶解させ、貫
通スルーホール１２，ＳＶＨ１５，外層回路及びパッド
１７が形成されたＳＶＨＰＷＢを得る。Next, as shown in FIG. 16 (a), a laminated body 1 in which a copper plating layer B13 and a through through hole 12 are formed
In order to form an etching resist on 0, the resist is masked with a film on which the resist is electrodeposited on the entire surface by, for example, the ED method and then the outer layer circuit or the pad pattern is drawn,
Exposure with ultraviolet rays and development with an aqueous solution of sodium carbonate are carried out to form an etching mask 16 for forming outer layer circuits and pads. Further, as shown in FIG. 16B, the unnecessary copper plating layers A6 and B13 and the copper foil 5 are dissolved with an etching solution such as an aqueous solution of ferric chloride, and the through through holes 12, SVH 15, outer layer circuits and pads 17 are formed. To form SVHPWB.
【０００８】又、最近微細パターンを形成する方式とし
て、以下のような配線転写法（電子情報通信学界論文誌
Ｃ−２ Ｖｏｌ．１７２−Ｃ−２ Ｎｏ．４ ｐｐ２４
３〜２５３）が開発されている。この配線転写法は、ま
ず、ステンレス仮基板の上に電気銅めっきで銅箔層を形
成しこの上にレジスト層形成，イメージング，現像を行
い微細レジスト像を形成する。次に、耐食性金属めっ
き，銅めっきを行なった後でレジストを剥離し、表面を
酸化処理した後、ステンレス基板より剥す。Recently, as a method for forming a fine pattern, the following wiring transfer method (C-2 Vol.172-C-2 No.4 pp24, Journal of Electronics, Information and Communication Science) is available.
3-253) have been developed. In this wiring transfer method, first, a copper foil layer is formed on a temporary stainless steel substrate by electrolytic copper plating, and then a resist layer is formed, imaged, and developed to form a fine resist image. Next, after performing corrosion-resistant metal plating and copper plating, the resist is peeled off, the surface is oxidized, and then peeled off from the stainless steel substrate.
【０００９】次に、この剥した配線パターン付き銅箔を
接着性樹脂と基板とともに多層化接着して配線板とする
ものである。この配線転写法は極めて微細な回路が形成
できるがその構造上、最外層とその直下の層を両面板構
成としているプリント配線板、特にＳＶＨＰＷＢでは最
外層とその直下の層とをつなぐＳＶＨを多層化接着後に
形成する必要があり、ブラインドホール穴あけやその穴
内への均一なめっき形成等難易度の高い工程が必要とな
る。Next, the stripped copper foil with the wiring pattern is laminated and bonded together with the adhesive resin and the substrate to form a wiring board. This wiring transfer method can form an extremely fine circuit, but due to its structure, it is a printed wiring board in which the outermost layer and the layer immediately below it have a double-sided board structure, especially in the case of SVHPWB, the SVH that connects the outermost layer and the layer immediately below it is multilayered. Since it needs to be formed after chemical bonding, it requires a highly difficult process such as blind hole drilling and uniform plating formation in the holes.
【００１０】[0010]
【発明が解決しようとする課題】この従来のプリント配
線板の製造方法では外層の導体厚がスルーホール形成の
為の銅めっきにより厚くなりサブトラクティブ法で微細
な外層回路及びパッドを形成することが困難となる。
又、ＳＶＨＰＷＢの製造方法では、特に外層部分は２回
銅めっきされる為厚くなりサブトラクティブ法で微細な
外層回路及びパッドを形成する事が困難になるという欠
点があった。In this conventional method for manufacturing a printed wiring board, the conductor thickness of the outer layer is increased by copper plating for forming a through hole, and a fine outer layer circuit and pad can be formed by the subtractive method. It will be difficult.
Further, the SVHPWB manufacturing method has a drawback that the outer layer portion is thickened in particular because it is copper-plated twice, which makes it difficult to form fine outer layer circuits and pads by the subtractive method.
【００１１】本発明の目的は、微細な外層回路及びパッ
ドを有するＳＶＨＰＷＢが容易に得られるプリント配線
板の製造方法を提供することにある。It is an object of the present invention to provide a method for manufacturing a printed wiring board which can easily obtain an SVHPWB having a fine outer layer circuit and pads.
【００１２】[0012]
【課題を解決するための手段】本発明の第１の態様のプ
リント配線板の製造方法は、外層となる両面銅張り積層
板の所定の位置にサーフェイスビアホールと、微細な外
層回路及びパッドと、内層回路とを形成する工程と、他
の層を構成する両面銅張り積層板との中間にプリプレグ
を挟んで積層体を形成するとともに前記微細な外層回路
及びパッドの間隙に樹脂を充填し硬化させる工程と、前
記積層体の所定の位置に穴開け加工を行い貫通穴を形成
した後銅めっきを行い表面に銅めっき層と、表裏の前記
微細な外層回路及びパッドと前記内層回路とを接続する
貫通スルーホールを形成する工程と、前記貫通スルーホ
ール内に穴埋めインクを充填，硬化させて表面の前記銅
めっき層のみをソフトエッチングにて除去し前記微細な
外層回路及びパッドを露出させる工程と、前記貫通スル
ーホール内の前記穴埋めインクを除去し前記銅めっき層
を露出させる工程とを含む。A method for manufacturing a printed wiring board according to a first aspect of the present invention is directed to a surface via hole, a fine outer layer circuit and a pad at a predetermined position of a double-sided copper-clad laminate as an outer layer. A step of forming an inner layer circuit and a double-sided copper-clad laminate that constitutes another layer are sandwiched by a prepreg to form a laminate, and a resin is filled in the gap between the fine outer layer circuit and the pad and cured. Step, and after forming a through hole by drilling at a predetermined position of the laminate, copper plating is performed on the surface to connect the copper plating layer, the fine outer layer circuit on the front and back, and the pad and the inner layer circuit The step of forming a through-hole, and filling and filling the hole-filling ink into the through-hole to remove only the copper plating layer on the surface by soft etching to remove the fine outer layer circuit and the pad. Exposing a, removing the filling ink in the through hole and a step of exposing the copper plating layer.
【００１３】本発明の第２の態様のプリント配線板の製
造方法は、外層となる両面銅張り積層板の所定の位置に
サーフェイスビアホールと、微細な外層回路及びパッド
と、内層回路とを形成する工程と、他の層を構成する両
面銅張り積層板との中間にプリプレグを挟んで積層体を
形成するとともに前記微細な外層回路及びパッドの間隙
に樹脂を充填し硬化させる工程と、前記積層体の所定の
位置に穴開け加工を行い貫通穴を形成した後銅めっきを
行い表面に銅めっき層と、表裏の前記微細な外層回路及
びパッドと、前記内層回路とを接続する貫通スルーホー
ルを形成する工程と、前記微細な外層回路及びパッドが
形成された領域以外の部分にエッチングマスクを形成し
て表面の前記銅めっき層のみをソフトエッチングにて除
去した後前記エッチングマスクを除去して前記微細な外
層回路及びパッドを露出させる工程と、前記積層体の外
層に前記微細な外層回路及びパッドの領域を保護すると
ともに、その他の外層回路及びパッドを形成するための
エッチングマスクのパターンを形成する工程と、前記そ
の他の外層回路及びパッドを形成した後前記エッチング
マスクのパターンを除去する工程とを含む。In the method for manufacturing a printed wiring board according to the second aspect of the present invention, a surface via hole, a fine outer layer circuit and a pad, and an inner layer circuit are formed in predetermined positions of a double-sided copper-clad laminate which is an outer layer. A step of forming a laminate by sandwiching a prepreg in the middle of the step and a double-sided copper-clad laminate that constitutes another layer, and filling the gap between the fine outer layer circuit and the pad with a resin to cure, and the laminate After forming a through hole by forming a through hole at a predetermined position, copper plating is performed on the surface to form a through through hole that connects the copper plating layer, the fine outer layer circuits and pads on the front and back, and the inner layer circuit And an etching mask is formed on a portion other than the region where the fine outer layer circuit and pad are formed, and only the copper plating layer on the surface is removed by soft etching, and then the etching is performed. A mask to remove the fine outer layer circuits and pads to expose the fine outer layer circuits and pads in the outer layer of the laminate, and etching to form other outer layer circuits and pads. The method includes forming a mask pattern, and removing the etching mask pattern after forming the other outer layer circuits and pads.
【００１４】[0014]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１（ａ）〜（ｆ），図２（ａ）〜（ｃ）
及び図３（ａ）〜（ｅ），図４（ａ）〜（ｄ）は本発明
の第１の実施例を説明する工程順に示した断面図及びそ
の斜視図である。第１の実施例は、まず、図１（ａ）及
び図３（ａ）に示すように、ＳＶＨＰＷＢの最外層に配
置される厚み１８μｍの銅箔５を両面に張り合わせた厚
み１００μｍのガラス繊維強化エポキシ樹脂板の絶縁層
４よりなる両面銅張り積層板１にドリリングにより直径
２００μｍのＳＶＨとなる穴２を形成する。このとき、
内層回路にかからない位置で外層回路の間隙に１ｃｍ2
に１個の割合で直径２５０μｍのレジンフロー用の穴３
を同時にドリリングにより形成する。Embodiments of the present invention will now be described with reference to the drawings. 1 (a)-(f) and 2 (a)-(c)
3 (a) to 3 (e) and FIGS. 4 (a) to 4 (d) are a cross-sectional view and a perspective view showing the first embodiment of the present invention in the order of steps. First, as shown in FIGS. 1 (a) and 3 (a), the first embodiment first reinforced a glass fiber reinforced with a thickness of 100 μm by laminating copper foil 5 with a thickness of 18 μm arranged on the outermost layer of SVHPWB on both sides. A hole 2 to be an SVH having a diameter of 200 μm is formed by drilling in a double-sided copper-clad laminate 1 composed of an insulating layer 4 of an epoxy resin plate. At this time,
1 cm 2 in the gap between the outer layer circuit and the position that does not touch the inner layer circuit
One hole per hole for resin flow with a diameter of 250 μm 3
Are simultaneously formed by drilling.
【００１５】次に、図１（ｂ），図３（ｂ）に示すよう
に、無電解銅めっき及び電気銅めっきにより表面に厚み
１５μｍの銅めっき層Ａ６を形成する。このとき、ＳＶ
Ｈとなる穴２は銅めっきされＳＶＨ１５を形成して表裏
の導通がなされる。次に、図１（ｃ），図３（ｃ）に示
すように、アルカリ現像型ドライフィルムをラミネート
した後回路パターンを焼付け、炭酸ナトリウム水溶液に
て現像して塩化第２銅水溶液にて不要部分をエッチング
除去し、その後、ドライフィルムを水酸化ナトリウム水
溶液にて除去し微細な外層回路及びパッド７と内層回路
８を形成する。又、この際レジンフロー用穴３の周囲は
銅めっき層Ａ６及び銅箔５が除去され積層の際の樹脂フ
ローにより微細な外層回路及びパッド７の間隙が充填さ
れるようになる。Next, as shown in FIGS. 1B and 3B, a 15 μm thick copper plating layer A6 is formed on the surface by electroless copper plating and electrolytic copper plating. At this time, SV
The hole 2 to be H is copper-plated to form SVH 15 so that the front and back are electrically connected. Next, as shown in FIGS. 1 (c) and 3 (c), after laminating an alkali development type dry film, the circuit pattern is baked and developed with an aqueous solution of sodium carbonate to remove unnecessary portions with an aqueous solution of cupric chloride. Are removed by etching, and then the dry film is removed with a sodium hydroxide aqueous solution to form fine outer layer circuits and pads 7 and inner layer circuits 8. Further, at this time, the copper plating layer A6 and the copper foil 5 are removed around the resin flow hole 3 and the resin flow at the time of lamination fills the gap between the fine outer layer circuit and the pad 7.
【００１６】次に、図１（ｄ），図３（ｄ）に示すよう
に、他の層を構成する材料と厚み１００μｍの未硬化エ
ポキシ樹脂を含浸させたガラス布のプリプレグとを積層
し、熱板プレスにより加熱，加圧しプリプレグの樹脂を
溶融，フローさせてプリプレグが硬化した絶縁体９を形
成し各層の接着を行なう。この際、レジンフロー用穴３
からプリプレグの樹脂が流れ出て微細な外層回路及びパ
ッド７の間隙を充填する。次に、図１（ｅ），図３
（ｅ）に示すように、こうして作られた積層体１０にド
リリングにより貫通穴１１を形成する。次に、図１
（ｆ），図４（ａ）に示すように、無電解銅めっき及び
電気銅めっきにより厚み２５μｍの銅めっき層Ｂ１３を
形成する。このとき、貫通穴１１は銅めっきにより表裏
の微細な外層回路及びパッド７と内層回路８との導通が
なされ貫通スルーホール１２が形成される。Next, as shown in FIGS. 1 (d) and 3 (d), the material forming the other layers and a prepreg of glass cloth impregnated with an uncured epoxy resin having a thickness of 100 μm are laminated, The prepreg resin is melted and flown by heating and pressurizing with a hot plate press to form an insulator 9 in which the prepreg is hardened, and each layer is bonded. At this time, the resin flow hole 3
The resin of the prepreg flows out from there to fill the gap between the fine outer layer circuit and the pad 7. Next, FIG. 1 (e) and FIG.
As shown in (e), the through hole 11 is formed in the laminated body 10 thus manufactured by drilling. Next, FIG.
As shown in (f) and FIG. 4 (a), a copper plating layer B13 having a thickness of 25 μm is formed by electroless copper plating and electrolytic copper plating. At this time, the through hole 11 is electrically connected to the fine outer layer circuit on the front and back and the pad 7 and the inner layer circuit 8 by copper plating to form the through through hole 12.
【００１７】次に、図２（ａ），図４（ｂ）に示すよう
に、貫通スルーホール１２内に穴埋めインク１４を充填
し紫外線硬化させ貫通スルーホール１２内にエッチング
液が進入しないようにする。次に、図２（ｂ），図４
（ｃ）に示すように、塩化第２銅水溶液にて図１（ｆ）
及び図４（ａ）の工程で形成した銅めっき層Ｂ１３の貫
通スルーホール１２内の部分以外をソフトエッチングに
て除去し、微細な外層回路及びパッド７を露出させる。
次に、図２（ｃ），図４（ｄ）に示すように、貫通スル
ーホール１２内の穴埋めインク１４を水酸化ナトリウム
水溶液とブラシ研磨により除去することにより微細な外
層回路及びパッド７とＳＶＨ１５及び貫通スルーホール
１２が形成されたＳＶＨＰＷＢを得た。Next, as shown in FIGS. 2 (a) and 4 (b), the through hole 12 is filled with the filling ink 14 and cured by ultraviolet rays so that the etching solution does not enter the through hole 12. To do. Next, FIG. 2 (b) and FIG.
As shown in (c), an aqueous solution of cupric chloride was used for the treatment of FIG.
Then, the copper plating layer B13 formed in the step of FIG. 4A is removed by soft etching except the portion in the through hole 12 to expose the fine outer layer circuit and the pad 7.
Next, as shown in FIGS. 2C and 4D, the hole filling ink 14 in the through-hole 12 is removed by a sodium hydroxide solution and brush polishing to form a fine outer layer circuit, the pad 7, and the SVH 15. And SVHPWB in which the through hole 12 was formed was obtained.
【００１８】図５（ａ）〜（ｃ）及び図６（ａ）〜
（ｄ）は本発明の第２の実施例を説明する工程順に示し
た断面図である。第２の実施例は、まず、図５（ａ）に
示すように、ＳＶＨＰＷＢの最外層に配置される厚み１
８μｍの銅箔５を両面に張り合わせた厚み１００μｍの
ガラス繊維強化ポリイミド板の絶縁層４よりなる両面銅
張り積層板１の所定の位置にドリリングによりＳＶＨと
なる穴２を形成する。次に、図５（ｂ）に示すように、
無電解銅めっき及び電気銅めっきにより厚み１５μｍの
銅めっき層Ａ６を形成する。このとき、ＳＶＨとなる穴
２は銅めっきされＳＶＨ１５を形成して表裏の導通がな
される。次に、図５（ｃ）に示すように、アルカリ現像
型ドライフィルムをラミネートした後回路パターンを焼
付け、炭酸ナトリウム水溶液にて現像して、塩化第２銅
水溶液にて不要部分をエッチング除去し、その後、ドラ
イフィルムを水酸化ナトリウム水溶液にて除去し微細な
外層回路及びパッド７と内層回路８を形成する。次に、
図５（ｄ）に示すように、微細な外層回路及びパッド７
が形成されている面に未硬化ポリイミド樹脂で出来た樹
脂ペースト１８をスクリーン印刷にて全面に厚みが３５
μｍになるまで塗布し乾燥炉で溶剤分を揮発させ半硬化
させる。5A to 5C and 6A to 6C.
(D) is sectional drawing shown in order of a process explaining the 2nd Example of this invention. In the second embodiment, first, as shown in FIG. 5A, the thickness 1 to be arranged in the outermost layer of SVHPWB is set.
A hole 2 to be an SVH is formed by drilling at a predetermined position of a double-sided copper-clad laminate 1 composed of an insulating layer 4 of a glass fiber-reinforced polyimide plate having a thickness of 100 μm, which is obtained by laminating a copper foil 5 of 8 μm on both sides. Next, as shown in FIG.
A copper plating layer A6 having a thickness of 15 μm is formed by electroless copper plating and electrolytic copper plating. At this time, the hole 2 to be the SVH is copper-plated to form the SVH 15, so that the front and back sides are electrically connected. Next, as shown in FIG. 5C, after laminating an alkali development type dry film, the circuit pattern is baked and developed with an aqueous solution of sodium carbonate, and unnecessary portions are removed by etching with an aqueous solution of cupric chloride. Then, the dry film is removed with an aqueous solution of sodium hydroxide to form a fine outer layer circuit and pads 7 and inner layer circuit 8. next,
As shown in FIG. 5D, a fine outer layer circuit and pad 7
The resin paste 18 made of uncured polyimide resin is applied to the surface where the
It is applied to a thickness of μm, and the solvent content is volatilized in a drying oven to semi-cure.
【００１９】次に、図５（ｅ）に示すように、他の層を
構成する材料と厚み１００μｍの未硬化ポリイミド樹脂
を含浸させたガラス布のプリプレグとを積層し熱板プレ
スにより加熱，加圧しプリプレグの樹脂を溶融，フロー
させてプリプレグが硬化した絶縁体９を形成し各層の接
着を行なう。この際、樹脂ペースト１８は加熱されるこ
とにより溶融し加圧されることにより微細な外層回路及
びパッド７の間隙に均一に充填され硬化する。又、樹脂
ペースト１８の余剰分はＳＶＨＰＷＢの外にフローし流
れ出る。次に、図５（ｆ）に示すように、こうして作ら
れた積層体１０にドリリングにより貫通穴１１を形成す
る。Next, as shown in FIG. 5 (e), the material forming the other layers and a prepreg of glass cloth impregnated with an uncured polyimide resin having a thickness of 100 μm are laminated and heated and heated by a hot plate press. The resin of the prepreg is pressed and melted and flowed to form the insulator 9 in which the prepreg is cured, and each layer is bonded. At this time, the resin paste 18 is melted by being heated and pressed so that the gap between the fine outer layer circuit and the pad 7 is uniformly filled and cured. The surplus resin paste 18 flows out of the SVHPWB and flows out. Next, as shown in FIG. 5F, through holes 11 are formed in the laminated body 10 thus manufactured by drilling.
【００２０】次に、図６（ａ）に示すように、無電解銅
めっき及び電気銅めっきにより厚み２５μｍの銅めっき
層Ｂ１３を形成する。このとき、貫通穴１１は銅めっき
層Ｂ１３により表裏の微細な外層回路及びパッド７と内
層回路との導通がなされ貫通スルーホール１２が形成さ
れる。次に、図６（ｂ）に示すように、貫通スルーホー
ル１２内に穴埋めインク１４を充填し紫外線硬化させ貫
通スルーホール１２内にエッチング液が浸入しないよう
にする。次に、図６（ｃ）に示すように、塩化第２銅水
溶液にて図６（ａ）の工程で形成した銅めっき層Ｂ１３
の貫通スルーホール１２の部分以外をソフトエッチング
にて除去し、微細な外層回路及びパッド７を露出させ
る。次に、図６（ｄ）に示すように、貫通スルーホール
１２内の穴埋めインク１４を水酸化ナトリウム水溶液と
ブラシ研磨により除去することにより、第１の実施例と
ほぼ同様の微細な外層回路及びパッド７とＳＶＨ１５及
び貫通スルーホール１２が形成されたＳＶＨＰＷＢを得
た。Next, as shown in FIG. 6A, a copper plating layer B13 having a thickness of 25 μm is formed by electroless copper plating and electrolytic copper plating. At this time, in the through hole 11, the copper plating layer B13 connects the fine outer layer circuit on the front and back sides and the pad 7 and the inner layer circuit to each other to form the through hole 12. Next, as shown in FIG. 6B, the filling ink 14 is filled in the through-holes 12 and cured by ultraviolet rays so that the etching liquid does not enter the through-holes 12. Next, as shown in FIG. 6C, the copper plating layer B13 formed in the step of FIG. 6A with a cupric chloride aqueous solution.
The portions other than the through-holes 12 are removed by soft etching to expose the fine outer layer circuit and the pads 7. Next, as shown in FIG. 6D, the filling ink 14 in the through-holes 12 is removed by a sodium hydroxide solution and brush polishing, thereby forming a fine outer layer circuit and a fine outer layer circuit similar to those of the first embodiment. An SVHPWB having the pad 7, the SVH 15 and the through hole 12 was obtained.
【００２１】本実施例では、図１（ａ）に示す第１の実
施例のレジンフロー用穴３を微細な外層回路及びパッド
７の間隙に形成する必要がないこと、及びレジンフロー
用穴３の配置を最適化する必要がないこと等の理由によ
り設計がより簡略化されるという利点がある。In this embodiment, it is not necessary to form the resin flow hole 3 of the first embodiment shown in FIG. 1A in the gap between the fine outer layer circuit and the pad 7, and the resin flow hole 3 There is an advantage that the design is further simplified due to the fact that it is not necessary to optimize the arrangement of the.
【００２２】図７（ａ）〜（ｅ）及び図８（ａ）〜
（ｅ）は本発明の第３の実施例を説明する工程順に示し
た断面図である。第３の実施例は、まず、図７（ａ）に
示すように、ＳＶＨＰＷＢの最外層に配置される厚み１
８μｍの銅箔５を両面に張り合わせた厚み１００μｍの
ガラス繊維強化ポリイミド板の絶縁層４よりなる両面銅
張り積層板１の所定の位置にドリリングによりＳＶＨと
なる穴２を形成する。次に、図７（ｂ）に示すように、
無電解銅めっき及び電気銅めっきにより厚み１５μｍの
銅めっき層Ａ６を形成する。このとき、ＳＶＨとなる穴
２は銅めっきされＳＶＨ１５を形成して表裏の導通がな
される。次に、図７（ｃ）に示すように、アルカリ現像
型ドライフィルムをラミネートした後回路パターンを焼
付け、炭酸ナトリウム水溶液にて現像して塩化第２銅水
溶液にて除去し微細な外層回路及びパッド７と内層回路
８を形成する。7A to 7E and 8A to 8A.
(E) is sectional drawing shown in order of a process explaining the 3rd Example of this invention. In the third embodiment, first, as shown in FIG. 7A, the thickness 1 arranged in the outermost layer of SVHPWB is set.
A hole 2 to be an SVH is formed by drilling at a predetermined position of a double-sided copper-clad laminate 1 composed of an insulating layer 4 of a glass fiber-reinforced polyimide plate having a thickness of 100 μm, which is obtained by laminating a copper foil 5 of 8 μm on both sides. Next, as shown in FIG.
A copper plating layer A6 having a thickness of 15 μm is formed by electroless copper plating and electrolytic copper plating. At this time, the hole 2 to be the SVH is copper-plated to form the SVH 15, so that the front and back sides are electrically connected. Next, as shown in FIG. 7C, after laminating an alkali development type dry film, the circuit pattern is baked, developed with an aqueous solution of sodium carbonate and removed with an aqueous solution of cupric chloride to remove fine outer layer circuits and pads. 7 and the inner layer circuit 8 are formed.
【００２３】次に、図７（ｄ）に示すように、微細な外
層回路及びパッド７の形成されている面に厚み５０μｍ
の未硬化ポリイミド樹脂で出来た樹脂シート１９を重
ね、他の層を構成する材料との間に厚み１００μｍの未
硬化ポリイミド樹脂を含浸させたガラス布のプリプレグ
２０を積層する。次に、図７（ｅ）に示すように、熱板
プレスにより加熱，加圧しプリプレグ２０の樹脂を溶
融，フローさせてプリプレグが硬化した絶縁体９を形成
し各層の接着を行なう。この際、樹脂シート１９は加熱
されることにより再溶融し加圧されることにより微細な
外層回路及びパッド７の間隙に均一に充填され硬化す
る。又、樹脂シート１９の余剰樹脂分はＳＶＨＰＷＢの
外にフローし流れ出る。Next, as shown in FIG. 7D, a thickness of 50 μm is formed on the surface on which the fine outer layer circuit and the pad 7 are formed.
The resin sheet 19 made of uncured polyimide resin is stacked, and a prepreg 20 of glass cloth impregnated with the uncured polyimide resin having a thickness of 100 μm is laminated between the resin sheets 19 and the materials forming the other layers. Next, as shown in FIG. 7E, the resin of the prepreg 20 is melted and flown by heating and pressurizing with a hot plate press to form an insulator 9 in which the prepreg is hardened and each layer is bonded. At this time, the resin sheet 19 is re-melted by being heated and pressed so that the gap between the fine outer layer circuit and the pad 7 is uniformly filled and cured. The surplus resin component of the resin sheet 19 flows out of the SVHPWB and flows out.
【００２４】次に、図８（ａ）に示すように、こうして
作られた積層体１０にドリリングにより貫通穴１１を形
成する。次に、図８（ｂ）に示すように、無電解銅めっ
き及び電気銅めっきにより厚み２５μｍの銅めっき層Ｂ
１３を形成する。このとき、貫通穴１１は銅めっき層Ｂ
１３により表裏の微細な外層回路及びパッド７と内層回
路８との導通がなされ貫通スルーホール１２が形成され
る。次に、図８（ｃ）に示すように、貫通スルーホール
１２内に穴埋めインク１４を充填し紫外線硬化させ貫通
スルーホール１２内にエッチング液が浸入しないように
する。次に、図８（ｄ）に示すように、塩化第２銅水溶
液にて図８（ｂ）の工程で形成された銅めっき層Ｂ１３
の貫通スルーホール１２の部分以外をエッチング除去
し、微細な外層回路及びパッド７を露出させる。次に、
図８（ｅ）に示すように、貫通スルーホール１２内の穴
埋めインク１４を水酸化ナトリウム水溶液とブラシ研磨
により除去することにより、第１の実施例とほぼ同様の
微細な外層回路及びパッド７とＳＶＨ１５及び貫通スル
ーホール１２が形成されたＳＶＨＰＷＢを得た。Next, as shown in FIG. 8A, a through hole 11 is formed in the laminated body 10 thus produced by drilling. Next, as shown in FIG. 8B, a copper plating layer B having a thickness of 25 μm is formed by electroless copper plating and electrolytic copper plating.
13 is formed. At this time, the through hole 11 has the copper plating layer B.
Conduction between the fine outer layer circuit on the front and back and the pad 7 and the inner layer circuit 8 is made by 13 to form a through through hole 12. Next, as shown in FIG. 8C, the through hole 12 is filled with the filling ink 14 and cured by ultraviolet rays so that the etching solution does not enter the through hole 12. Next, as shown in FIG. 8D, the copper plating layer B13 formed in the step of FIG. 8B with a cupric chloride aqueous solution.
The portion other than the through-hole 12 is removed by etching to expose the fine outer layer circuit and the pad 7. next,
As shown in FIG. 8E, by removing the filling ink 14 in the through-holes 12 by sodium hydroxide aqueous solution and brush polishing, a fine outer layer circuit and pads 7 similar to those in the first embodiment are formed. An SVHPWB having the SVH 15 and the through hole 12 formed therein was obtained.
【００２５】本実施例では、図１（ａ）に示す第１の実
施例と比べてレジンフロー用穴３を微細な外層回路及び
パッド７の間隙に形成する必要がないこと、及びレジン
フロー用穴３の配置を最適化する必要がないこと等の理
由により設計がより簡略化されるという利点がある。
又、第２の実施例よりも工程が１つ減るという効果を有
する。In this embodiment, compared with the first embodiment shown in FIG. 1A, it is not necessary to form the resin flow hole 3 in the gap between the fine outer layer circuit and the pad 7, and the resin flow hole is used. There is an advantage that the design is further simplified because it is not necessary to optimize the arrangement of the holes 3.
Further, there is an effect that the number of steps is reduced by one as compared with the second embodiment.
【００２６】図９（ａ）〜（ｆ）及び図１０（ａ）〜
（ｄ）は本発明の第４の実施例を説明する工程順に示し
た断面図である。第４の実施例は、まず、図９（ａ）に
示すように、ＳＶＨＰＷＢの最外層に配置される厚み１
８μｍの銅箔５を両面に張り合わせた厚み１００μｍの
ガラス繊維強化エポキシ樹脂板の絶縁層４よりなる両面
銅張り積層板１にドリリングにより直径２００μｍのＳ
ＶＨとなる穴２を形成する。このとき、内層回路にかか
らない位置で微細な外層回路及びパッドの間隙に１ｃｍ
2 に１個の割合で直径２５０μｍのレジンフロー用穴３
を同時にドリリングにより形成する。次に、図９（ｂ）
に示すように無電解銅めっき及び電気銅めっきにより厚
み１５μｍの銅めっき層Ａ６を形成する。このとき、Ｓ
ＶＨとなる穴２は銅めっきされＳＶＨ１５を形成して表
裏の導通がなされる。次に、図９（ｃ）に示すように、
アルカリ現像型ドライフィルムをラミネートした後回路
パターンを焼付け、炭酸ナトリウム水溶液にて現像して
塩化第２銅水溶液にて不要部分をエッチング除去し、そ
の後、ドライフィルムを水酸化ナトリウム水溶液にて除
去し微細な外層回路及びパッド７及び内層回路８を形成
する。又、この際レジンフロー用穴３の周囲は同めっき
層Ａ６及び銅箔５が除去され積層の際の樹脂フローによ
り微細な外層回路及びパターン７の間隙が充填されるよ
うになる。9A to 9F and FIGS. 10A to 10.
(D) is sectional drawing shown in order of process explaining the 4th Example of this invention. In the fourth embodiment, first, as shown in FIG. 9A, a thickness 1 arranged in the outermost layer of SVHPWB is used.
A double-sided copper-clad laminate 1 consisting of an insulating layer 4 of a glass-fiber reinforced epoxy resin plate having a thickness of 100 μm and having a copper foil 5 of 8 μm laminated on both sides was drilled to form an S of 200 μm in diameter.
A hole 2 to be VH is formed. At this time, 1 cm is placed in the space between the fine outer layer circuit and the pad at a position not touching the inner layer circuit.
Resin flow holes 3 with a diameter of 250μm in a ratio of one 2
Are simultaneously formed by drilling. Next, FIG. 9 (b)
As shown in, a copper plating layer A6 having a thickness of 15 μm is formed by electroless copper plating and electrolytic copper plating. At this time, S
The hole 2 to be VH is plated with copper to form SVH 15 so that the front and back sides are electrically connected. Next, as shown in FIG.
After laminating an alkali-developable dry film, the circuit pattern is baked and developed with an aqueous solution of sodium carbonate to remove unnecessary parts by etching with an aqueous solution of cupric chloride. After that, the dry film is removed with an aqueous solution of sodium hydroxide to make a fine pattern. The outer layer circuit and the pad 7 and the inner layer circuit 8 are formed. Further, at this time, the plating layer A6 and the copper foil 5 are removed around the resin flow hole 3 so that the resin flow at the time of stacking fills the gap between the fine outer layer circuit and the pattern 7.
【００２７】次に、図９（ｄ）に示すように他の層を構
成する材料と厚み１００μｍの未硬化エポキシ樹脂を含
浸させたガラス布のプリプレグとを積層し、熱板プレス
により加熱，加圧しプリプレグの樹脂を溶融，フローさ
せてプリプレグが硬化して絶縁体９を形成し各層の接着
を行なう。この際、レジンフロー用穴３から樹脂が流れ
出て微細な外層回路及びパッド７の間隙を充填する。次
に図９（ｅ）に示すように、こうして作られた積層体１
０にドリリングにより貫通穴１１を形成する。次に、図
９（ｆ）に示すように、無電解銅めっき及び電気銅めっ
きにより厚み２５μｍの銅めっき層Ｂ１３を形成する。
このとき、貫通穴１１は銅めっきにより表裏の微細な外
層回路及びパッド７と内層回路８との導通がなされ貫通
スルーホール１２が形成される。Next, as shown in FIG. 9 (d), the material forming the other layers and a prepreg of glass cloth impregnated with an uncured epoxy resin having a thickness of 100 μm are laminated, and heated and pressed by a hot plate press. The resin of the prepreg is pressed and melted to flow, and the prepreg is cured to form the insulator 9, and the respective layers are bonded. At this time, the resin flows out from the resin flow hole 3 to fill the gap between the fine outer layer circuit and the pad 7. Next, as shown in FIG. 9E, the laminated body 1 thus produced
A through hole 11 is formed at 0 by drilling. Next, as shown in FIG. 9F, a copper plating layer B13 having a thickness of 25 μm is formed by electroless copper plating and electrolytic copper plating.
At this time, the through hole 11 is electrically connected to the fine outer layer circuit on the front and back and the pad 7 and the inner layer circuit 8 by copper plating to form the through through hole 12.
【００２８】次に、図１０（ａ）に示すように、アルカ
リ現像型ドライフィルムをラミネートした後、微細な外
層回路及びパッド７の部分の銅めっき層Ｂ１３を除去す
るためのパターンを焼付け、炭酸ナトリウム水溶液にて
現像し、エッチングマスクＡ２１を形成する。次に、図
１０（ｂ）に示すように、塩化第２銅水溶液にて不要部
分の銅めっき層Ｂ１３をエッチング除去し、その後、エ
ッチングマスクＡ２１を水酸化ナトリウム水溶液にて除
去し微細な外層回路及びパッド７の部分を露出させる。
次に、図１０（ｃ）に示すように、アルカリ現像型液体
フォトレジストを全面に塗布し、微細な外層回路及びパ
ッド７の部分を保護するためとその他の外層回路及びパ
ッドを形成するためのパターンを紫外線にて焼付けし、
炭酸ナトリウム水溶液にてエッチングマスクＢ２２を形
成する。次に、図１０（ｄ）に示すように、塩化第２銅
水溶液にてエッチングし、その他の外層回路及びパッド
（図示せず）を形成し、水酸化ナトリウム水溶液にてエ
ッチングマスクＢ２２を除去することにより微細な外層
回路及びパッド７とＳＶＨ１５及び貫通スルーホール１
２が形成されたＳＶＨＰＷＢを得た。Next, as shown in FIG. 10A, after laminating an alkali development type dry film, a pattern for removing the copper plating layer B13 of the fine outer layer circuit and the pad 7 portion is baked and carbonic acid is added. It is developed with a sodium aqueous solution to form an etching mask A21. Next, as shown in FIG. 10B, an unnecessary portion of the copper plating layer B13 is removed by etching with a cupric chloride aqueous solution, and then the etching mask A21 is removed with a sodium hydroxide aqueous solution to form a fine outer layer circuit. And the part of the pad 7 is exposed.
Next, as shown in FIG. 10C, an alkali developing liquid photoresist is applied to the entire surface to protect the fine outer layer circuit and the portion of the pad 7 and to form other outer layer circuits and pads. Bake the pattern with ultraviolet rays,
An etching mask B22 is formed with an aqueous solution of sodium carbonate. Next, as shown in FIG. 10D, etching is performed with a cupric chloride aqueous solution to form other outer layer circuits and pads (not shown), and the etching mask B22 is removed with a sodium hydroxide aqueous solution. As a result, a fine outer layer circuit and pad 7, SVH 15 and through-hole 1
SVHPWB in which 2 was formed was obtained.
【００２９】本実施例では、第１〜第３の実施例と異な
り、ＳＶＨ１５には、銅めっき層Ｂ１３が形成されてい
るためＳＶＨ１５上にパッドを形成することが出来る。In the present embodiment, unlike the first to third embodiments, since the copper plating layer B13 is formed on the SVH 15, a pad can be formed on the SVH 15.
【００３０】図１１（ａ）〜（ｆ）及び図１２（ａ）〜
（ｅ）は本発明の第５の実施例を説明する工程順に示し
た断面図である。第５の実施例は、まず、図１１（ａ）
に示すように、ＳＶＨＰＷＢの最外層に配置される厚み
１８μｍの銅箔５を両面に張り合わせた厚み１００μｍ
のガラス繊維強化ポリイミド樹脂板の絶縁層４よりなる
両面銅張り積層板１にドリリングによりＳＶＨとなる穴
２を形成する。次に、図１１（ｂ）に示すように、無電
解銅めっき及び電気銅めっきにより厚み１５μｍの銅め
っき層Ａ６を形成する。このとき、ＳＶＨとなる穴２は
銅めっきされＳＶＨ１５を形成して表裏の導通がなされ
る。次に、図１１（ｃ）に示すように、アルカリ現像型
ドライフィルムをラミネートした後回路パターンを焼付
け、炭酸ナトリウム水溶液にて現像して塩化第２銅水溶
液にて不要部分をエッチング除去し、その後、ドライフ
ィルムを水酸化ナトリウム水溶液にて除去し微細な外層
回路及びパッド７と内層回路８を形成する。11A to 11F and 12A to 12F.
(E) is sectional drawing shown in order of a process explaining the 5th Example of this invention. In the fifth embodiment, first, FIG.
As shown in FIG. 3, a copper foil 5 having a thickness of 18 μm, which is arranged in the outermost layer of SVHPWB, is laminated on both sides to have a thickness of 100 μm.
A hole 2 to be an SVH is formed by drilling in a double-sided copper-clad laminate 1 composed of an insulating layer 4 of a glass fiber reinforced polyimide resin plate. Next, as shown in FIG. 11B, a copper plating layer A6 having a thickness of 15 μm is formed by electroless copper plating and electrolytic copper plating. At this time, the hole 2 to be the SVH is copper-plated to form the SVH 15, so that the front and back sides are electrically connected. Next, as shown in FIG. 11C, after laminating an alkali development type dry film, the circuit pattern is baked, developed with an aqueous solution of sodium carbonate and the unnecessary portion is removed by etching with an aqueous solution of cupric chloride. The dry film is removed with an aqueous sodium hydroxide solution to form a fine outer layer circuit and pads 7 and inner layer circuit 8.
【００３１】次に、図１１（ｄ）に示すように、微細な
外層回路及びパッド７の形成されている面に未硬化ポリ
イミド樹脂で出来た樹脂ペースト１８をスクリーン印刷
にて全面に厚みが３５μｍになるまで塗布し乾燥炉で溶
剤分を揮発させ半硬化させる。次に、図１１（ｅ）に示
すように、他の層を構成する材料と厚み１００μｍの未
硬化ポリイミド樹脂を含浸させたガラス布のプリプレグ
とを積層し熱板プレスにより加熱，加圧しプリプレグの
樹脂を溶融，フローさせてプリプレグが硬化した絶縁体
９を形成し各層の接着を行なう。この際、樹脂ペースト
１８は加熱されることにより再溶融し加圧されることに
より微細な外層回路及びパッド７の間隙に均一に充填さ
れ硬化する。又、樹脂ペースト１８の余剰分はＳＶＨＰ
ＷＢの外にフローし流れ出る。Next, as shown in FIG. 11D, a resin paste 18 made of uncured polyimide resin is screen-printed on the surface on which the fine outer layer circuit and the pad 7 are formed to have a thickness of 35 μm. It is applied until it becomes, and the solvent is volatilized in a drying oven to semi-cure. Next, as shown in FIG. 11 (e), the material forming the other layers and a prepreg of glass cloth impregnated with an uncured polyimide resin having a thickness of 100 μm are laminated and heated and pressed by a hot plate press to form the prepreg. The resin is melted and flowed to form the insulator 9 in which the prepreg is hardened, and each layer is bonded. At this time, the resin paste 18 is re-melted by being heated and pressed so that the gap between the fine outer layer circuit and the pad 7 is uniformly filled and hardened. The surplus resin paste 18 is SVHP.
It flows out of the WB and flows out.
【００３２】次に、図１１（ｆ）に示すように、こうし
て作られた積層体１０にドリリングにより貫通穴１１を
形成する。次に、図１２（ａ）に示すように、無電解銅
めっき及び電気銅めっきにより厚み２５μｍの銅めっき
層Ｂ１３を形成する。このとき、貫通穴１１は銅めっき
層Ｂ１３により表裏の微細な外層回路及びパッド７と内
層回路８との導通がなされ貫通スルーホール１２が形成
される。次に、図１２（ｂ）に示すように、アルカリ現
像型ドライフィルムをラミネートした後、微細な外層回
路及びパッド７の部分の銅めっき層Ｂ１３を除去するた
めのパターンを焼付け、炭酸ナトリウム水溶液にて現像
し、エッチングマスクＡ２１を形成する。次に、図１２
（ｃ）に示すように、塩化第２銅水溶液にて不要部分の
銅めっき層Ｂ１３をエッチング除去し、その後、エッチ
ングマスクＡ２１を水酸化ナトリウム水溶液にて除去
し、微細な外層回路及びパッド７の部分を露出させる。
次に、図１２（ｄ）に示すように、アルカリ現像型液体
フォトレジストを全面に塗布し、微細な外層回路及びパ
ッド７の部分を保護するためとその他の外層回路及びパ
ッドを形成するためのパターンを紫外線にて焼付けし、
炭酸ナトリウム水溶液にてエッチングマスクＢ２２を形
成する。Next, as shown in FIG. 11 (f), through holes 11 are formed in the laminated body 10 thus produced by drilling. Next, as shown in FIG. 12A, a copper plating layer B13 having a thickness of 25 μm is formed by electroless copper plating and electrolytic copper plating. At this time, in the through hole 11, the copper plating layer B13 makes electrical connection between the fine outer layer circuit on the front and back and the pad 7 and the inner layer circuit 8 to form the through hole 12. Next, as shown in FIG. 12 (b), after laminating an alkali development type dry film, a pattern for removing the copper plating layer B13 of the fine outer layer circuit and the pad 7 portion is baked, and then a sodium carbonate aqueous solution is added. And develop to form an etching mask A21. Next, FIG.
As shown in (c), an unnecessary portion of the copper plating layer B13 is removed by etching with a cupric chloride aqueous solution, and then the etching mask A21 is removed by a sodium hydroxide aqueous solution to remove the fine outer layer circuit and the pad 7. Expose the part.
Next, as shown in FIG. 12D, an alkali developing type liquid photoresist is applied to the entire surface to protect the fine outer layer circuit and the portion of the pad 7 and to form other outer layer circuits and pads. Bake the pattern with ultraviolet rays,
An etching mask B22 is formed with an aqueous solution of sodium carbonate.
【００３３】次に、図１２（ｅ）に示すように、塩化第
２銅水溶液にてエッチングし、その他の外層回路及びパ
ッド（図示せず）を形成し、水酸化ナトリウム水溶液に
てエッチングマスクを除去することにより微細な外層回
路及びパッド７とＳＶＨ１５及び貫通スルーホール１２
が形成されたＳＶＨＰＷＢを得た。Next, as shown in FIG. 12 (e), etching is performed with a cupric chloride aqueous solution to form other outer layer circuits and pads (not shown), and an etching mask is formed with a sodium hydroxide aqueous solution. By removing the fine outer layer circuit and pad 7, SVH 15 and through through hole 12
SVHPWB in which was formed was obtained.
【００３４】本実施例ではレジンフロー用穴３を微細な
外層回路及びパッド７の間隙に形成する必要がないこ
と、及びレジンフロー用穴３の配置を最適化する必要が
ないこと等の理由により第４の実施例に比べて設計がよ
り簡略化されるという利点がある。In the present embodiment, it is not necessary to form the resin flow hole 3 in the gap between the fine outer layer circuit and the pad 7, and it is not necessary to optimize the arrangement of the resin flow hole 3. There is an advantage that the design is simplified as compared with the fourth embodiment.
【００３５】図１３（ａ）〜（ｆ）及び図１４（ａ）〜
（ｅ）は本発明の第６の実施例を説明する工程順に示し
た断面図である。第６の実施例は、まず、図１３（ａ）
に示すように、ＳＶＨＰＷＢの最外層に配置される厚み
１８μｍの同箔５を両面に張り合わせた厚み１００μｍ
のガラス繊維強化ポリイミド樹脂板の絶縁層４よりなる
両面銅張り積層板１にドリリングによりＳＶＨとなる穴
２を形成する。次に、図１３（ｂ）に示すように、無電
解銅めっき及び電気銅めっきにより厚み１５μｍの銅め
っき層Ａ６を形成する。このとき、ＳＶＨとなる穴２は
銅めっきされ表裏の導通がなされる。次に、図１３
（ｃ）に示すように、アルカリ現像型ドライフィルムを
ラミネートした後回路パターンを焼付け、炭酸ナトリウ
ム水溶液にて現像して塩化第２銅水溶液にて不要部分を
エッチング除去し、その後、ドライフィルムを水酸化ナ
トリウム水溶液にて除去し微細な外層回路及びパッド７
と内層回路８を形成する。13 (a) to 13 (f) and 14 (a) to
(E) is sectional drawing shown in order of a process explaining the 6th Example of this invention. In the sixth embodiment, first, FIG.
As shown in FIG. 10, a 100 μm-thickness obtained by laminating both sides of the same foil 5 having a thickness of 18 μm, which is arranged in the outermost layer of SVHPWB
A hole 2 to be an SVH is formed by drilling in a double-sided copper-clad laminate 1 composed of an insulating layer 4 of a glass fiber reinforced polyimide resin plate. Next, as shown in FIG. 13B, a copper plating layer A6 having a thickness of 15 μm is formed by electroless copper plating and electrolytic copper plating. At this time, the hole 2 to be the SVH is copper-plated so that the front and back sides are electrically connected. Next, FIG.
As shown in (c), after laminating an alkali development type dry film, the circuit pattern is baked, developed with an aqueous solution of sodium carbonate to remove unnecessary portions by etching with an aqueous solution of cupric chloride, and then the dry film is dried with water. Fine outer layer circuit and pad 7 removed with sodium oxide solution
And the inner layer circuit 8 is formed.
【００３６】次に、図１３（ｄ）に示すように、微細な
外層回路及びパッド７が形成されている面に厚み５０μ
ｍの未硬化ポリイミド樹脂で出来た樹脂シート１９を重
ね、他の層を構成する材料との間に厚み１００μｍの未
硬化ポリイミド樹脂を含浸させたガラス布のプリプレグ
２０を積層する。次に、図１３（ｅ）に示すように、熱
板プレスにより加熱，加圧しプリプレグ２０の樹脂を溶
融，フローさせてプリプレグが硬化した絶縁体９を形成
し各層の接着を行なう。この際、樹脂シート１９は加熱
されることにより再溶融し加圧されることにより微細な
外層回路及びパッド７の間隙は均一に充填され硬化す
る。又、樹脂シート１９の余剰樹脂分はＳＶＨＰＷＢの
外にフローし流れ出る。Next, as shown in FIG. 13D, a thickness of 50 μm is formed on the surface on which the fine outer layer circuits and pads 7 are formed.
m of resin sheets 19 made of uncured polyimide resin are stacked, and a prepreg 20 made of glass cloth impregnated with uncured polyimide resin having a thickness of 100 μm is laminated between the resin sheets 19 and the materials constituting the other layers. Next, as shown in FIG. 13E, the resin of the prepreg 20 is melted and flown by heating and pressurizing with a hot plate press to form an insulator 9 in which the prepreg is hardened, and each layer is bonded. At this time, the resin sheet 19 is re-melted by being heated and pressed so that the gaps between the fine outer layer circuit and the pads 7 are uniformly filled and cured. The surplus resin component of the resin sheet 19 flows out of the SVHPWB and flows out.
【００３７】次に、図１３（ｆ）に示すように、こうし
て作られた積層体１０にドリリングにより貫通穴１１を
形成する。次に、図１４（ａ）に示すように、無電解銅
めっき及び電気銅めっきにより厚み２５μｍの銅めっき
層Ｂ１３を形成する。このとき、貫通穴１１は銅めっき
層Ｂ１３により表裏の微細な外層回路及びパッド７及び
内層回路８との導通がなされ貫通スルーホール１２が形
成される。次に、図１４（ｂ）に示すように、アルカリ
現像型ドライフィルムをラミネートした後、微細な外層
回路及びパッド７の部分の銅めっき層Ｂ１３を除去する
ためのパターンを焼付け、炭酸ナトリウム水溶液にて現
像し、エッチングマスクＡ２１を形成する。次に、図１
４（ｃ）に示すように、塩化第２銅水溶液にて不要部分
の銅めっき層Ｂ１３をエッチング除去し、その後、エッ
チングマスク２１を水酸化ナトリウム水溶液にて除去
し、微細な外層回路及びパッド７の部分を露出させる。
次に、図１４（ｄ）に示すように、アルカリ現像型液体
フォトレジストを全面に塗布し、微細な外層回路及びパ
ッド７の部分を保護するためとその他の外層回路及びパ
ッド７を形成するためのパターンを紫外線にて焼付け
し、炭酸ナトリウム水溶液にてエッチングマスクＢ２２
を形成する。Next, as shown in FIG. 13 (f), through holes 11 are formed in the laminated body 10 thus manufactured by drilling. Next, as shown in FIG. 14A, a copper plating layer B13 having a thickness of 25 μm is formed by electroless copper plating and electrolytic copper plating. At this time, the through hole 11 is electrically connected to the fine outer layer circuit on the front and back and the pad 7 and the inner layer circuit 8 by the copper plating layer B13 to form the through hole 12. Next, as shown in FIG. 14 (b), after laminating an alkali development type dry film, a pattern for removing the copper plating layer B 13 in the fine outer layer circuit and the pad 7 portion is baked, and then a sodium carbonate aqueous solution is added. And develop to form an etching mask A21. Next, FIG.
As shown in FIG. 4 (c), the unnecessary portion of the copper plating layer B13 is removed by etching with a cupric chloride aqueous solution, and then the etching mask 21 is removed with a sodium hydroxide aqueous solution to form a fine outer layer circuit and pad 7. Expose the part of.
Next, as shown in FIG. 14D, an alkali developing liquid photoresist is applied to the entire surface to protect the fine outer layer circuit and the pad 7 and to form the other outer layer circuit and the pad 7. Pattern is baked with ultraviolet rays and etching mask B22 is added with an aqueous solution of sodium carbonate.
To form.
【００３８】次に、図１４（ｅ）に示すように、塩化第
２銅水溶液にてエッチングし、外層回路及びパッド（図
示せず）を形成し、水酸化ナトリウム水溶液にてエッチ
ングマスクＢ２２を除去することにより微細な外層回路
及びパッド７とＳＶＨ１５及び貫通スルーホール１２が
形成されたＳＶＨＰＷＢが得られた。Next, as shown in FIG. 14E, etching is performed with a cupric chloride aqueous solution to form an outer layer circuit and pads (not shown), and the etching mask B22 is removed with a sodium hydroxide aqueous solution. By doing so, an SVHPWB in which the fine outer layer circuit and the pad 7, the SVH 15 and the through through hole 12 were formed was obtained.
【００３９】本実施例ではレジンフロー用穴３を微細な
外層回路及びパッド７の間隙に形成する必要がないこ
と、およびレジンフロー用穴３の配置を最適化する必要
がないこと等の理由により第４の実施例に比べて設計が
より簡略化されるという利点がある。又、第５の実施例
よりも工程が１つ減るという効果を有する。In the present embodiment, it is not necessary to form the resin flow hole 3 in the gap between the fine outer layer circuit and the pad 7, and it is not necessary to optimize the arrangement of the resin flow hole 3. There is an advantage that the design is simplified as compared with the fourth embodiment. Further, there is an effect that one process is reduced as compared with the fifth embodiment.
【００４０】[0040]
【発明の効果】以上説明したように本発明は、ＳＶＨＰ
ＷＢの最外層に配置する両面銅張り積層板の導体層が薄
い段階で微細な外層回路及びパッドを形成し積層体を形
成する際に、微細な外層回路及びパッドの間隙に樹脂を
充填し、貫通穴を形成し銅めっきにより貫通スルーホー
ルを形成した後エッチングにより微細な外層回路及びパ
ッド上の銅めっき層のみを除去し微細な外層回路及びパ
ッドを露出させる工程にて作成されるため、容易に微細
な外層回路及びパッドが形成できるという効果を有す
る。又、ＳＶＨＰＷＢの仕上がりが平滑であるという効
果も有する。As described above, the present invention provides the SVHP.
When the conductor layer of the double-sided copper-clad laminate to be arranged in the outermost layer of WB is thin and the fine outer layer circuits and pads are formed to form a laminate, resin is filled in the gaps between the fine outer layer circuits and pads, Since it is created in the process of exposing the fine outer layer circuit and the pad by removing only the fine outer layer circuit and the copper plating layer on the pad by etching after forming the through hole by forming the through hole by copper plating Further, it has an effect that a fine outer layer circuit and a pad can be formed. It also has an effect that the finish of SVHPWB is smooth.
【００４１】従来例の方法で作成してＳＶＨＰＷＢは、
外層の導体厚が初期の銅箔厚１８μｍに銅めっき２回分
１５μｍ＋２５μｍで合計５８μｍありこの段階で回路
の形成を行なうため、１００μｍ／１００μｍの回路
幅，回路間隙を持つ微細な外層回路を形成することは困
難であった。しかし、本発明では回路を形成する段階で
は初期の銅箔厚１８μｍに銅めっき１回分１５μｍで導
体厚は３３μｍと薄いため８０μｍ／８０μｍのライン
スペースを持つ微細な外層回路及びパッドを量産するこ
とが可能となる。SVHPWB created by the conventional method is
The conductor thickness of the outer layer is 58μm, which is 15μm + 25μm for two times of copper plating on the initial copper foil thickness of 18μm. In order to form a circuit at this stage, form a fine outer layer circuit with a circuit width of 100μm / 100μm and a circuit gap. Was difficult. However, in the present invention, at the stage of forming a circuit, since the initial copper foil thickness is 18 μm, the thickness of the copper plating is 15 μm and the conductor thickness is as thin as 33 μm, it is possible to mass-produce a fine outer layer circuit and pad having a line space of 80 μm / 80 μm. It will be possible.
【図１】（ａ）〜（ｆ）は本発明の第１の実施例を説明
する工程順に示した断面図である。1A to 1F are cross-sectional views showing a process sequence for explaining a first embodiment of the present invention.
【図２】（ａ）〜（ｃ）は本発明の第１の実施例を説明
する工程順に示した断面図である。2 (a) to 2 (c) are sectional views showing the first embodiment of the present invention in the order of steps.
【図３】（ａ）〜（ｅ）は本発明の第１の実施例を説明
する工程順に示した斜視図である。3 (a) to 3 (e) are perspective views showing the first embodiment of the present invention in the order of steps.
【図４】（ａ）〜（ｄ）は本発明の第１の実施例を説明
する工程順に示した斜視図である。FIG. 4A to FIG. 4D are perspective views showing the first embodiment of the present invention in process order.
【図５】（ａ）〜（ｆ）は本発明の第２の実施例を説明
する工程順に示した断面図である。5 (a) to 5 (f) are sectional views showing a second embodiment of the present invention in the order of steps.
【図６】（ａ）〜（ｄ）は本発明の第２の実施例を説明
する工程順に示した断面図である。6 (a) to 6 (d) are sectional views showing the second embodiment of the present invention in the order of steps.
【図７】（ａ）〜（ｅ）は本発明の第３の実施例を説明
する工程順に示した断面図である。7 (a) to 7 (e) are sectional views showing the third embodiment of the present invention in the order of steps.
【図８】（ａ）〜（ｅ）は本発明の第３の実施例を説明
する工程順に示した断面図である。FIGS. 8A to 8E are cross-sectional views showing the third embodiment of the present invention in the order of steps.
【図９】（ａ）〜（ｆ）は本発明の第４の実施例を説明
する工程順に示した断面図である。9A to 9F are sectional views showing the fourth embodiment of the present invention in process order.
【図１０】（ａ）〜（ｄ）は本発明の第４の実施例を説
明する工程順に示した断面図である。FIGS. 10A to 10D are sectional views showing the fourth embodiment of the present invention in the order of steps.
【図１１】（ａ）〜（ｆ）は本発明の第５の実施例を説
明する工程順に示した断面図である。11 (a) to 11 (f) are sectional views showing the fifth embodiment of the present invention in the order of steps.
【図１２】（ａ）〜（ｅ）は本発明の第５の実施例を説
明する工程順に示した断面図である。12 (a) to 12 (e) are sectional views showing the fifth embodiment of the present invention in the order of steps.
【図１３】（ａ）〜（ｆ）は本発明の第６の実施例を説
明する工程順に示した断面図である。13 (a) to 13 (f) are sectional views showing the sixth embodiment of the present invention in the order of steps.
【図１４】（ａ）〜（ｅ）は本発明の第６の実施例を説
明する工程順に示した断面図である。14 (a) to 14 (e) are sectional views showing the sixth embodiment of the present invention in the order of steps.
【図１５】（ａ）〜（ｆ）は従来のプリント配線板の製
造方法の一例を説明する工程順に示した断面図である。15A to 15F are cross-sectional views showing the order of steps for explaining an example of a conventional method for manufacturing a printed wiring board.
【図１６】（ａ），（ｂ）は従来のプリント配線板の製
造方法の一例を説明する工程順に示した断面図である。16 (a) and 16 (b) are cross-sectional views showing the order of steps for explaining an example of a conventional method for manufacturing a printed wiring board.
１ 両面銅張り積層板 ２ ＳＶＨとなる穴 ３ レジンフロー用穴 ４ 絶縁層 ５ 銅箔 ６ 銅メッキ層Ａ ７ 微細な外層回路及びパッド ８ 内層回路 ９ プリプレグが硬化した絶縁体 １０ 積層体 １１ 貫通穴 １２ 貫通スルーホール １３ 銅メッキ層Ｂ １４ 穴埋めインク １５ ＳＶＨ １６ エッチングマスク １７ 外層回路及びパッド １８ 樹脂ペースト １９ 樹脂シート ２０ プリプレグ ２１ エッチングマスクＡ ２２ エッチングマスクＢ 1 Double-sided copper-clad laminate 2 Hole to be SVH 3 Hole for resin flow 4 Insulation layer 5 Copper foil 6 Copper plating layer A 7 Fine outer layer circuit and pad 8 Inner layer circuit 9 Insulator 10 laminated body 11 Through hole 12 Through Through Hole 13 Copper Plating Layer B 14 Hole Filling Ink 15 SVH 16 Etching Mask 17 Outer Layer Circuit and Pad 18 Resin Paste 19 Resin Sheet 20 Prepreg 21 Etching Mask A 22 Etching Mask B
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成６年８月１１日[Submission date] August 11, 1994
【手続補正１】[Procedure Amendment 1]
【補正対象書類名】図面[Document name to be corrected] Drawing
【補正対象項目名】図３[Name of item to be corrected] Figure 3
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【図３】 [Figure 3]
【手続補正２】[Procedure Amendment 2]
【補正対象書類名】図面[Document name to be corrected] Drawing
【補正対象項目名】図４[Name of item to be corrected] Figure 4
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【図４】 [Figure 4]
Claims (5)
定の位置にサーフェイスビアホールと、微細な外層回路
及びパッドと、内層回路とを形成する工程、 （ｂ）他の層を構成する両面銅張り積層板との中間にプ
リプレグを挟んで積層体を形成するとともに前記微細な
外層回路及びパッドの間隙に樹脂を充填し硬化させる工
程、 （ｃ）前記積層体の所定の位置に穴開け加工を行い貫通
孔を形成した後銅めっきを行い表面に銅めっき層と、表
裏の前記微細な外層回路及びパッドと前記内層回路とを
接続する貫通スルーホールを形成する工程 （ｄ）前記貫通スルーホール内に穴埋めインクを充填，
硬化させて表面の前記銅めっき層のみをソフトエッチン
グにて除去し前記微細な外層回路及びパッドを露出させ
る工程、 （ｅ）前記貫通スルーホール内の前記穴埋めインクを除
去し前記銅めっき層を露出させる工程、 とを含むことを特徴とするプリント配線板の製造方法。1. A step of (a) forming a surface via hole, a fine outer layer circuit and a pad, and an inner layer circuit at predetermined positions of a double-sided copper-clad laminate as an outer layer, and (b) constituting another layer. Forming a laminate with a prepreg sandwiched between the double-sided copper-clad laminate and filling a resin in the gap between the fine outer layer circuit and the pad to cure the resin; (c) making holes at predetermined positions in the laminate. After processing and forming through holes, copper plating is performed and copper plating layers are formed on the surface, and through through holes that connect the fine outer layer circuits on the front and back and pads to the inner layer circuits are formed (d) The through holes Fill hole filling ink
Curing and removing only the copper plating layer on the surface by soft etching to expose the fine outer layer circuits and pads; (e) removing the filling ink in the through-holes to expose the copper plating layer A method of manufacturing a printed wiring board, comprising:
定の位置にサーフェイスビアホールと、微細な外層回路
及びパッドと、内層回路とを形成する工程、 （ｂ）他の層を構成する両面銅張り積層板との中間にプ
リプレグを挟んで積層体を形成するとともに前記微細な
外層回路及びパッドの間隙に樹脂を充填し硬化させる工
程、 （ｃ）前記積層体の所定の位置に穴開け加工を行い貫通
穴を形成した後銅めっきを行い表面に銅めっき層と、表
裏の前記微細な外層回路及びパッドと、前記内層回路と
を接続する貫通スルーホールを形成する工程、 （ｄ）前記微細な外層回路及びパッドが形成された領域
以外の部分にエッチングマスクを形成して表面の前記銅
めっき層のみをソフトエッチングにて除去した後前記エ
ッチングマスクを除去して前記微細な外層回路及びパッ
ドを露出させる工程、 （ｅ）前記積層体の外層に前記微細な外層回路及びパッ
ドの領域を保護するとともに、その他の外層回路及びパ
ッドを形成するためのエッチングマスクのパターンを形
成する工程、 （ｆ）前記その他の外層回路及びパッドを形成した後前
記エッチングマスクのパターンを除去する工程、 とを含むことを特徴とするプリント配線板の製造方法。2. A step of (a) forming a surface via hole, a fine outer layer circuit and a pad, and an inner layer circuit at predetermined positions of a double-sided copper-clad laminate as an outer layer, and (b) constituting another layer. Forming a laminate with a prepreg sandwiched between the double-sided copper-clad laminate and filling a resin in the gap between the fine outer layer circuit and the pad to cure the resin; (c) making holes at predetermined positions in the laminate. A step of forming a through hole after processing to form a through hole for connecting the copper plating layer on the surface, the fine outer layer circuit and pad on the front and back, and the inner layer circuit, (d) the above An etching mask is formed on a portion other than the region where the fine outer layer circuit and pad are formed, and only the copper plating layer on the surface is removed by soft etching, and then the etching mask is removed to remove the fine Exposing a fine outer layer circuit and pad, (e) a pattern of an etching mask for protecting the region of the fine outer layer circuit and pad on the outer layer of the laminated body, and forming another outer layer circuit and pad And (f) forming the other outer layer circuits and pads and then removing the pattern of the etching mask, a method of manufacturing a printed wiring board.
樹脂を充填し硬化させる工程が、あらかじめレジンフロ
ー用穴が形成された外層となる両面銅張り積層板と他の
層を形成する両面銅張り積層板との中間にプリプレグを
挟んで積層し加熱，加圧して前記プリプレグの樹脂を溶
融して前記レジンフロー用穴からフローさせ前記微細な
外層回路及びパッドの間隙に充填し硬化させる工程を含
むことを特徴とする請求項１または２記載のプリント配
線板の製造方法。3. A double-sided copper-clad laminate that forms an outer layer on which resin flow holes have been formed in advance and a double-sided copper that forms another layer in the step of filling a resin in the gaps between the fine outer layer circuit and the pad and curing the resin. A step of laminating a prepreg in the middle of the laminated laminate, heating and pressing to melt the resin of the prepreg to flow through the resin flow hole, fill the gap between the fine outer layer circuit and the pad, and cure the resin. The method for manufacturing a printed wiring board according to claim 1, further comprising:
樹脂を充填し硬化させる工程が、外層となる両面銅張り
積層板の前記微細な外層回路及びパッドが形成されてい
る面に絶縁性を持ち熱により溶融硬化する樹脂ペースト
を塗布し半硬化させる工程と、他の層を構成する両面銅
張り積層板との中間にプリプレグを挟んで積層し加熱，
加圧して該プリプレグの樹脂を溶融フローさせてプリプ
レグが硬化した絶縁体を形成し各層の接着を行い積層体
を形成するとともに半硬化した前記樹脂ペーストを再溶
融しフローさせて前記微細な外層回路及びパッドの間隙
を充填して硬化させる工程とを含むことを特徴とする請
求項１または２記載のプリント配線板の製造方法。4. The step of filling a resin in the gap between the fine outer layer circuit and the pad and curing the resin is performed by insulating the surface of the double-sided copper-clad laminate as an outer layer on which the fine outer layer circuit and pad are formed. Applying a resin paste that is melt-cured by heat and semi-curing it, and stacking a prepreg in the middle of the double-sided copper-clad laminate that constitutes another layer
The resin of the prepreg is melted under pressure to form an insulating body in which the prepreg is cured, and each layer is adhered to form a laminate, and the semi-cured resin paste is re-melted and flowed to form the fine outer layer circuit. And a step of filling the gap between the pads and curing the pad, and the method for manufacturing a printed wiring board according to claim 1 or 2.
樹脂を充填し硬化させる工程が、絶縁性を持ち熱により
溶融する樹脂シートを外層となる両面銅張り積層板の前
記微細な外層回路及びパッドに接するように配置し、か
つ、他の層を形成する両面銅張り積層板との中間にプリ
プレグを挟んで積層し加熱，加圧して該プリプレグの樹
脂を溶融フローさせてプリプレグが硬化した絶縁体を形
成し各層の接着を行い積層体を形成するとともに前記樹
脂シートを再溶融フローさせて前記微細な外層回路及び
パッドの間隙を充填して硬化させる工程とを含むことを
特徴とする請求項１または２記載のプリント配線板の製
造方法。5. The step of filling a resin in the gap between the fine outer layer circuit and the pad and hardening the resin is a fine outer layer circuit of a double-sided copper-clad laminate having an insulating and heat-melting resin sheet as an outer layer. The prepreg is placed in contact with the pad, and the prepreg is laminated in the middle of the double-sided copper-clad laminate that forms another layer, heated and pressed to melt and flow the resin of the prepreg to insulate the prepreg. A step of forming a body, adhering each layer to form a laminate, and reflowing the resin sheet to fill a gap between the fine outer layer circuit and the pad and cure the resin sheet. 1. The method for manufacturing a printed wiring board according to 1 or 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10863293A JPH0828576B2 (en) | 1993-05-11 | 1993-05-11 | Manufacturing method of printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10863293A JPH0828576B2 (en) | 1993-05-11 | 1993-05-11 | Manufacturing method of printed wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06326466A true JPH06326466A (en) | 1994-11-25 |
| JPH0828576B2 JPH0828576B2 (en) | 1996-03-21 |
Family
ID=14489726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10863293A Expired - Fee Related JPH0828576B2 (en) | 1993-05-11 | 1993-05-11 | Manufacturing method of printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828576B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100734051B1 (en) * | 2006-04-21 | 2007-07-02 | 한국단자공업 주식회사 | Via-hole choke preventing method for printed circuit board |
| WO2016163695A1 (en) * | 2015-04-06 | 2016-10-13 | 한양대학교 산학협력단 | Method for manufacturing multi-layer printed circuit board using conductive copper ink and light sintering, and multi-layer printed circuit board manufactured thereby |
| CN114007329A (en) * | 2021-09-28 | 2022-02-01 | 苏州浪潮智能科技有限公司 | Printed circuit board side wall bonding pad manufacturing method and printed circuit board manufacturing method |
| WO2024034703A1 (en) * | 2022-08-10 | 2024-02-15 | 엘지전자 주식회사 | Printed circuit board and manufacturing method thereof |
-
1993
- 1993-05-11 JP JP10863293A patent/JPH0828576B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100734051B1 (en) * | 2006-04-21 | 2007-07-02 | 한국단자공업 주식회사 | Via-hole choke preventing method for printed circuit board |
| WO2016163695A1 (en) * | 2015-04-06 | 2016-10-13 | 한양대학교 산학협력단 | Method for manufacturing multi-layer printed circuit board using conductive copper ink and light sintering, and multi-layer printed circuit board manufactured thereby |
| CN114007329A (en) * | 2021-09-28 | 2022-02-01 | 苏州浪潮智能科技有限公司 | Printed circuit board side wall bonding pad manufacturing method and printed circuit board manufacturing method |
| CN114007329B (en) * | 2021-09-28 | 2023-07-14 | 苏州浪潮智能科技有限公司 | Manufacturing method of side wall bonding pad of printed circuit board and manufacturing method of printed circuit board |
| WO2024034703A1 (en) * | 2022-08-10 | 2024-02-15 | 엘지전자 주식회사 | Printed circuit board and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0828576B2 (en) | 1996-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4300687B2 (en) | Manufacturing method of multilayer printed wiring board using adhesive film | |
| KR100782407B1 (en) | Method for manufacturing circuit board | |
| JP4538486B2 (en) | Multilayer substrate and manufacturing method thereof | |
| JPH0575269A (en) | Manufacture of multilayer printed-wiring board | |
| JPH1154934A (en) | Multilayered printed wiring board and its manufacture | |
| JPH11186698A (en) | Manufacture of circuit board, and circuit board | |
| JP2000349437A (en) | Multilayered wiring board and its manufacture | |
| CN111800943A (en) | Circuit board and manufacturing method thereof | |
| KR100722599B1 (en) | All layer inner via hall printed circuit board and the manufacturing method that utilize the fill plating | |
| JPH1187870A (en) | Circuit board and its manufacture | |
| JP2001308536A (en) | Multilayer board and method of its manufacture | |
| JPH06326466A (en) | Manufacture of printed wiring board | |
| JPH1154938A (en) | Multilayered wiring board | |
| JP3705370B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JPH1154926A (en) | One-sided circuit board and its manufacture | |
| JP4012022B2 (en) | Multilayer wiring substrate, base material for multilayer wiring substrate, and manufacturing method thereof | |
| JP2655447B2 (en) | Multilayer printed wiring board for surface mounting and method of manufacturing the same | |
| JP2000277913A (en) | Multilayer wiring substrate and manufacture of the same | |
| JP5439165B2 (en) | Multilayer wiring board and manufacturing method thereof | |
| KR100658972B1 (en) | Pcb and method of manufacturing thereof | |
| JP3981314B2 (en) | Manufacturing method of multilayer wiring board | |
| JP2000294930A (en) | Manufacture of multilayer printed circuit board and semiconductor device using the multilayer printed circuit board | |
| JPH1174640A (en) | Manufacture of printed wiring board | |
| JP3238901B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
| JP2001284797A (en) | Multilayer wiring board and method for manufacturing it |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960910 |
|
| LAPS | Cancellation because of no payment of annual fees |