JPH0632471B2 - Sampling clock phase control system - Google Patents

Sampling clock phase control system

Info

Publication number
JPH0632471B2
JPH0632471B2 JP62205082A JP20508287A JPH0632471B2 JP H0632471 B2 JPH0632471 B2 JP H0632471B2 JP 62205082 A JP62205082 A JP 62205082A JP 20508287 A JP20508287 A JP 20508287A JP H0632471 B2 JPH0632471 B2 JP H0632471B2
Authority
JP
Japan
Prior art keywords
phase
signal
reference signal
sampling
phase reference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62205082A
Other languages
Japanese (ja)
Other versions
JPS6449496A (en
Inventor
典生 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP62205082A priority Critical patent/JPH0632471B2/en
Priority to CA000575206A priority patent/CA1294701C/en
Priority to US07/234,057 priority patent/US4843455A/en
Publication of JPS6449496A publication Critical patent/JPS6449496A/en
Publication of JPH0632471B2 publication Critical patent/JPH0632471B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Color Television Systems (AREA)
  • Processing Of Color Television Signals (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はカラーテレビ信号を標本化して符号化伝送する
装置の標本化クロックの再生に関し、特に、送信部のカ
ラーバーストと受信部で再生したカラーテレビ信号のカ
ラーバーストとの相対位相が一定となるようにするため
の標本化クロック位相制御システムに関するものであ
る。
The present invention relates to the reproduction of a sampling clock of a device for sampling and encoding and transmitting a color television signal, and more particularly to reproduction of a color burst of a transmitter and a receiver. The present invention relates to a sampling clock phase control system for keeping a relative phase of a color television signal with a color burst constant.

〔従来の技術〕[Conventional technology]

カラーテレビ信号を符号化伝送するに際し、伝送路クロ
ックに同期させないで入力テレビ信号に同期した標本化
クロックで標本化を行なった場合、受信部で標本化クロ
ックを再生する方法としては一定の周期での標本化クロ
ックの数が送信部と受信部とで一致するように周波数の
同期化を行なうものがある。これは、例えば「特願昭5
2−117613号、標本化周波数の同期装置」に記載
されている。
When encoding and transmitting a color television signal, if sampling is performed with a sampling clock that is synchronized with the input television signal without being synchronized with the transmission path clock, a method for regenerating the sampling clock at the receiving unit is at a fixed cycle. There is a method in which the frequencies are synchronized so that the number of sampling clocks in the same in the transmitter and the receiver. This is, for example,
No. 2-117613, Sampling Frequency Synchronizer.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

しかしながら、上述した従来のシステムでは、送信部の
標本化クロックと受信部の標本化クロックとは周波数の
みの同期化が行なわれ、位相関係までの同期化は行なえ
ない。このため、カラーテレビ信号を符号化伝送した場
合、受信部で再生したテレビ信号のカラーバーストの位
相は、送信部の入力カラーテレビ信号のカラーバースト
の位相に対して、標本化クロックの位相ずれにともなっ
て時間的に相対位相が変動するという欠点があった。従
って、符号化伝送された信号を用いてカラーテレビ信号
の編集を行なう場合、カラーバーストの位相同期化を行
なう必要があり、フレームシンクロナイザのような位相
同期化のための装置が別に必要であった。
However, in the above-described conventional system, the sampling clock of the transmission unit and the sampling clock of the reception unit are synchronized only in frequency, and the phase relationship cannot be synchronized. For this reason, when a color television signal is coded and transmitted, the phase of the color burst of the television signal reproduced by the receiver is out of phase with the sampling clock with respect to the phase of the color burst of the input color television signal of the transmitter. Therefore, there is a drawback that the relative phase fluctuates with time. Therefore, when a color television signal is edited using the encoded and transmitted signal, it is necessary to perform phase synchronization of the color burst, and a separate device for phase synchronization such as a frame synchronizer is required. .

〔問題点を解決するための手段〕[Means for solving problems]

このような問題点を解決するために、本発明による標本
化クロック位相制御システムは、送信部および受信部か
らなり、送信部は、入力カラーテレビ信号のカラーバー
ストに位相同期した第1の位相基準信号を発生する手段
と、伝送路クロックを分周して求めた一定周期ごとに第
1の位相基準信号を標本化する手段と、標本化された第
1の位相基準信号と標本化クロックで標本化された入力
カラーテレビ信号の符号化情報とを多重化して伝送する
手段とを有し、受信部は、再生された標本化クロックを
用いてカラーテレビ信号の符号化情報を復号化してカラ
ーテレビ信号を得る手段と、復号したカラーテレビ信号
のカラーバーストに位相同期した第2の位相基準信号を
発生する手段と、第1の位相基準信号が伝送されてくる
周期ごとに第2の位相基準信号を標本化する手段と、標
本化された第2の位相基準信号と第1の位相基準信号と
の位相比較を行なって位相差信号を求めた後平滑化を行
なって出力する手段と、平滑化された位相差信号に応じ
て発振周波数を変化させ第1の位相基準信号と第2の位
相基準信号とが一定の位相関係に保たれるようにフィー
ドバック制御を行ないながら標本化クロックを発生する
手段とを有するようにしたものである。
In order to solve such a problem, the sampling clock phase control system according to the present invention comprises a transmitter and a receiver, and the transmitter has a first phase reference phase-synchronized with a color burst of an input color television signal. Means for generating a signal, means for sampling the first phase reference signal at fixed intervals obtained by dividing the transmission path clock, and sampling with the sampled first phase reference signal and sampling clock And a means for multiplexing and transmitting the encoded information of the input color television signal, and the receiving portion decodes the encoded information of the color television signal by using the reproduced sampling clock and outputs the color television. A means for obtaining a signal, a means for generating a second phase reference signal phase-synchronized with the color burst of the decoded color television signal, and a second phase reference signal for each cycle in which the first phase reference signal is transmitted. Means for sampling the phase reference signal, and means for performing phase comparison between the sampled second phase reference signal and the first phase reference signal to obtain a phase difference signal and then smoothing and outputting the phase difference signal. , The sampling frequency is changed while changing the oscillation frequency according to the smoothed phase difference signal and performing feedback control so that the first phase reference signal and the second phase reference signal are maintained in a constant phase relationship. And means for generating it.

〔作用〕 本発明による標本化クロック位相制御システムにおいて
は、送信部のカラーテレビ信号のカラーバースト位相に
同期化したカラーテレビ信号を受信部で復号化すること
ができる。
[Operation] In the sampling clock phase control system according to the present invention, the color television signal synchronized with the color burst phase of the color television signal of the transmitting portion can be decoded by the receiving portion.

〔実施例〕〔Example〕

第1図は、本発明に係わる標本化クロック位相制御シス
テムの一実施例を示すブロック系統図であり、第1図
(a)は送信部、第1図(b)は受信部である。第1図のブロ
ック系統は、NTSCカラーテレビ信号をサブキャリア
周波数scの3倍の周波数でA/D変換し、帯域圧縮符
号化して、カラーバーストの位相情報とともに45Mb
/sのビットレートで伝送し、受信部で、復号化された
カラーテレビ信号のカラーバーストの位相と送られて来
た送信部のカラーバーストの位相とが一定の位相関係と
なるよう位相差をフィードバックして標本化クロックを
発生する場合について示す。
1 is a block system diagram showing an embodiment of a sampling clock phase control system according to the present invention.
(a) is a transmitter, and FIG. 1 (b) is a receiver. In the block system of FIG. 1, an NTSC color television signal is A / D converted at a frequency three times the subcarrier frequency sc , band-compressed and coded, and 45 Mb together with color burst phase information.
/ S bit rate is transmitted, and the phase difference between the phase of the color burst of the decoded color television signal and the phase of the color burst of the transmitted transmitter is fixed at the receiver. The case where the sampling clock is generated by feedback is shown.

第1図において、1,11は入力端子、2はA/D変換
器、3,9はクロック発生回路、3a,21はカラーサ
ブキャリア発生回路、4は符号器、5,7,18は分周
回路、6,15は標本化回路、8は多重化回路、10,
22は出力端子、12は分離回路、13,20はクロッ
ク再生回路、14は位相比較回路、16は復号回路、1
7は平滑回路、19はD/A変換器である。
In FIG. 1, 1 and 11 are input terminals, 2 is an A / D converter, 3 and 9 are clock generation circuits, 3a and 21 are color subcarrier generation circuits, 4 is an encoder, and 5, 7 and 18 are divisions. Circuit, 6, 15 is a sampling circuit, 8 is a multiplexing circuit, 10,
22 is an output terminal, 12 is a separation circuit, 13 and 20 are clock recovery circuits, 14 is a phase comparison circuit, 16 is a decoding circuit, 1
Reference numeral 7 is a smoothing circuit, and 19 is a D / A converter.

入力端子1に入力されたNTSCカラーテレビ信号はA
/D変換器2、クロック発生回路3、カラーサブキャリ
ア発生回路3aへ供給される。クロック発生回路3では
scの周波数に同期した標本化クロックを発生する。
この標本化クロックはA/D変換器2,符号器4および
その他必要な所へ供給される。カラーテレビ信号はA/
D変換器2でデジタル化され、符号器4で帯域圧縮符号
化され、符号化情報として符号器4から多重化回路8へ
供給される。カラーサブキャリア発生回路3aは入力カ
ラーテレビ信号のカラーバーストに位相同期したカラー
サブキャリア信号を発生する。分周回路5は、上記カラ
ーサブキャリア信号を2値に量子化した後、1/2に分
周して第1の位相基準信号として標本化回路6へ供給す
る。
The NTSC color TV signal input to the input terminal 1 is A
It is supplied to the / D converter 2, the clock generation circuit 3, and the color subcarrier generation circuit 3a. The clock generation circuit 3 generates a sampling clock synchronized with the frequency of 3 sc .
This sampling clock is supplied to the A / D converter 2, the encoder 4 and other necessary places. Color TV signal is A /
It is digitized by the D converter 2, band-compressed by the encoder 4, and supplied from the encoder 4 to the multiplexing circuit 8 as encoded information. The color subcarrier generation circuit 3a generates a color subcarrier signal that is phase-synchronized with the color burst of the input color television signal. The frequency dividing circuit 5 quantizes the color subcarrier signal into a binary value and then divides it in half to supply it to the sampling circuit 6 as a first phase reference signal.

クロック発生回路9は44.736MHzの伝送路クロックを発
生し、分周回路7はDS3のマルチフレームの周期に相
当する1/4760に分周し、マルチフレームの先頭ご
とに第1の位相基準信号を標本化し、その標本値をDS
3のマルチフレームのあらかじめ定められたタイムスロ
ットに多重化する。それ以外のタイムスロットには帯域
圧縮符号化された符号化情報・制御信号等が多重化され
る。多重化回路8は、DS3フレームに多重化するとと
もに多重化された信号をU/B変換して、44.736MHzの
バイポーラ信号として出力端子10に出力する。
The clock generation circuit 9 generates a transmission line clock of 44.736 MHz, the frequency division circuit 7 divides the frequency by 1/4760 corresponding to the cycle of the DS3 multiframe, and outputs the first phase reference signal for each head of the multiframe. Sampling and the sample value is DS
Multiplexing into predetermined time slots of 3 multiframes. In other time slots, band compression coded coded information, control signals, etc. are multiplexed. The multiplexing circuit 8 multiplexes the DS3 frame and U / B-converts the multiplexed signal, and outputs it to the output terminal 10 as a 44.736 MHz bipolar signal.

受信部の入力端子11に入力されたバイポーラ信号は、
クロック再生回路13で44.736MHzの伝送路クロックを
再生し、分離回路12へ供給する。分離回路12はバイ
ポーラの入力信号をB/U変換した後、DS3のフレー
ムからDMPXして符号化情報・制御信号等,第1の位
相基準信号およびDS3のフレームの先頭を示すパルス
信号を分離して各部へ供給する。
The bipolar signal input to the input terminal 11 of the receiver is
The clock recovery circuit 13 recovers the 44.736 MHz transmission line clock and supplies it to the separation circuit 12. After the B / U conversion of the bipolar input signal, the separation circuit 12 performs DMPX from the DS3 frame to separate the encoded information / control signal, the first phase reference signal and the pulse signal indicating the beginning of the DS3 frame. Supply to each part.

クロック再生回路20は平滑回路17からの制御信号に
応じた発振周波数の標本化クロックを発生し、この標本
化クロックは復号器16およびD/A変換器19へ供給
される。符号化情報は復号器16で復号化されてデジタ
ルのカラーテレビ信号となり、D/A変換器19でアナ
ログ信号に変換されて出力端子22およびカラーサブキ
ャリア発生回路21へ供給される。カラーサブキャリア
発生回路21は、復号化されたカラーテレビ信号のカラ
ーバーストに位相同期したカラーサブキャリア信号を発
生し、分周回路18へ供給する。分周回路18は上記カ
ラーサブキャリア信号を2値に量子化した後、1/2に
分周して第2の位相基準信号として標本化回路15へ供
給する。標本化回路15は、分離回路12で得られたD
S3のフレームの先頭ごとに第2の位相基準信号を標本
化してから位相比較回路14へ供給する。
The clock reproduction circuit 20 generates a sampling clock having an oscillation frequency according to the control signal from the smoothing circuit 17, and the sampling clock is supplied to the decoder 16 and the D / A converter 19. The coded information is decoded by the decoder 16 into a digital color television signal, converted into an analog signal by the D / A converter 19 and supplied to the output terminal 22 and the color subcarrier generation circuit 21. The color subcarrier generation circuit 21 generates a color subcarrier signal phase-synchronized with the color burst of the decoded color television signal and supplies it to the frequency dividing circuit 18. The frequency dividing circuit 18 quantizes the color subcarrier signal into a binary value and then divides it in half to supply it to the sampling circuit 15 as a second phase reference signal. The sampling circuit 15 uses the D obtained by the separation circuit 12.
The second phase reference signal is sampled for each head of the frame of S3 and then supplied to the phase comparison circuit 14.

位相比較回路14は、分離回路12から供給される第1
の位相基準信号と第2の位相基準信号との位相比較をD
S3のフレーム周期ごとに行なう。位相比較は2値化さ
れている両者の位相基準信号の排他論理和で行ない、位
相比較回路14は0又は1の2値で示される位相比較信
号を出力し、平滑回路17へ供給する。平滑回路17
は、位相比較信号が1の場合は+1の値を、0の場合は
−1の値をDS3のフレーム周期ごとにデジタル積分
し、積分によって十分な平滑化を行なった後、その積分
値をD/A変換し、平滑化したアナログの位相比較信号
をクロック再生回路20へ供給する。クロック再生回路
は、平滑化した位相比較信号を電圧制御型発振器に供給
して、制御電圧に応じた周波数の標本化クロックを発生
する。すなわち、復号化されたカラーテレビ信号のカラ
ーバースト位相の信号は、標本化クロックの位相の変動
にともなって、D/A変換器19,カラーサブキャリア
発生回路21,分周回路18,標本化回路15を経て位
相比較回路14へフィードバックされる。そして、さら
にフィードバックされた第2の位相基準信号と第1の位
相基準信号とが位相比較され、平滑回路17を通してク
ロック再生回路20へ位相比較信号が送られる。
The phase comparison circuit 14 is the first circuit supplied from the separation circuit 12.
Phase comparison between the second phase reference signal and the phase reference signal of D
It is performed every frame period of S3. The phase comparison is performed by an exclusive OR of the two phase reference signals that have been binarized, and the phase comparison circuit 14 outputs a phase comparison signal represented by a binary value of 0 or 1 and supplies it to the smoothing circuit 17. Smoothing circuit 17
Is digitally integrated with a value of +1 when the phase comparison signal is 1 and with a value of -1 when the phase comparison signal is 0, and after performing sufficient smoothing by the integration, the integrated value is D An analog phase comparison signal that has been A / A converted and smoothed is supplied to the clock recovery circuit 20. The clock recovery circuit supplies the smoothed phase comparison signal to the voltage controlled oscillator to generate a sampling clock having a frequency corresponding to the control voltage. That is, the signal of the color burst phase of the decoded color television signal is accompanied by the fluctuation of the phase of the sampling clock, the D / A converter 19, the color subcarrier generating circuit 21, the frequency dividing circuit 18, the sampling circuit. It is fed back to the phase comparison circuit 14 via 15. Then, the fed-back second phase reference signal and the first phase reference signal are compared in phase, and the phase comparison signal is sent to the clock recovery circuit 20 through the smoothing circuit 17.

このようにしてフィードバック制御が行なわれ、最終的
には、第1の位相基準信号と第2の位相基準信号とが
「H」レベル又は「L」レベルの区間の相互で平均する
と50%の位相差となる所で、フィードバックループは
バランスするようになる。すなわち、第1の位相基準信
号と第2の位相基準信号との相対的な位相が一定となる
ようにフィードバック制御を行なって標本化クロックを
再生することにより、再生したカラーテレビ信号のカラ
ーバーストの位相を送信部の入力カラーテレビ信号のカ
ラーバーストの位相に同期化することができる。
Feedback control is performed in this manner, and finally, when the first phase reference signal and the second phase reference signal are in the "H" level or "L" level section, the average is about 50%. Where there is a phase difference, the feedback loop becomes balanced. That is, by performing feedback control so that the relative phase between the first phase reference signal and the second phase reference signal is constant and reproducing the sampling clock, the color burst of the reproduced color television signal is reproduced. The phase can be synchronized with the phase of the color burst of the input color television signal of the transmitter.

クロック発生回路3および位相基準信号発生の方法の他
の実施例を説明するためのブロック系統を第2図に示
す。第2図(a)は送信部、第2図(b)は受信部を示し、同
図において第1図と同一部分又は相当部分には同一符号
が付してある。
FIG. 2 shows a block system for explaining another embodiment of the clock generation circuit 3 and the method of generating the phase reference signal. FIG. 2 (a) shows a transmitting section, and FIG. 2 (b) shows a receiving section. In the figure, the same or corresponding parts as those in FIG. 1 are designated by the same reference numerals.

第2図では、A/D変換器2でデジタル化されたカラー
テレビ信号のカラーバーストの標本点の位相をデジタル
的に検出してその位相差を電圧制御型発振器にフィード
バックして、いつも一定の位相で標本化が行なわれるよ
うにすることによって入力テレビ信号のカラーバースト
に位相同期した標本化クロックを発生するようにクロッ
ク発生回路20を構成する。この場合、第1図に示すカ
ラーサブキャリア発生回路3aを用いなくても、分周回
路5でカラーバーストに同期して標本化クロックを分周
することにより、第1の位相基準信号を発生することが
できる。また受信部では、復号器で復号されたデジタル
のカラーテレビ信号のカラーバーストの位相に同期させ
て再生された標本化クロックを分周回路18にて分周す
ることにより、第2の位相基準信号を発生することがで
きる。
In FIG. 2, the phase of the sampling point of the color burst of the color television signal digitized by the A / D converter 2 is digitally detected, and the phase difference is fed back to the voltage controlled oscillator to keep a constant value. The clock generation circuit 20 is configured to generate a sampling clock that is phase-synchronized with the color burst of the input television signal by performing the sampling in phase. In this case, even if the color subcarrier generating circuit 3a shown in FIG. 1 is not used, the frequency dividing circuit 5 divides the sampling clock in synchronization with the color burst to generate the first phase reference signal. be able to. In the receiving unit, the sampling clock reproduced in synchronization with the phase of the color burst of the digital color television signal decoded by the decoder is frequency-divided by the frequency dividing circuit 18 to generate the second phase reference signal. Can occur.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明は、送信部では、伝送路クロ
ックの一定サンプルごとに入力カラーテレビ信号のカラ
ーバーストに同期した位相基準信号を標本化して伝送
し、受信部では、復号化されたカラーテレビ信号のカラ
ーバーストの位相と送られて来た位相基準信号とが一定
の位相関係になるようにフィードバック制御を行ないな
がら標本化クロックを再生することにより、カラーバー
ストの位相同期化を行なうことができるので、送信部の
カラーテレビ信号のカラーバースト位相に同期化したカ
ラーテレビ信号を受信部で復号化することができる効果
がある。
As described above, according to the present invention, in the transmitting unit, the phase reference signal synchronized with the color burst of the input color television signal is sampled and transmitted for each constant sample of the transmission path clock, and in the receiving unit, the decoded color signal is sampled. Phase synchronization of the color burst can be performed by reproducing the sampling clock while performing feedback control so that the phase of the color burst of the television signal and the phase reference signal sent thereto have a constant phase relationship. Therefore, there is an effect that the color television signal synchronized with the color burst phase of the color television signal of the transmitter can be decoded by the receiver.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明に係わる標本化クロック位相制御システ
ムの一実施例を示すブロック系統図、第2図は他の実施
例を示すブロック系統図である。 1,11……入力端子、2……A/D変換器、3,9…
…クロック発生回路、3a,21……カラーサブキャリ
ア発生回路、4……符号器、5,7,18……分周回
路、6,15……標本化回路、8……多重化回路、1
0,22……出力端子、12……分離回路、13,20
……クロック再生回路、14……位相比較回路、16…
…復号回路、17……平滑回路、19……D/A変換
器。
FIG. 1 is a block system diagram showing an embodiment of a sampling clock phase control system according to the present invention, and FIG. 2 is a block system diagram showing another embodiment. 1, 11 ... Input terminal, 2 ... A / D converter, 3, 9 ...
... Clock generation circuit, 3a, 21 ... Color subcarrier generation circuit, 4 ... Encoder, 5, 7, 18 ... Frequency division circuit, 6, 15 ... Sampling circuit, 8 ... Multiplexing circuit, 1
0,22 ... Output terminal, 12 ... Separation circuit, 13, 20
...... Clock regeneration circuit, 14 …… Phase comparison circuit, 16 ・ ・ ・
... Decoding circuit, 17 ... Smoothing circuit, 19 ... D / A converter.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】カラーテレビ信号を標本化したディジタル
信号を符号化伝送する場合に送信側および受信側の標本
化クロックを同期させる標本化クロック位相制御システ
ムにおいて、 送信部および受信部からなり、 前記送信部は、入力カラーテレビ信号のカラーバースト
に位相同期した第1の位相基準信号を発生する手段と、
伝送路クロックを分周して求めた一定周期ごとに第1の
位相基準信号を標本化する手段と、前記標本化された第
1の位相基準信号と標本化クロックで標本化された入力
カラーテレビ信号の符号化情報とを多重化して伝送する
手段とを有し、 前記受信部は、再生された標本化クロックを用いてカラ
ーテレビ信号の符号化情報を復号化してカラーテレビ信
号を得る手段と、復号したカラーテレビ信号のカラーバ
ーストに位相同期した第2の位相基準信号を発生する手
段と、第1の位相基準信号が伝送されてくる周期ごとに
第2の位相基準信号を標本化する手段と、標本化された
第2の位相基準信号と第1の位相基準信号との位相比較
を行なって位相差信号を求めた後平滑化を行なって出力
する手段と、平滑化された位相差信号に応じて発信周波
数を変化させ第1の位相基準信号と第2の位相基準信号
とが一定の位相関係に保たれるようにフィードバック制
御を行ないながら標本化クロックを発生する手段とを有
する ことを特徴とする標本化クロック位相制御システム。
1. A sampling clock phase control system which synchronizes sampling clocks on a transmitting side and a receiving side in the case of encoding and transmitting a digital signal obtained by sampling a color television signal, comprising a transmitter and a receiver, The transmitter includes means for generating a first phase reference signal phase-synchronized with the color burst of the input color television signal;
Means for sampling the first phase reference signal at fixed intervals obtained by dividing the transmission path clock, and an input color television sampled by the sampled first phase reference signal and sampling clock. And a means for multiplexing and transmitting the coded information of the signal, wherein the receiving section obtains a color television signal by decoding the coded information of the color television signal using the reproduced sampling clock. Means for generating a second phase reference signal that is phase-synchronized with the color burst of the decoded color television signal, and means for sampling the second phase reference signal in each cycle in which the first phase reference signal is transmitted. And means for performing phase comparison between the sampled second phase reference signal and the first phase reference signal to obtain a phase difference signal and then smoothing and outputting the phase difference signal, and the smoothed phase difference signal According to the transmission frequency And a means for generating a sampling clock while performing feedback control so that the first phase reference signal and the second phase reference signal are kept in a constant phase relationship by changing Clock phase control system.
JP62205082A 1907-08-20 1987-08-20 Sampling clock phase control system Expired - Lifetime JPH0632471B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62205082A JPH0632471B2 (en) 1987-08-20 1987-08-20 Sampling clock phase control system
CA000575206A CA1294701C (en) 1907-08-20 1988-08-19 Color television signal sampling clock phase control system
US07/234,057 US4843455A (en) 1987-08-20 1988-08-19 Color television signal sampling clock phase control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62205082A JPH0632471B2 (en) 1987-08-20 1987-08-20 Sampling clock phase control system

Publications (2)

Publication Number Publication Date
JPS6449496A JPS6449496A (en) 1989-02-23
JPH0632471B2 true JPH0632471B2 (en) 1994-04-27

Family

ID=16501125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62205082A Expired - Lifetime JPH0632471B2 (en) 1907-08-20 1987-08-20 Sampling clock phase control system

Country Status (1)

Country Link
JP (1) JPH0632471B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50153526A (en) * 1974-05-28 1975-12-10
JPS5451305A (en) * 1977-09-29 1979-04-23 Nec Corp Synchronizer for sampling frequency

Also Published As

Publication number Publication date
JPS6449496A (en) 1989-02-23

Similar Documents

Publication Publication Date Title
US4652903A (en) Frequency generation for multiplexed analog component color television encoding and decoding
US5289508A (en) Clock information transmitting device and clock information receiving device
EP0293489A1 (en) Digital transmission system
JP3847908B2 (en) Signal processing device and clock generator
KR920008658B1 (en) Time compressing or extending apparatus of video signal
US4843455A (en) Color television signal sampling clock phase control system
JPH0564171A (en) Digital video/audio signal transmission system and digital audio signal reproduction method
US5045942A (en) Digital video communication system having a network clock source
JPH0632471B2 (en) Sampling clock phase control system
JP2676805B2 (en) Sampling clock phase control system
US5715285A (en) Data transmission apparatus, a data receiving apparatus, and a data transmission system
JPH0575317B2 (en)
JPH07101947B2 (en) Sampling clock recovery circuit
JP2558730B2 (en) Video transmission system
JP3421711B2 (en) Sampling clock recovery system and device
JP3465218B2 (en) Encoding device and decoding device
JP3388331B2 (en) Television signal transmitting device and receiving device
JP3461530B2 (en) Data transfer method and device
JP2723819B2 (en) Sampling clock recovery device
JP2511481B2 (en) Image communication device
JP2605435B2 (en) PCM transmission device, PCM reception device, digital audio interface format data transmission device, and digital audio interface format data reception device
JP2590723B2 (en) Digital transmission system for video signals
JP2523010B2 (en) Clamp pulse control circuit
JP2002185929A (en) Synchronization management system
JPH05244113A (en) Data transmission device