JPH06324642A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH06324642A JPH06324642A JP10970493A JP10970493A JPH06324642A JP H06324642 A JPH06324642 A JP H06324642A JP 10970493 A JP10970493 A JP 10970493A JP 10970493 A JP10970493 A JP 10970493A JP H06324642 A JPH06324642 A JP H06324642A
- Authority
- JP
- Japan
- Prior art keywords
- numbered
- data driver
- liquid crystal
- data
- odd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、液晶表示装置、特に、
アクティブマトリクス方式で多階調表示の液晶表示装置
に関する。BACKGROUND OF THE INVENTION The present invention relates to a liquid crystal display device, and more particularly to
The present invention relates to a liquid crystal display device of active matrix type and displaying multiple gradations.
【0002】[0002]
【従来の技術】可搬型パーソナルコンピュータ等の表示
装置に多用される液晶表示装置は、CRT(Cathode Ra
y Tube)型の表示装置に比べて遥かに低電力であるが、
長時間のバッテリ駆動を実現するためには、今以上の電
力抑制技術が求められている。図4は従来の液晶表示装
置のブロックである。1は液晶パネルであり、液晶パネ
ル1は、画面の縦方向に敷設された多数本のデータライ
ンD1 〜Dn 〔nは1走査線を構成する総ドット数;例
えば表示密度が640 ×400 ドットの場合はn=640 ×3
(3はR、G、Bの各ドット)となる〕と、画面の横方
向に敷設された多数本のゲートラインG1 〜Gm 〔mは
1画面を構成する走査線数;例えば表示密度が640 ×40
0 ドットの場合はm=400 となる〕との各交差点に液晶
セルP(i ,j) (但し、iはゲートラインの番号;1〜
m、jはデータラインの番号;1〜n)を接続して構成
されている。データラインD1 〜Dn は、奇数グループ
D1、D3 、D5 、……と偶数グループD2 、D4 、D
6 、……に分けられており、奇数グループのデータライ
ンは上側のデータドライバ2Hに、また、偶数グループ
のデータラインは下側のデータドライバ2Lに接続され
ている。2. Description of the Related Art A liquid crystal display device, which is often used for a display device such as a portable personal computer, is a CRT (Cathode Radar).
y Tube) type display device has much lower power,
In order to realize battery operation for a long period of time, further power control technology is required. FIG. 4 is a block diagram of a conventional liquid crystal display device. Reference numeral 1 denotes a liquid crystal panel, and the liquid crystal panel 1 has a large number of data lines D 1 to D n laid in the vertical direction of the screen [n is the total number of dots forming one scanning line; for example, a display density is 640 × 400. In case of dots, n = 640 × 3
(3 is each of R, G, and B dots)], and a large number of gate lines G 1 to G m laid in the horizontal direction of the screen [m is the number of scanning lines forming one screen; for example, display density Is 640 x 40
Liquid crystal cell P (i , j) (where i is the gate line number; 1 to
m and j are configured by connecting data line numbers; 1 to n). The data lines D 1 to D n have odd groups D 1 , D 3 , D 5 , ... And even groups D 2 , D 4 , D.
6, is divided into ..., data lines of odd group on the upper side of the data driver 2H, also, the data lines of the even group is connected to the data driver 2L lower.
【0003】なお、ゲートラインG1 〜Gm は、液晶セ
ルP(i,j) ごとに設けられた図示を略したTFT(thin
film transistor)のゲートにつながっており、TFT
は、ゲートラインG1 〜Gm を介してゲートドライバ4
から与えられる所定のオン電圧に応答して順次にオン
し、データラインD1 〜Dn と液晶セルP(i,j) との間
を水平走査線単位に接続して上側及び下側データドライ
バ2H、2Lからの表示電圧を書き込む。The gate lines G 1 to G m are provided for each liquid crystal cell P (i, j) and TFTs (thin not shown ) are provided.
TFT connected to the gate of the film transistor)
Is connected to the gate driver 4 via the gate lines G 1 to G m.
In response to a predetermined ON voltage applied from sequentially turned on, the data line D 1 to D n and the liquid crystal cell P (i, j) between and connected to the horizontal scanning line units above and below the data driver Write the display voltage from 2H, 2L.
【0004】液晶セルP(i,j) は、表示電圧とコモン電
圧(対向電極に印加される電圧)との電位差に応じた階
調を表示するが、一般に、TFTに派生する寄生容量の
影響を少なくするため、あるいはフリッカを抑えるため
に、横方向に隣接する液晶セルに対して極性の異なる表
示電圧を書き込むようになっている。すなわち、4は多
階調表示のための複数の基準電圧(例えば16階調表示
であれば5種類の電圧)を発生する電源部、5は基準電
圧の極性を1フレーム毎に交互に入れ換えるセレクタで
あり、一方の極性を有する基準電圧VHは、電流アンプ
6Hを通して上側のデータドライバ2Hに与えられ、ま
た、他方の極性を有する基準電圧VLは、電流アンプ6
Lを通して下側のデータドライバ2Lに与えられてい
る。The liquid crystal cell P (i, j) displays a gray scale according to the potential difference between the display voltage and the common voltage (voltage applied to the counter electrode), but in general, the influence of parasitic capacitance derived from the TFT is displayed. In order to reduce the number of pixels or to suppress flicker, display voltages having different polarities are written to liquid crystal cells that are adjacent in the lateral direction. That is, 4 is a power supply unit that generates a plurality of reference voltages for multi-gradation display (for example, 5 kinds of voltages in 16-gradation display), and 5 is a selector that alternately switches the polarities of the reference voltages for each frame. The reference voltage VH having one polarity is applied to the upper data driver 2H through the current amplifier 6H, and the reference voltage VL having the other polarity is supplied to the current amplifier 6H.
It is given to the lower data driver 2L through L.
【0005】ここで、任意フレーム(例えば図5のF0
参照)における一方の基準電圧VHの極性(但し、コモ
ン電圧COMに対する極性)が正極性、他方の基準電圧
VLの極性が負極性であるとすると、上側のデータドラ
イバ2Hからは正極性の表示電圧(図5の符号ア参照)
が出力され、また、下側のデータドライバ2Lからは負
極性の表示電圧(図5の符号イ参照)が出力される。Here, an arbitrary frame (for example, F0 in FIG. 5)
1), the polarity of one reference voltage VH (however, with respect to the common voltage COM) is positive, and the polarity of the other reference voltage VL is negative, the positive display voltage from the upper data driver 2H. (Refer to symbol A in FIG. 5)
In addition, the lower data driver 2L outputs a negative display voltage (see symbol B in FIG. 5).
【0006】すなわち、上側のデータドライバ2Hには
奇数グループのデータラインD1 、D4 、D6 、……が
つながっており、また、下側のデータドライバ2Lには
偶数グループのデータラインD2 、D5 、D6 、……が
つながっているから、1水平走査線を構成するn個の液
晶セルに対し、隣接するセル間で異なる極性の表示電圧
が書き込まれることとなる。That is, the upper data driver 2H is connected to the odd-numbered groups of data lines D 1 , D 4 , D 6 , ... And the lower data driver 2L is connected to the even-numbered group of data lines D 2. , D 5 , D 6 , ... Are connected, the display voltages of different polarities are written between adjacent cells to n liquid crystal cells forming one horizontal scanning line.
【0007】[0007]
【発明が解決しようとする課題】しかしながら、かかる
従来の液晶表示装置にあっては、上側のデータドライバ
2Hと下側のデータドライバ2Lに与えるそれぞれの基
準電圧VH、VLの極性を1フレーム毎に入れ換える構
成となっていたため、極性入れ換えのためのセレクタ
5を必要とする、交流化された基準電圧を増幅するた
めに電流アンプ6H、6Lの電力消費が大きい、基準
電圧の立上り立ち下がりを急峻にするために高速な電流
アンプ6H、6Lを使用しなければならない、といった
問題点がある。 [目的]そこで、本発明は、セレクタを不要にでき、且
つ、低速でしかも消費電力の少ない電流アンプを使用で
きる液晶表示装置の提供を目的とする。However, in such a conventional liquid crystal display device, the polarities of the reference voltages VH and VL given to the upper data driver 2H and the lower data driver 2L are set for each frame. Since the configuration is such that the polarity is switched, the selector 5 for switching the polarity is required, the power consumption of the current amplifiers 6H and 6L is large in order to amplify the AC-converted reference voltage, and the rising and falling of the reference voltage is sharp. In order to do so, there is a problem that high-speed current amplifiers 6H and 6L must be used. [Purpose] Therefore, an object of the present invention is to provide a liquid crystal display device that does not require a selector and can use a current amplifier that is slow and consumes less power.
【0008】[0008]
【課題を解決するための手段】本発明は、上記目的を達
成するために、m本のゲートラインとn本のデータライ
ンとを交差状に配列し、各交差点に液晶セルを接続して
構成する液晶パネルと、前記データラインの上端側と下
端側に分かれて配置されるとともに、それぞれに少なく
ともn/2個の出力端子を有する上側のデータドライバ
及び下側のデータドライバと、前記n本のデータライン
の上端と前記上側のデータドライバの出力端子との間を
個別に断接可能な上側のスイッチ群と、前記n本のデー
タラインの下端と前記下側のデータドライバの出力端子
との間を個別に断接可能な下側のスイッチ群と、を備
え、前記上側のスイッチ群を構成するn個のスイッチ要
素を奇数番目のグループと偶数番目のグループに分ける
とともに、前記下側のスイッチ群を構成するn個のスイ
ッチ要素を奇数番目のグループと偶数番目のグループに
分け、且つ、各グループ単位にオン/オフを制御するよ
うにしたことを特徴とするものである。In order to achieve the above object, the present invention is configured by arranging m gate lines and n data lines in an intersecting shape and connecting a liquid crystal cell at each intersection. A liquid crystal panel, an upper data driver and a lower data driver which are separately arranged on the upper end side and the lower end side of the data line and each have at least n / 2 output terminals, Between an upper switch group capable of individually connecting and disconnecting an upper end of a data line and an output terminal of the upper data driver, and between a lower end of the n data lines and an output terminal of the lower data driver. A lower switch group that can be individually connected and disconnected, and divides the n switch elements that form the upper switch group into odd-numbered groups and even-numbered groups, and Divided n switches elements constituting the switch group to the odd-numbered group and the even-numbered group, and, is characterized in that so as to control the on / off each group.
【0009】[0009]
【作用】図1は本発明の作用を説明するための部分的な
概念構成図である。この図において、Dx はn本のデー
タラインのうちの奇数番目の1本を表しており、Dx+1
はDx に隣接する偶数番目のデータラインを表してい
る。また、Rx 及びRx+1はそれぞれのデータラインの
等価的な抵抗成分、Cx 及びCx+1 は等価的な容量成分
を表している。FIG. 1 is a partial conceptual configuration diagram for explaining the operation of the present invention. In this figure, D x represents an odd-numbered one of n data lines, and D x + 1
Represents an even-numbered data line adjacent to D x . Further, R x and R x + 1 represent equivalent resistance components of the respective data lines, and C x and C x + 1 represent equivalent capacitance components.
【0010】Dx 及びDx+1 の上端側(画面上の上端
側)は、それぞれ上側のスイッチ群の一部を構成するス
イッチ要素SHx 、SHx+1 を介して上側のデータドラ
イバDDHにつながり、また、Dx 及びDx+1 の下端側
は、それぞれ下側のスイッチ群の一部を構成するスイッ
チ要素SLx 、SLx+1 を介して下側のデータドライバ
DDLにつながる。The upper ends of D x and D x + 1 (the upper ends on the screen) are connected to upper data drivers DDH via switch elements SH x and SH x + 1 which form a part of the upper switch group, respectively. Further, the lower end sides of D x and D x + 1 are connected to the lower data driver DDL via switch elements SL x and SL x + 1 that form a part of the lower switch group, respectively.
【0011】ここで、上記の各スイッチ要素SHx 、S
Hx+1 、SLx 、SLx+1 のオン/オフを次表の組み合
せに従って制御すると、(以下、余白) モード1では、上側のデータドライバDDHの出力が
「奇数番目」のデータラインDx に与えられ、下側のデ
ータドライバDDLの出力が「偶数番目」のデータライ
ンDx+1 に与えられる。また、モード2では、上側のデ
ータドライバDDHの出力が「偶数番目」のデータライ
ンDx に与えられ、下側のデータドライバDDLの出力
が「奇数番目」のデータラインDx+1 に与えられる。す
なわち、モード1とモード2では、同一のデータライン
に対して逆側のデータドライバから出力が与えられるこ
ととなる。Here, each of the above switch elements SH x , S x
When ON / OFF of H x + 1 , SL x , and SL x + 1 is controlled according to the combination of the following table, (hereinafter, margin) In mode 1, the output of the upper data driver DDH is given to the “odd number” data line D x, and the output of the lower data driver DDL is given to the “even number” data line D x + 1 . In mode 2, the output of the upper data driver DDH is applied to the "even" data line D x, and the output of the lower data driver DDL is applied to the "odd" data line D x + 1. . That is, in mode 1 and mode 2, an output is given to the same data line from the data driver on the opposite side.
【0012】従って、上側のデータドライバDDVに与
える基準電圧の極性を一方の極性(例えば正極性)に固
定化するとともに、下側のデータドライバDDLに与え
る基準電圧の極性を他方の極性(例えば負極性)に固定
化した場合でも、横方向に隣接する液晶セルに対して、
極性の異なる表示電圧を書き込むことができるようにな
る。その結果、基準電源を交流化する必要がないから、
セレクタ(図4の符号5参照)を不要にできるととも
に、電流アンプに低電力で且つ低速のものを使用するこ
とができるようになる。Therefore, the polarity of the reference voltage applied to the upper data driver DDV is fixed to one polarity (eg, positive polarity), and the polarity of the reference voltage applied to the lower data driver DDL is the other polarity (eg, negative polarity). Property), even if it is fixed to the liquid crystal cell adjacent in the lateral direction,
It becomes possible to write display voltages having different polarities. As a result, it is not necessary to convert the reference power source to alternating current,
The selector (see reference numeral 5 in FIG. 4) can be eliminated, and a current amplifier with low power consumption and low speed can be used.
【0013】また、モード3では、奇数番目のデータラ
インDx と偶数番目のデータラインDx+1 の双方に対し
て両側のデータドライバの出力が同時に与えられるた
め、データライン上の電圧が両出力の平均電圧となる。
平均電圧は、データドライバからの電流供給を受けずに
達成されることに留意。従って、モード1からモード2
へ(又はモード2からモード1へ)移行する間に一時的
にモード3を実行すれば、データライン上の電位がモー
ド1(又はモード2)の表示電圧から一時的に前記平均
電圧に達した後、この平均電圧をスタート電位としてモ
ード2(又はモード1)の表示電圧へとステップ的に変
化するようになる。その結果、データドライバは、上記
平均電圧からモード1又はモード2の表示電圧までの少
ない電圧幅を駆動すればよいから、従来例に比べて消電
力化を図ることができる。Further, in the mode 3, since the outputs of the data drivers on both sides are simultaneously applied to both the odd-numbered data line D x and the even-numbered data line D x + 1 , the voltage on the data line is It is the average voltage of the output.
Note that the average voltage is achieved without the current supply from the data driver. Therefore, from mode 1 to mode 2
If mode 3 is temporarily executed during the transition to (or from mode 2 to mode 1), the potential on the data line temporarily reaches the average voltage from the display voltage of mode 1 (or mode 2). After that, the average voltage is used as a start potential to stepwise change to the display voltage of mode 2 (or mode 1). As a result, the data driver only needs to drive a small voltage width from the average voltage to the display voltage of mode 1 or mode 2, so that power consumption can be reduced compared to the conventional example.
【0014】[0014]
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図2、図3は本発明に係る液晶表示装置の実施例
を示す図である。なお、本実施例で従来例と共通する回
路要素には同一の符号を付してある。図2において、1
0は液晶パネルである。液晶パネル10は、従来例と同
様にして、m本のゲートラインG1 〜Gm とn本のデー
タラインD1 〜Dn の各交差点に液晶セルP(i,j) を接
続しているが、n本のデータラインD1 〜Dn の上端と
下端にn個ずつのスイッチ要素(好ましくはTFT)S
H1 〜SHn 、SL1〜SLn を接続する点、及び、こ
れらのスイッチ要素でそれぞれ上側のスイッチ群11
H、下側のスイッチ群11Lを構成する点で相違する。Embodiments of the present invention will be described below with reference to the drawings. 2 and 3 are views showing an embodiment of the liquid crystal display device according to the present invention. In this embodiment, circuit elements common to the conventional example are given the same reference numerals. In FIG. 2, 1
Reference numeral 0 is a liquid crystal panel. In the liquid crystal panel 10, the liquid crystal cell P (i, j) is connected to each intersection of the m gate lines G 1 to G m and the n data lines D 1 to D n , as in the conventional example. However, n switch elements (preferably TFTs) S are provided at the upper and lower ends of the n data lines D 1 to D n.
H 1 to SH n and SL 1 to SL n are connected to each other, and these switch elements are respectively connected to the upper switch group 11
The difference is that the H and lower switch groups 11L are configured.
【0015】ここで、上側のスイッチ群11Hを構成す
る各スイッチ要素SH1 〜SHn のうち、画面の横方向
に隣り合うもの同士(例えばSH1 とSH2 、SHn-1
とSHn )は、それぞれ上側のデータドライバ12Hの
各出力端子(出力端子数はn/2個)に個別に接続し、
また、下側のスイッチ群11Lを構成する各スイッチ要
素SL1 〜SLn のうち、画面の横方向に隣り合うもの
同士(例えばSL1 とSL2、SLn-1 とSLn )は、
それぞれ下側のデータドライバ12Lの各出力端子(出
力端子数はn/2個)に個別に接続している。Here, among the switch elements SH 1 to SH n constituting the upper switch group 11H, those which are adjacent to each other in the horizontal direction of the screen (for example, SH 1 and SH 2 , SH n-1).
And SH n ) are individually connected to the respective output terminals (the number of output terminals is n / 2) of the upper data driver 12H,
Further, among the switch elements SL 1 to SL n forming the lower switch group 11L, those adjacent to each other in the horizontal direction of the screen (for example, SL 1 and SL 2, SL n-1 and SL n ) are
Each of the output terminals of the lower data driver 12L (the number of output terminals is n / 2) is individually connected.
【0016】さらに、上側のスイッチ群11Hを構成す
る各スイッチ要素SH1 〜SHn のうち、奇数番目のデ
ータラインD1 、D3 、D5 、……、Dn-1 につながる
もの(例えばSH1 、SHn-1 )のゲート同士を第1の
共通線13に接続するとともに、偶数番目のデータライ
ンD2 、D4 、D6 、……、Dn につながるもの(例え
ばSH2 、SHn )のゲート同士を第2の共通線14に
接続し、また、下側のスイッチ群11Lを構成する各ス
イッチ要素SL1 〜SLn のうち、奇数番目のデータラ
インD1 、D3 、D5 、……、Dn-1 につながるもの
(例えばSL1 、SLn-1 )のゲート同士を上記第2の
共通線14に接続するとともに、偶数番目のデータライ
ンD2 、D4 、D6 、……、Dn につながるもの(例え
ばSL2 、SLn )のゲート同士を上記第1の共通線1
3に接続している。Further, among the switch elements SH 1 to SH n constituting the upper switch group 11H, those connected to odd-numbered data lines D 1 , D 3 , D 5 , ..., D n-1 (for example, The gates of SH 1 , SH n-1 ) are connected to the first common line 13 and are connected to the even-numbered data lines D 2 , D 4 , D 6 , ..., D n (for example, SH 2 , SH n ) gates are connected to the second common line 14, and odd-numbered data lines D 1 and D 3 among the switch elements SL 1 to SL n that configure the lower switch group 11L. The gates of those connected to D 5 , ..., D n-1 (for example, SL 1 , SL n-1 ) are connected to the second common line 14, and even-numbered data lines D 2 , D 4 , D 6, ......, to lead to D n of the (e.g. SL 2, SL n) gate To each other said first common line 1
Connected to 3.
【0017】第1の共通線13には、第1の電圧アンプ
15の出力、すなわち信号STPがLレベルのときにオ
ンとなる第1の伝送ゲート16の出力(オンのときは信
号SELと同相のレベル、オフのときは第1のプルアッ
プ抵抗17によって与えられるHレベル)が与えられて
おり、与えられたレベルがHレベルのときに、上側のス
イッチ群11Hの奇数番目のスイッチ要素(例えばSH
1 、SHn-1 )と、下側のスイッチ群11Lの偶数番目
のスイッチ要素(例えばSL2 、SLn )とがオン状態
になる。また、第2の共通線14には、第2の電圧アン
プ18の出力、すなわち信号STPがLレベルのときに
オンとなる第2の伝送ゲート19の出力(オンのときは
インバータゲート20によって反転された信号SELの
レベル、オフのときは第2のプルアップ抵抗21によっ
て与えられるHレベル)が与えられており、与えられた
レベルがHレベルのときに、上側のスイッチ群11Hの
偶数番目のスイッチ要素(例えばSH2 、SHn )と下
側のスイッチ群11Lの奇数番目のスイッチ要素(例え
ばSL1 、SLn-1 )とがオン状態になる。On the first common line 13, the output of the first voltage amplifier 15, that is, the output of the first transmission gate 16 which is turned on when the signal STP is at the L level (when the signal is on, the same phase as the signal SEL). Is applied, the H level given by the first pull-up resistor 17 is applied when it is off, and when the applied level is the H level, odd-numbered switch elements (for example, the upper switch group 11H) (for example, SH
1 , SH n−1 ) and the even-numbered switch elements (eg, SL 2 , SL n ) of the lower switch group 11L are turned on. In addition, the output of the second voltage amplifier 18, that is, the output of the second transmission gate 19 which is turned on when the signal STP is at the L level, is output to the second common line 14 (inverted by the inverter gate 20 when turned on). The level of the signal SEL applied thereto is set to the H level provided by the second pull-up resistor 21 when turned off. When the provided level is the H level, the even-numbered switches of the upper switch group 11H are provided. The switch elements (for example, SH 2 , SH n ) and the odd-numbered switch elements (for example, SL 1 , SL n-1 ) of the lower switch group 11L are turned on.
【0018】なお、22は基準電圧を発生する電圧源で
あり、この電圧源22からは、異なる極性に固定された
(すなわち直流化された)2種類の電圧VH′、VL′
が取り出され、それぞれが電流アンプ23H、23Lを
介して上側のデータドライバ12Hと下側のデータドラ
イバ12Lに供給されている。このような構成におい
て、今、上側のデータドライバ12Hの1番目の出力端
子(走査線の1ドット目に対応する出力端子;便宜的に
符号d1 で示す)にVH′相当の電位が、また、下側の
データドライバ12Lの1番目の出力端子(走査線の2
ドット目に対応する出力端子;便宜的に符号d2 で示
す)にVL′相当の電位が現れている場合を考える。Reference numeral 22 is a voltage source for generating a reference voltage. From this voltage source 22, two types of voltages VH 'and VL' fixed to different polarities (that is, converted into direct current) are used.
Are taken out and supplied to the upper data driver 12H and the lower data driver 12L via the current amplifiers 23H and 23L, respectively. In such a configuration, now, the first output terminal of the upper data driver 12H; is (the output terminal corresponding to one dot th scanning line conveniently indicated at d 1) VH 'considerable potential, also , The first output terminal of the lower data driver 12L (scan line 2
Consider a case where a potential corresponding to VL 'appears at the output terminal corresponding to the dot eye; indicated by reference numeral d 2 for convenience).
【0019】図3の動作波形図において、信号STPの
Hレベル期間ウ′では、第1の共通線13と第2の共通
線14が共にHレベルにプルアップされ、上側のスイッ
チ群11Hと下側のスイッチ群11Lの全てのスイッチ
要素SH1 〜SHn 、SL1〜SLn が揃ってオン状態
となる。従って、この期間ウ′では、データライン
D 1 、D2 とゲートラインG1 の交差点に位置する液晶
セルP(1,1) 、P(1,2) に、d1 の電圧(=VH′)と
d2 の電圧(=VL′)の平均電圧VAV(VAV=(V
H′+VL′)/2)が書き込まれる。In the operation waveform diagram of FIG. 3, the signal STP
In the H level period c ′, the first common line 13 and the second common line 13
Both lines 14 are pulled up to H level,
All switches of H group 11H and lower switch group 11L
Element SH1~ SHn, SL1~ SLnAre all on
Becomes Therefore, in this period c ′, the data line
D 1, D2And gate line G1LCD located at the intersection of
Cell P(1,1), P(1,2)And d1Voltage (= VH ')
d2Voltage (= VL ') average voltage VAV(VAV= (V
H '+ VL') / 2) is written.
【0020】次に、信号STPのLレベル期間エでは、
第1及び第2の伝送ゲート16、19がオンとなり、第
1の共通線13には、信号SELと同じ論理レベル(H
レベル)が、また、第2の共通線14には、信号SEL
と反対の論理レベル(Lレベル)が与えられる。従っ
て、この期間エでは、上側のスイッチ群11Hの偶数番
目のスイッチ要素(例えばSH1 、SHn-1 )と、下側
のスイッチ群11Lの偶数番目のスイッチ要素(例えば
SL2 、SLn )だけがオン状態になる結果、偶数番目
のデータラインD1 とゲートラインG1 の交差点に位置
する液晶セルP(1 ,1) にd1 の電圧(=VH′)が書き
込まれ、また、奇数番目のデータラインD 2 とゲートラ
インG1 の交差点に位置する液晶セルP(1,2) にd2 の
電圧(=VL′)が書き込まれる。Next, in the L level period D of the signal STP,
The first and second transmission gates 16 and 19 are turned on,
The common line 13 of 1 has the same logic level (H
Level), and the second common line 14 has a signal SEL
The opposite logic level (L level) is given. Obey
During this period d, the even number of the upper switch group 11H
Eye switch element (eg SH1, SHn-1) And the bottom
Switch group 11L of even-numbered switch elements (for example,
SL2, SLn) Only turns on, resulting in an even
Data line D1And gate line G1Located at the intersection of
Liquid crystal cell P(1 , 1)To d1Voltage (= VH ') is written
And the odd-numbered data line D 2And Gatra
In G1Liquid crystal cell P located at the intersection of(1,2)To d2of
The voltage (= VL ') is written.
【0021】すなわち、信号STPがHレベルからLレ
ベルへと変化する間に、偶数番目の液晶セルP(1,1) の
書き込み電圧が一時的に平均電圧VAVに達した後、V
H′へと上昇変化し、一方、偶数番目の液晶セルP
(1,2) の書き込み電圧が同じく一時的に平均電圧VAVに
達した後、VL′へと下降変化するようになる。従っ
て、以上の実施例によれば、上側のデータドライバ12
Hと下側のデータドライバ12Lに供給するそれぞれの
基準電圧VH′、VL′の極性を固定化しても、言い替
えれば直流化しても、横方向に隣接する液晶セルに対し
て極性の異なる表示電圧を書き込むことができ、TFT
に派生する寄生容量の影響を少なくしたり、フリッカを
抑えたりするという設計要求を充分に満たすことができ
るから、交流化のためのセレクタ(図4の符号5参照)
を不要にできるとともに、低電力且つ低速の電流アンプ
23H、23Lを使用できるようになる。That is, while the signal STP changes from the H level to the L level, the write voltage of the even-numbered liquid crystal cells P (1,1) temporarily reaches the average voltage V AV and then V
The liquid crystal cell P rises and changes to H ′ while the even-numbered liquid crystal cells P
After the write voltage of (1, 2) temporarily reaches the average voltage V AV , the write voltage starts to decrease to VL ′. Therefore, according to the above embodiment, the upper data driver 12
Even if the polarities of the reference voltages VH 'and VL' supplied to H and the lower data driver 12L are fixed, in other words, converted to DC, the display voltages having different polarities with respect to the liquid crystal cells adjacent in the horizontal direction. Can be written on the TFT
Since it is possible to sufficiently satisfy the design requirements of reducing the influence of parasitic capacitance derived from the above and suppressing flicker, a selector for AC conversion (see reference numeral 5 in FIG. 4).
Can be eliminated, and the low-power and low-speed current amplifiers 23H and 23L can be used.
【0022】また、上側のスイッチ群11Hと下側のス
イッチ群11Lの全てのスイッチ要素を同時にオンさせ
ると、選択中の液晶セルP(i,j) の書き込み電圧が一時
的に平均電圧VAVまで変化するが、この平均電圧VAVは
上側及び下側のデータドライバ12H、12Lからの電
流供給を受けずに達成されるから、上側及び下側のデー
タドライバ12H、12Lの電力消費を抑えることがで
き、液晶表示装置全体の消電力化に貢献することができ
る。When all the switch elements of the upper switch group 11H and the lower switch group 11L are turned on at the same time , the write voltage of the selected liquid crystal cell P (i, j) is temporarily average voltage V AV. However, since the average voltage V AV is achieved without receiving the current supply from the upper and lower data drivers 12H and 12L, the power consumption of the upper and lower data drivers 12H and 12L is suppressed. Therefore, it is possible to contribute to power consumption reduction of the entire liquid crystal display device.
【0023】[0023]
【発明の効果】本発明によれば、奇数番目のデータライ
ンと偶数番目のデータラインのそれぞれを選択的に上側
のデータドライバと下側のデータドライバに接続できる
ように構成したので、両データドライバに供給する基準
電圧の極性を固定化(すなわち直流化)したままで、画
面の横方向に隣接する液晶セルの書き込み電圧の極性を
異ならせることができる。According to the present invention, the odd-numbered data lines and the even-numbered data lines can be selectively connected to the upper data driver and the lower data driver, respectively. It is possible to change the polarities of the write voltages of the liquid crystal cells adjacent to each other in the horizontal direction of the screen while the polarity of the reference voltage supplied to the LCD is fixed (that is, DC).
【0024】従って、直流化のためのセレクタを不要に
できるとともに、低速でしかも消費電力の少ない電流ア
ンプを使用することができるようになる。Therefore, it is possible to eliminate the need for a selector for converting to direct current, and to use a current amplifier which operates at low speed and consumes less power.
【図1】実施例の原理構成図である。FIG. 1 is a principle configuration diagram of an embodiment.
【図2】一実施例の全体構成図である。FIG. 2 is an overall configuration diagram of an embodiment.
【図3】一実施例の動作波形図である。FIG. 3 is an operation waveform diagram of one embodiment.
【図4】従来例の全体構成図である。FIG. 4 is an overall configuration diagram of a conventional example.
【図5】従来例の動作波形図である。FIG. 5 is an operation waveform diagram of a conventional example.
D1 〜Dn :データライン G1 〜Gm :ゲートライン P(i,j) :液晶セル SH1 〜SHn 、SL1 〜SLn :スイッチ要素 10:液晶パネル 11H:上側のスイッチ群 11L:下側のスイッチ群 12H:上側のデータドライバ 12L:下側のデータドライバD 1 to D n : Data line G 1 to G m : Gate line P (i, j) : Liquid crystal cell SH 1 to SH n , SL 1 to SL n : Switch element 10: Liquid crystal panel 11H: Upper switch group 11L : Lower switch group 12H: Upper data driver 12L: Lower data driver
───────────────────────────────────────────────────── フロントページの続き (72)発明者 関戸 哲 神奈川県川崎市中原区小田中1015番地 富 士通株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Satoshi Sekido 1015 Odanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Fujitsu Co., Ltd.
Claims (1)
とを交差状に配列し、各交差点に液晶セルを接続して構
成する液晶パネルと、 前記データラインの上端側と下端側に分かれて配置され
るとともに、それぞれに少なくともn/2個の出力端子
を有する上側のデータドライバ及び下側のデータドライ
バと、 前記n本のデータラインの上端と前記上側のデータドラ
イバの出力端子との間を個別に断接可能な上側のスイッ
チ群と、 前記n本のデータラインの下端と前記下側のデータドラ
イバの出力端子との間を個別に断接可能な下側のスイッ
チ群と、を備え、 前記上側のスイッチ群を構成するn個のスイッチ要素を
奇数番目のグループと偶数番目のグループに分けるとと
もに、 前記下側のスイッチ群を構成するn個のスイッチ要素を
奇数番目のグループと偶数番目のグループに分け、 且つ、各グループ単位にオン/オフを制御するようにし
たことを特徴とする液晶表示装置。1. A liquid crystal panel in which m gate lines and n data lines are arranged in a cross shape and a liquid crystal cell is connected to each intersection, and the liquid crystal panel is divided into an upper end side and a lower end side of the data lines. Between the upper data driver and the lower data driver each having at least n / 2 output terminals, and the upper ends of the n data lines and the output terminals of the upper data driver. An upper switch group that can be individually connected and disconnected, and a lower switch group that can be individually connected and disconnected between the lower ends of the n data lines and the output terminals of the lower data driver. , The n switch elements forming the upper switch group are divided into odd-numbered groups and even-numbered groups, and the n switch elements forming the lower switch group are odd-numbered groups. Groups and divided into even-numbered group, and a liquid crystal display device which is characterized in that so as to control the on / off each group.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10970493A JPH06324642A (en) | 1993-05-12 | 1993-05-12 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10970493A JPH06324642A (en) | 1993-05-12 | 1993-05-12 | Liquid crystal display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06324642A true JPH06324642A (en) | 1994-11-25 |
Family
ID=14517104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10970493A Withdrawn JPH06324642A (en) | 1993-05-12 | 1993-05-12 | Liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06324642A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08263013A (en) * | 1995-03-23 | 1996-10-11 | Nec Corp | Driving circuit |
KR100336683B1 (en) * | 1999-07-21 | 2002-05-13 | 가나이 쓰토무 | Liquid crystal display device having an improved gray-scale voltage generating circuit |
JP2007047775A (en) * | 2005-07-14 | 2007-02-22 | Semiconductor Energy Lab Co Ltd | Semiconductor device and driving method thereof |
US8629819B2 (en) | 2005-07-14 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
-
1993
- 1993-05-12 JP JP10970493A patent/JPH06324642A/en not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08263013A (en) * | 1995-03-23 | 1996-10-11 | Nec Corp | Driving circuit |
US5886679A (en) * | 1995-03-23 | 1999-03-23 | Nec Corporation | Driver circuit for driving liquid-crystal display |
KR100336683B1 (en) * | 1999-07-21 | 2002-05-13 | 가나이 쓰토무 | Liquid crystal display device having an improved gray-scale voltage generating circuit |
JP2007047775A (en) * | 2005-07-14 | 2007-02-22 | Semiconductor Energy Lab Co Ltd | Semiconductor device and driving method thereof |
US8629819B2 (en) | 2005-07-14 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
US9613568B2 (en) | 2005-07-14 | 2017-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3744818B2 (en) | Signal driving circuit, display device, and electro-optical device | |
US6249270B1 (en) | Liquid crystal display device, drive circuit for liquid crystal display device, and method for driving liquid crystal display device | |
TW476058B (en) | Circuit and method for driving source of liquid crystal display | |
KR100553325B1 (en) | Circuit and method for driving a capacitive load, and display device provided with a circuit for driving a capacitive load | |
JPH0549085B2 (en) | ||
CN100541591C (en) | Display driver | |
US8872742B2 (en) | LCD and drive method thereof | |
JP2006220947A (en) | Active matrix type display device and driving circuit thereof in scanning side | |
JPH05341734A (en) | Liquid crystal display device | |
JP2685609B2 (en) | Display device drive circuit | |
JPH06324642A (en) | Liquid crystal display device | |
JPH05265402A (en) | Method and device for driving liquid crystal display device | |
JPH0627901A (en) | Liquid crystal display device | |
JP4506355B2 (en) | Power supply circuit, drive device, electro-optical device, electronic apparatus, and drive voltage supply method | |
JPH1010497A (en) | Driving circuit of matrix type display device | |
JPH07114001A (en) | Liquid crystal display device | |
JPH06149180A (en) | Method for driving liquid cystal display device | |
JPH08136892A (en) | Liquid crystal display device | |
CN111968588B (en) | Multiplexing display panel | |
KR101298402B1 (en) | Liquid Crystal Panel and Liquid Crystal Display Device having the same | |
JPH09251282A (en) | Driving device for display device, liquid crystal display device and drive method for liquid crystal display device | |
KR20070115539A (en) | Lcd and drive method thereof | |
JP2001100688A (en) | Method and circuit for driving display device | |
JP3545090B2 (en) | Liquid crystal display | |
JP3468165B2 (en) | Liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000801 |