JPH0632169B2 - エラー訂正符号化方法 - Google Patents

Description

【発明の詳細な説明】 本発明は、オーディオＰＣＭ信号などをテープレコーダ
などで記録する場合に適用されるエラー訂正符号化方法
に関する。

エラー訂正方法のひとつとして、ワード単位での配列の
並び変え（インターリーブと称する）を行なって記録
し、再生側で元の配列に戻す（デインターリーブと称す
る）ようにし、再生時のドロップアウトなどによるバー
ストエラーを分散化し、エラー訂正能力を向上させるも
のがある。このインターリーブをＰＣＭデータ系列に対
して２回以上行なうクロスインターリーブが提案されて
いる。このクロスインターリーブによれば、ＰＣＭデー
タ系列の各ワードが２個以上のエラー訂正符号ブロック
に重複して属することになり、エラー訂正能力が一層向
上する。

本発明は、最大のエラー訂正能力が得られるようなクロ
スインターリーブを用いたエラー訂正符号化方法を提供
することを目的とするものである。

以下、本発明について説明する。第１図は、クロスイン
ターリーブを行なう構成を示し、各ブロックは、ＰＣＭ
データ系列或いはエラー訂正コード系列を遅延させる遅
延回路を示し、ブロック内に記入された各遅延量を有し
ている。これらの遅延回路は、ＲＡＭでもって実際には
構成される。１チャンネルのオーディオＰＣＭ信号がＮ
個のＰＣＭデータ系列に分配される。このＮ個のＰＣＭ
データ系列の夫々から取り出されたＮワードが（mod.
２）の加算器（図においては○で示す）に供給されて、
パリティワードが形成される。この第１図の構成では、
Ｎ個のＰＣＭデータ系列がＷＰ₍₀₎〜Ｗ_(i-1のグループ
と、Ｗ_(i)〜Ｗ_(N-1)のグループとに略々等分に分けられ
ている。Ｗ₍₀₎〜Ｗ_(i-1)のＰＣＭデータ系列が互いにＤ
（ブロック）ずつ異なる０，Ｄ，２Ｄ，‥‥（ｉ−１）
Ｄの遅延量を付加されて出力系列Ｗ₍₀₎〜Ｗ_(i-1)′とし
て取り出される。また、Ｗ_(i)〜Ｗ_(N-1)のＰＣＭデータ
系列も同様にＤずつ異なる（ｉ＋ｍ）Ｄ，（ｉ＋ｍ＋
１）Ｄ，‥‥（Ｎ＋ｍ−１）Ｄの遅延量を付加されて出
力系列Ｗ_(i)′〜Ｗ_(N-1)′として取り出される。

これらのＰＣＭデータ系列に対する遅延量を、出力側か
らみた遅延量が（Ｄ−ｄｉ）（ｉ＝０〜（ｎ−１））ず
つ各データ系列で異なるようにｎ分割する。ｄ_０〜ｄ
_n-1（ブロック）（但しｄ_０＝０）は、パリティデータ
を形成するための単位遅延量であり、（ｄ_０＝０＜ｄ_１
＜ｄ_２‥‥‥＜ｄ_n-1＜Ｄ）と選ばれている。そしてこ
のｎ分割された分割点におけるデータ系列からｍ個のパ
リティデータ系列Ｐ₍₀₎〜Ｐ_(m-1)が形成される。

このようにクロスインターリーブされた出力系列Ｗ₍₀₎
〜Ｗ_(i-1)′，Ｐ₍₀₎′〜Ｐ_(m-1)′，Ｗ_(i)′〜
Ｗ_(N-1)′の夫々から取り出された（Ｎ＋ｍ）個のワー
ドが１ブロックＢｉを構成し、このブロック毎に順次最
大Ｍ本のトラックに分配して記録される。つまり、
Ｂ_０，Ｂ_１，Ｂ_２，‥‥と連続する場合に、第１番目の
トラックにＢ_０のブロックが記録され、第２番目のトラ
ックにＢ_１のブロックが記録され、第３番目のトラック
にＢ_２のブロックが記録されるようにブロック単位で各
トラックに分配される。

なお、第１図の構成では、パリティワードは、ＰＣＭワ
ードのみならず、前段までにおいて形成された他のパリ
ティワードも含んで形成されている。これは、他のパリ
ティワードもエラー訂正するためで、必ずしも必要な
い。更に、ＰＣＭデータ系列Ｗ₍₀₎〜Ｗ_(i-1)に付加され
る遅延に比べてＷ_(i)〜Ｗ_(N-1)に付加される遅延が大き
くなるように、遅延量の割当を行なっているのは、Ｗ
₍₀₎とＷ_(i)，Ｗ₍₁₎とＷ_(i+1)‥‥の各２ワードが元の系
列において隣接するワードの場合に、隣接する２ワード
間の距離を最大として、この隣接する２ワードが共にエ
ラー訂正不可能となることを回避して補正能力の向上を
計るためである。更に、１符号ブロック内のバリティワ
ードのワード数ｍが多いほど、エラー訂正能力が一般に
高くなるが、その反面冗長度が大きくなったり、エンコ
ーダ及びデコーダの構成が複雑となる。第１図では省略
されているがクロスインターリーブされた出力系列Ｗ
₍₀₎〜Ｗ_(N-1)′の１ブロック毎にエラー検出コード及び
同期信号が付加されて磁気テープに記録される。

本発明によれば、このようなクロスインターリーブされ
た出力の１ブロック毎の順次最大Ｍ本のトラックに分配
して記録する場合、エラー訂正能力を、１本のトラック
に記録するときと同程度にすることができる。つまり、
１本のトラックに記録する場合、パリティデータ系列Ｐ
₍₀₎を生成するＰＣＭデータ系列は、Ｄ（ブロック）ず
つの間隔をおいて記録され、同様にパリティデータ系列
Ｐ₍₁₎，Ｐ₍₂₎，‥‥Ｐ_(m-2)，Ｐ_(m-1)を夫々生成するＰ
ＣＭデータ系列は、（Ｄ−ｄ_１），（Ｄ−ｄ_２），‥‥
（Ｄ−ｄ_n-2），（Ｄ−ｄ_n-1）（ブロック）ずつの間隔
をおいて記録される。パリティデータ系列のパリティワ
ードを生成する複数ワードのうちで２ワード以上が誤る
と、このパリティデータ系列だけでは、エラー訂正が不
可能となるので、上述のＤ，（Ｄ−ｄ_１），（Ｄ−
ｄ_２），‥‥（Ｄ−ｄ_n-1）の距離がエラー訂正能力を
規定している。エラー訂正能力を１本のトラックに記録
するときと同程度にすることは、最大Ｍ本のトラックの
夫々に関して上述の距離を保つことを意味する。

まず、本発明では、出力側からみた２点の遅延量（Ｄ−
ｄｉ）と（Ｄ−ｄｊ）が (i)Ｌ．Ｃ．Ｍ．｛（Ｄ−ｄｉ），（Ｄ−ｄｊ）｝＞
（Ｎ＋ｍ−１）（Ｄ−ｄｊ） （但し、L.C.M.は最小公倍数， ｉ，ｊ＝０〜（ｎ−１），ｉ＞ｊ，ｄ０＝０） の条件を満たすように遅延量を選定する。この関係は、
ｉ，ｊの全ての組合せについて成立するようになされ
る。この式は、パリティデータ系列Ｐ_(i)（ｉ＝０〜
（ｍ−１））の生成系列が互いに重複する部分が最大１
ワードしかなく、したがってある特定のパリティデータ
系列の生成系列に１ワードをこえるエラーが生じるとき
でも、他の生成系列は、１ワード以下のエラーにおさま
ることを意味する。この条件は、トラック数と関係なく
満足すべき条件である。

(ii)Ｇ．Ｃ．Ｄ．｛（Ｄ−ｄｉ），Ｍ｝＝１ （但し、G.C.D.は最大公約数， ｉ＝０〜（ｎ−１），ｄ０＝０） の条件に遅延量と最大トラック数Ｍとを選定する。この
式は、（Ｄ−ｄｉ）とＭとが互いに素であることであ
り、トラック分配した場合、各パリティの生成系列が一
様に全トラックに分配されることを意味する。つまり、
各パリティの生成系列が最大Ｍ本のトラックに一様に分
配されないと、１本のトラックとしてみたバーストエラ
ーを訂正できる能力が単一トラック記録の場合と異なっ
てしまい、あるトラックについては、より訂正能力が高
くなるが、他のトラックについては、これがより低下す
る不都合が生じてしまう。

(iii)（Ｄ−ｄｉ）（mod.Ｍ）≠（Ｄ−ｄｊ）（mod.
Ｍ） （但し、ｉ≠ｊ，ｉ，ｊ＝０〜（ｎ−１）） これは、本発明にとって必要条件ではなく、可能な場合
は、満足させるべき条件である。上式は、 (D-di)/Mの剰余と(D-dj)/Mの剰余とが等しくならないこ
とであり、各パリティを生成する系列のトラック分配順
序が互いに異なることを保証する。この条件は、パリテ
ィデータ系列Ｐ_(i)が記録されるトラックが互いに異な
るようにするうえで必要である。

最大トラックＭが２^ｋの場合には、(ii)の条件は、（Ｄ
−ｄｉ）が奇数でであれば満足され、 (iii)の条件は、（ｎ≦ｄ^k-1（＝M/2））であれば満足
される。

以下、本発明の一実施例について説明する。第２図に示
すように、この例では、1/4インチ幅の磁気テープ(1)に
対して８本のデータトラックＴＤ_０〜ＴＤ_７と２本のア
ナログトラックＴＡ_１，ＴＡ_２とコントロールトラック
ＴＣとタイムコードトラックＴＴとを形成するようにし
ている。この８本のデータトラックＴＤ_０〜ＴＤ_７に
は、２チャンネルのオーディオＰＣＭ信号ＣＨ１及びＣ
Ｈ２を夫々４本ずつのトラックに分配して記録する。各
トラックとチャンネルとの対応は、 （ＴＤ_０＝ＣＨ１−Ａ）（ＴＤ_１＝ＣＨ２−Ａ） （ＴＤ_２＝ＣＨ１−Ｃ）（ＴＤ_３＝ＣＨ２−Ｃ） （ＴＤ_４＝ＣＨ１−Ｂ）（ＴＤ_５＝ＣＨ２−Ｂ） （ＴＤ_６＝ＣＨ１−Ｄ）（ＴＤ_７＝ＣＨ２−Ｄ） となる。Ａ，Ｂ，Ｃ，Ｄは、各チャンネルの１ブロック
を示している。

第３図は、記録系の構成を示し、第４図は、再生系の構
成を示している。入力端子（2a）（2b）の夫々から、Ｃ
Ｈ１及びＣＨ２のオーディオＰＣＭ信号がエンコーダ
（3a）（3b）に供給される。エンコーダ（3a）（3b）の
夫々は、インターリーブ回路，パリティ発生回路，ＣＲ
Ｃ付加回路，同期信号付加回路等を備え、（Ｎ＝６，ｍ
＝２）の符号ブロックを形成する。エンコーダ（3a）
（3b）からのデータ系列がデマルチプレクサ(4)に供給
され、上述のように１チャンネルのＰＣＭ信号が４本の
トラックに分配される。デマルチプレクサ(4)から現れ
る８個のデータ系列が夫々変調器（5a）〜（5h），記録
アンプ（6a）〜（6h）を介して記録ヘッドＨＲ_０〜ＨＲ
_７に供給される。記録ヘッドＨＲ_０〜ＨＲ_７は、磁気テ
ープ(1)の幅方向にインラインに配設されている。

また、コントローラトラックＴＣには、サーボ用のコン
トロール信号が記録コントロールヘッドＨＲｃによって
記録される。コントロール信号以外にアドレス信号，モ
ード制御信号等を記録するようにしても良い。コントロ
ールトラックＴＣに記録される信号は、端子(7)からの
タイミング信号にもとづいてコントロールエンコーダ
(8)において形成され、変調器(9)，記録アンプ（10）を
介して記録コントロールヘッドＨＲｃに供給される。デ
ータ系列に対する変調は、３ＰＭ方式等の高密度記録法
が用いられ、コントロール信号に対する変調は、ＦＭ方
式などが用いられる。

磁気テープ(1)のデータトラックＴＤ_０〜ＴＤ_７の夫々
と対接する再生ヘッドＨＰ_０〜ＨＰ_７とコントロールト
ラックＴＣと対接する再生コントロールヘッドＨＰｃと
が設けられている。第４図に示すように、再生ヘッドＨ
Ｐ_０〜ＨＰ_７，ＨＰｃの各出力が再生アンプ（11a）〜
（11h）（12）を介してクロック抽出回路（13a）〜（13
h）（14）に供給される。クロック抽出回路（13a）〜
（13h）の出力が復調器（15a）〜（15h）を介してＴＢ
Ｃ（時間軸補正装置）（16a）〜（16h）に供給される。
クロック抽出回路（14）からの出力が復調器（18）に供
給され、再生コントロール信号が得られる、これがコン
トロールデコーダ（19）に供給される。

コントロールデコーダ（19）からキャプスタンサーボ用
の信号と共に、ＴＢＣ（16a）〜（16h）のメモリーに対
する書込みクロックが発生する。コントロールトラック
ＴＣ及びデータトラックＴＤ_０〜ＴＤ_７の夫々に、所定
のアドレス信号を記録しているときには、このアドレス
信号を再生してＴＢＣ（16a）〜（16h）のメモリーの書
込みアドレスを規定するようになされる。ＴＢＣ（16
a）〜（16h）の読出しは、基準のクロックパルスによっ
て行なわれ、ＴＢＣ（16a）〜（16h）の出力には、時間
軸変動分が除去されたデータ系列が現れる。このＴＢＣ
（16a）〜（16h）の出力系列がマルチプレクサ（17）に
供給される。マルチプレクサ（17）は、８本のデータト
ラックからの再生データを２チャンネルのデータ系列に
戻すもので、各チャンネルのデータ系列がデコーダ（20
a）（20b）に供給される。デコーダ（20a）（20b）の夫
々は、ＣＲＣチェッカ，デインターリーブ回路，エラー
訂正回路，エラー補正回路等を備えており、出力端子
（21a）（21b）に再生オーディオＰＣＭ信号が現れる。

記録系に設けられたエンコーダ（3a）（3b）は、同様の
構成とされており、夫々には、第５図に示すインターリ
ーブ回路が含まれている。各ワードＷｉが連続している
１チャンネルのＰＣＭデータ系列が６個の系列に分けら
れる。この場合、偶数番目のワードからなるデータ系列
Ｗ₍₀₎，Ｗ₍₂₎，Ｗ₍₄₎と奇数番目のワードからなるデー
タ系列Ｗ₍₁₎，Ｗ₍₃₎，Ｗ₍₅₎とに分離される。この６個
のデータ系列から取り出された６ワードを（mod.２）の
加算器に供給することで、第１のパリティデータ系列Ｐ
₍₀₎が形成される。例えば（Ｐ_０＝Ｗ_０Ｗ_２Ｗ_４
Ｗ_１Ｗ_３Ｗ_５）である。各データ系列には、下記の
ようなワードが含まれる。

Ｗ₍₀₎＝（Ｗ_０，Ｗ_６，Ｗ₁₂‥‥） Ｗ₍₂₎＝（Ｗ_２，Ｗ_８，Ｗ₁₄‥‥） Ｗ₍₄₎＝（Ｗ_４，Ｗ₁₀，Ｗ₁₆‥‥） Ｗ₍₁₎＝（Ｗ_１，Ｗ_７，Ｗ₁₃‥‥） Ｗ₍₃₎＝（Ｗ_３，Ｗ_９，Ｗ₁₅‥‥） Ｗ₍₅₎＝（Ｗ_５，Ｗ₁₁，Ｗ₁₇‥‥） Ｐ₍₀₎＝（Ｐ_０，Ｐ_６，Ｐ₁₂‥‥） これらのデータ系列が初段のインターリーバ（22）に供
給される。インターリーバ（22）は、０，ｄ_１，２
ｄ_１，３ｄ_１，５ｄ_１，６ｄ_１，７ｄ_１の各遅延量の遅
延回路を含んでおり、遅延されたデータ系列にダッシュ
を付して示す。このインターリーバ（22）の出力に現れ
るＰＣＭデータ系列及びパリティデータ系列の夫々から
取り出された７ワードが（mod.２）の加算され、第２の
パリティデータ系列Ｑ₍₀₎が形成され、これらのデータ
系列が次段のインターリーバ（23）に供給される。イン
ターリーバ（23）は、０，（Ｄ−ｄ_１），２（Ｄ−
ｄ_１）‥‥７（Ｄ−ｄ_１）の各遅延量の遅延回路を含ん
でおり、その出力には、データ系列Ｗ₍₀₎，Ｗ₍₂₎″，Ｗ
₍₄₎″，Ｐ₍₀₎″，Ｑ₍₀₎′，Ｗ₍₁₎″，Ｗ₍₃₎″，Ｗ₍₅₎″
が現れる。この８個のデータ系列から夫々取り出された
８ワードが１ブロックとされ、第６図に示すようにブロ
ック毎の同期信号とブロック毎のＣＲＣコードが付加さ
れる。

再生系に設けられたデコーダ（20a）（20b）は、同様の
構成とされており、夫々には、第７図に示すデインター
リーブ回路が含まれている。再生されたデータ系列は、
ＣＲＣチェッカによってエラー検出がされてから、記録
系におけるのと同様に６個のＰＣＭデータ系列と第１及
び第２のパリティデータ系列に分けられ、初段のデイン
ターリーバ（24）に供給される。エラー検出の結果は、
１ビットのポインタとして各ワード毎に付加される。こ
のデインターリーバ（24）は、インターリーバ（23）と
対応するもので、７（Ｄ−ｄ_１），６（Ｄ−ｄ_１）‥‥
（Ｄ−ｄ_１），０の各遅延量を有する遅延回路を含み、
インターリーバ（23）によって各データ系列に付与され
た遅延量をキャンセルしている。このデインターリーバ
（24）の出力がＱデコーダ（25）に供給され、第２のパ
リティデータ系列Ｑ₍₀₎を用いたエラー訂正が行なわれ
る。Ｑデコーダ（25）においてエラーワードが訂正され
た場合には、このエラーワードに付加されているポイン
タがクリアされる。

Ｑデコーダ（25）の出力が次段のデインターリーバー
（26）に供給される。このデイターリーバ（26）は、記
録系に設けられたインターリーバ（22）によって各デー
タ系列に付与された遅延量をキャンセルするもので、そ
の出力がＰデコーダ（27）に供給される。第１のパリテ
ィデータ系列Ｐ₍₀₎を用いたエラー訂正がＰデコーダ（2
7）において行なわれ、訂正されたエラーワードのポイ
ンタがクリアされる。Ｐデコーダ（27）の出力には、補
正回路（28）が設けられており、訂正できないエラーワ
ードを補正するようになされる。補正回路（28）は、エ
ラーワードと隣接する２ワードの平均値でもって、この
エラーワードを補間する平均値補間を行なう構成とされ
ている。補正回路（28）の出力が偶奇合成回路（29）に
供給され、１チャンネルのオーディオＰＣＭ信号に戻さ
れる。

上述の本発明の一実施例におけるインターリーブは、第
８図に示すような入出力関係で表わされる。つまり、イ
ンターリーブ回路の入力側の７個のデータ系列
〔Ｗ₍₀₎，Ｗ₍₂₎，Ｗ₍₄₎，Ｐ₍₀₎，Ｗ₍₁₎，Ｗ₍₃₎，
Ｗ₍₅₎〕によって第１の符号ブロックが構成され、これ
らが０，ｄ_１，２ｄ_１‥‥７ｄ_１（ブロック）遅延され
てなる８個のデータ系列〔Ｗ₍₀₎，Ｗ₍₂₎′，Ｗ₍₄₎′，
Ｐ₍₀₎′，Ｑ₍₀₎，Ｗ₍₁₎′，Ｗ₍₃₎′，Ｗ₍₅₎′〕によっ
て第２の符号ブロックが構成される。そして、入力側か
らみれば、０，Ｄ，２Ｄ‥‥７Ｄ（ブロック）遅延され
た出力系列列Ｗ₍₀₎，Ｗ₍₂₎″，Ｗ₍₄₎″，Ｐ₍₀₎″，Ｑ
₍₀₎′，Ｗ₍₁₎″，Ｗ₍₃₎″，Ｗ₍₅₎″〕が現れる。

上述のクロスインターリーブは、（Ｎ＝６）（ｍ＝２）
（Ｍ＝４＝２^２）の場合である。かかるクロスインター
リーブに対して本発明を適用した場合に、単位遅延量と
して（Ｄ＝17）（ｄ_１＝２）を選ぶことができる。この
値が前述の条件（ｉ）（ii）（iii）を満足することに
ついて以下に説明する。

まず、L.C.M.（17，15）＝255＞７×17＝119となり、条
件（ｉ）を満足する。インターリーブ回路の出力に（Ｗ
₀，Ｗ₂″，Ｗ₄″，Ｐ₀″，Ｑ₀′，Ｗ₁″，Ｗ₃″，
Ｗ₅″）の各ワードが現れるタイミングを基準とする
と、（Ｄ＝17）（ｄ_１＝２）の場合において、Ｗ_０と共
にパリティワードＰ_０及びＱ_０を生成する他のワード
（Ｐ_０を生成する６ワードは○印で表わし、Ｑ_０を生成
する７ワードは×印で表わす）は、第９図に示すような
タイミング関係でもって遅れて出力に現れる。この第９
図からも明らかなように、２つのパリティワードＰ_０，
Ｑ_０を生成する系列が互いに重複するのが１ワードＷ_０
だけとなり、（Ｄ＝17）（ｄ１＝２）の値は、クロスイ
ンターリーブの条件（ｉ）を満足する。

また、（Ｄ＝17）（Ｄ−ｄ_１＝15）となり、ともに奇数
であるので、条件（ii）は、満足される。前述のよう
に、本発明の一実施例では、ＣＨ１のデータをデータト
ラックＴＤ_０，ＴＤ_４，ＴＤ_２，ＴＤ_６に順次１ブロッ
クずつ記録するようにしている。この４本のデータトラ
ックのみに注目すると、第10図に示すように、パリティ
ワードＰ_０を生成するワードが４本のデータトラックに
一様に分配されて記録され、各ワード間の距離がＤとな
る。同様にパリティワードＱ_０を生成するワードも４本
のデータトラックに一様に分配されて記録され、各ワー
ド間の距離が（Ｄ−ｄ_１）となる。したがって４本のデ
ータトラック間でエラー訂正能力は等しいものとなり、
然もこのエラー訂正能力は、１本のトラックに記録する
場合と同等である。

更に、（iii）の条件（ｎ≦２^k-1）も成立する。第10図
から明らかなように、パリティワードＰ_０を生成するワ
ードの分配順序は、（ＴＤ_０→ＴＤ_４→ＴＤ_２→Ｔ
Ｄ_６）を繰り返すものとなり、パリティワードＱ_０を生
成するワードの分配順序は、（ＴＤ_０→ＴＤ_６→ＴＤ_２
→ＴＤ_４）を繰り返すものとなり、両者は異なったもの
となる。

第11図及び第12図の夫々は、１本及び２本のデータトラ
ックに対して上述実施例のようにクロスインターリーブ
されたデータ系列を同一伝送速度で記録した場合を示し
ている。ここで第10図の場合と比較して、同一ワード間
の遅延量が異なっているのは、同じワード数を記録する
のにトラック数が異なるためであり、基本的にはトラッ
ク数に反比例して遅延量が増加することになる。１本の
データトラックに記録するときには、条件（ｉ）が成立
し、２本のデータトラックに記録するときには、条件
（ii）が成立する。トラック数（Ｍ＝２^ｋ）の場合で、
（ｋ≧２）のときには、条件（iii）が必ず満足され
る。即ち （ｋ＝２） 17（mod.４）＝１ 15（mod.４）＝３ （ｋ＝３） 17（mod.８）＝１ 15（mod.８）＝７ （ｋ＝４） 17（mod.16）＝1 15（mod.16）＝15 （Ｋ＝５） 17（mod.２^ｋ）＝17 15（mod.２^ｋ）＝15 となる。したがって（Ｄ＝17）（ｄ１＝２）の単位遅延
量を用いたクロスインターリーブは、最大（Ｍ＝２^ｋ）
のマルチトラック記録の全てに対して適合できる特長を
有している。ここで第11図及び第12図に示された各ワー
ドの相対的な遅延量が第10図の場合と比較して夫々異な
っているのは、同じワード数を記録するのにトラック数
が異なるためであり、基本的にはトラック数に反比例し
て遅延量が増加することになる。

以上述べたように、本発明によれば、１チャンネルのＰ
ＣＭデータ系列を各ブロックがＮ個のデータとｍ個のエ
ラー訂正コードとを含むようにブロック化して、Ｎ個の
データ系列に分配されたＰＣＭデータ系列を互いにＤブ
ロックずつ異なる量遅延させて出力系列として取り出す
と共に、出力側からみた遅延量が（Ｄ−ｄｉ）ずつ各デ
ータ系列で異なるように各データ系列の遅延量をｎ分割
し、この分割点における少なくともＰＣＭデータ系列の
各々からｍ個のエラー訂正コードを形成し、（Ｎ＋ｍ）
個のデータ系列からなる出力系列を１ブロック毎に伝送
するようになし、互いにことなる遅延量（Ｄ−ｄｉ）と
（Ｄ−ｄｊ）の最小公倍数が（Ｎ＋ｍ−１）（Ｄ−ｄ
ｊ）を越えるように選定することで、最大のエラー訂正
能力を得ることができる。

なお、上述の説明では、エラー訂正コードとしてバリテ
ィを用いるようにしたが、これ以外の隣接符号等の１つ
の生成系列から複数のパリティデータを生成するような
他のエラー訂正コードを用いる場合に本発明を適用して
も良いことは勿論である。

【図面の簡単な説明】

第１図はクロスインターリーブのための遅延処理の説明
に用いるブロック図、第２図は本発明の一実施例のトラ
ックパターンを示す略線図、第３図及び第４図は本発明
の一実施例の記録系及び再生系の構成を示すブロック
図、第５図はインターリーブ回路の構成を示すブロック
図、第６図は記録されるデータ系列の１ブロックを示す
略線図、第７図はデインターリーブ回路の構成を示すブ
ロック図、第８図及び第９図はインターリーブ関係の説
明に用いる略線図、第10図，第11図及び第12図は４本，
１本，２本のデータトラックに記録したときの状態を表
わす略線図である。 (1)は磁気テープ、（2a）（2b）はオーディオＰＣＭ信
号の入力端子、（3a）（3b）はエンコーダ、（20a）（2
0b）はデコーダ、（22）（23）はインターリーバ、（2
4）（26）はデインターリーバ、ＨＲ_０〜ＨＲ_７は記録
ヘッド、ＨＲｃは記録コントロールヘッド、ＨＰ_０〜Ｈ
Ｐ_７は再生ヘッド、ＨＰｃは再生コントロールヘッド、
ＴＤ_０〜ＴＤ_７はデータトラックである。

Claims (1)

【特許請求の範囲】
1. 【請求項１】チャンネルのＰＣＭデータ系列を各ブロッ
   クがＮ（Ｎは正の整数）個のデータとｍ個（ｍは正の整
   数）のエラー訂正コードとを含むようにブロック化する
   エラー訂正符号化方法において、上記ＰＣＭデータ系列
   をＮ個のデータ系列に分配し、このＮ個のＰＣＭデータ
   系列を互いにＤ（Ｄは正の整数）ブロックずつ異なる量
   遅延させて出力系列として取り出すと共に、出力側から
   みた遅延量が（Ｄ−ｄｉ）（ｄｉは０≦ｄｉ≦Ｄなる整
   数でｄ０＝０，ｉ＝０〜（ｎ−１），ｎは正の整数）ず
   つ各データ系列で異なるように上記遅延量をｎ分割し、
   この分割点における少なくともＰＣＭデータ系列の各々
   から上記ｍ個のエラー訂正コードを形成し、（Ｎ＋ｍ）
   個のデータ系列からなる出力系列を１ブロック毎に伝送
   するようになし、出力側からみた２点の遅延量（Ｄ−ｄ
   ｉ）と（Ｄ−ｄｊ）（ｊ＝０〜（ｎ−１），ｉ＞ｊ）の
   最小公倍数が（Ｎ＋ｍ−１）（Ｄ−ｄｊ）を越えるよう
   に選定されていることを特徴とするエラー訂正符号化方
   法。