JPH0632169B2 - エラー訂正符号化方法 - Google Patents

エラー訂正符号化方法

Info

Publication number
JPH0632169B2
JPH0632169B2 JP17021888A JP17021888A JPH0632169B2 JP H0632169 B2 JPH0632169 B2 JP H0632169B2 JP 17021888 A JP17021888 A JP 17021888A JP 17021888 A JP17021888 A JP 17021888A JP H0632169 B2 JPH0632169 B2 JP H0632169B2
Authority
JP
Japan
Prior art keywords
data
error correction
block
tracks
words
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP17021888A
Other languages
English (en)
Other versions
JPS6427082A (en
Inventor
猛伯 園田
貴彦 渡辺
正人 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP17021888A priority Critical patent/JPH0632169B2/ja
Publication of JPS6427082A publication Critical patent/JPS6427082A/ja
Publication of JPH0632169B2 publication Critical patent/JPH0632169B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)

Description

【発明の詳細な説明】 本発明は、オーディオPCM信号などをテープレコーダ
などで記録する場合に適用されるエラー訂正符号化方法
に関する。
エラー訂正方法のひとつとして、ワード単位での配列の
並び変え(インターリーブと称する)を行なって記録
し、再生側で元の配列に戻す(デインターリーブと称す
る)ようにし、再生時のドロップアウトなどによるバー
ストエラーを分散化し、エラー訂正能力を向上させるも
のがある。このインターリーブをPCMデータ系列に対
して2回以上行なうクロスインターリーブが提案されて
いる。このクロスインターリーブによれば、PCMデー
タ系列の各ワードが2個以上のエラー訂正符号ブロック
に重複して属することになり、エラー訂正能力が一層向
上する。
本発明は、最大のエラー訂正能力が得られるようなクロ
スインターリーブを用いたエラー訂正符号化方法を提供
することを目的とするものである。
以下、本発明について説明する。第1図は、クロスイン
ターリーブを行なう構成を示し、各ブロックは、PCM
データ系列或いはエラー訂正コード系列を遅延させる遅
延回路を示し、ブロック内に記入された各遅延量を有し
ている。これらの遅延回路は、RAMでもって実際には
構成される。1チャンネルのオーディオPCM信号がN
個のPCMデータ系列に分配される。このN個のPCM
データ系列の夫々から取り出されたNワードが(mod.
2)の加算器(図においては○で示す)に供給されて、
パリティワードが形成される。この第1図の構成では、
N個のPCMデータ系列がWP(0)〜W(i-1のグループ
と、W(i)〜W(N-1)のグループとに略々等分に分けられ
ている。W(0)〜W(i-1)のPCMデータ系列が互いにD
(ブロック)ずつ異なる0,D,2D,‥‥(i−1)
Dの遅延量を付加されて出力系列W(0)〜W(i-1)′とし
て取り出される。また、W(i)〜W(N-1)のPCMデータ
系列も同様にDずつ異なる(i+m)D,(i+m+
1)D,‥‥(N+m−1)Dの遅延量を付加されて出
力系列W(i)′〜W(N-1)′として取り出される。
これらのPCMデータ系列に対する遅延量を、出力側か
らみた遅延量が(D−di)(i=0〜(n−1))ず
つ各データ系列で異なるようにn分割する。d〜d
n-1(ブロック)(但しd=0)は、パリティデータ
を形成するための単位遅延量であり、(d=0<d
<d‥‥‥<dn-1<D)と選ばれている。そしてこ
のn分割された分割点におけるデータ系列からm個のパ
リティデータ系列P(0)〜P(m-1)が形成される。
このようにクロスインターリーブされた出力系列W(0)
〜W(i-1)′,P(0)′〜P(m-1)′,W(i)′〜
(N-1)′の夫々から取り出された(N+m)個のワー
ドが1ブロックBiを構成し、このブロック毎に順次最
大M本のトラックに分配して記録される。つまり、
,B,B,‥‥と連続する場合に、第1番目の
トラックにBのブロックが記録され、第2番目のトラ
ックにBのブロックが記録され、第3番目のトラック
にBのブロックが記録されるようにブロック単位で各
トラックに分配される。
なお、第1図の構成では、パリティワードは、PCMワ
ードのみならず、前段までにおいて形成された他のパリ
ティワードも含んで形成されている。これは、他のパリ
ティワードもエラー訂正するためで、必ずしも必要な
い。更に、PCMデータ系列W(0)〜W(i-1)に付加され
る遅延に比べてW(i)〜W(N-1)に付加される遅延が大き
くなるように、遅延量の割当を行なっているのは、W
(0)とW(i),W(1)とW(i+1)‥‥の各2ワードが元の系
列において隣接するワードの場合に、隣接する2ワード
間の距離を最大として、この隣接する2ワードが共にエ
ラー訂正不可能となることを回避して補正能力の向上を
計るためである。更に、1符号ブロック内のバリティワ
ードのワード数mが多いほど、エラー訂正能力が一般に
高くなるが、その反面冗長度が大きくなったり、エンコ
ーダ及びデコーダの構成が複雑となる。第1図では省略
されているがクロスインターリーブされた出力系列W
(0)〜W(N-1)′の1ブロック毎にエラー検出コード及び
同期信号が付加されて磁気テープに記録される。
本発明によれば、このようなクロスインターリーブされ
た出力の1ブロック毎の順次最大M本のトラックに分配
して記録する場合、エラー訂正能力を、1本のトラック
に記録するときと同程度にすることができる。つまり、
1本のトラックに記録する場合、パリティデータ系列P
(0)を生成するPCMデータ系列は、D(ブロック)ず
つの間隔をおいて記録され、同様にパリティデータ系列
(1),P(2),‥‥P(m-2),P(m-1)を夫々生成するP
CMデータ系列は、(D−d),(D−d),‥‥
(D−dn-2),(D−dn-1)(ブロック)ずつの間隔
をおいて記録される。パリティデータ系列のパリティワ
ードを生成する複数ワードのうちで2ワード以上が誤る
と、このパリティデータ系列だけでは、エラー訂正が不
可能となるので、上述のD,(D−d),(D−
),‥‥(D−dn-1)の距離がエラー訂正能力を
規定している。エラー訂正能力を1本のトラックに記録
するときと同程度にすることは、最大M本のトラックの
夫々に関して上述の距離を保つことを意味する。
まず、本発明では、出力側からみた2点の遅延量(D−
di)と(D−dj)が (i)L.C.M.{(D−di),(D−dj)}>
(N+m−1)(D−dj) (但し、L.C.M.は最小公倍数, i,j=0〜(n−1),i>j,d0=0) の条件を満たすように遅延量を選定する。この関係は、
i,jの全ての組合せについて成立するようになされ
る。この式は、パリティデータ系列P(i)(i=0〜
(m−1))の生成系列が互いに重複する部分が最大1
ワードしかなく、したがってある特定のパリティデータ
系列の生成系列に1ワードをこえるエラーが生じるとき
でも、他の生成系列は、1ワード以下のエラーにおさま
ることを意味する。この条件は、トラック数と関係なく
満足すべき条件である。
(ii)G.C.D.{(D−di),M}=1 (但し、G.C.D.は最大公約数, i=0〜(n−1),d0=0) の条件に遅延量と最大トラック数Mとを選定する。この
式は、(D−di)とMとが互いに素であることであ
り、トラック分配した場合、各パリティの生成系列が一
様に全トラックに分配されることを意味する。つまり、
各パリティの生成系列が最大M本のトラックに一様に分
配されないと、1本のトラックとしてみたバーストエラ
ーを訂正できる能力が単一トラック記録の場合と異なっ
てしまい、あるトラックについては、より訂正能力が高
くなるが、他のトラックについては、これがより低下す
る不都合が生じてしまう。
(iii)(D−di)(mod.M)≠(D−dj)(mod.
M) (但し、i≠j,i,j=0〜(n−1)) これは、本発明にとって必要条件ではなく、可能な場合
は、満足させるべき条件である。上式は、 (D-di)/Mの剰余と(D-dj)/Mの剰余とが等しくならないこ
とであり、各パリティを生成する系列のトラック分配順
序が互いに異なることを保証する。この条件は、パリテ
ィデータ系列P(i)が記録されるトラックが互いに異な
るようにするうえで必要である。
最大トラックMが2の場合には、(ii)の条件は、(D
−di)が奇数でであれば満足され、 (iii)の条件は、(n≦dk-1(=M/2))であれば満足
される。
以下、本発明の一実施例について説明する。第2図に示
すように、この例では、1/4インチ幅の磁気テープ(1)に
対して8本のデータトラックTD〜TDと2本のア
ナログトラックTA,TAとコントロールトラック
TCとタイムコードトラックTTとを形成するようにし
ている。この8本のデータトラックTD〜TD
は、2チャンネルのオーディオPCM信号CH1及びC
H2を夫々4本ずつのトラックに分配して記録する。各
トラックとチャンネルとの対応は、 (TD=CH1−A)(TD=CH2−A) (TD=CH1−C)(TD=CH2−C) (TD=CH1−B)(TD=CH2−B) (TD=CH1−D)(TD=CH2−D) となる。A,B,C,Dは、各チャンネルの1ブロック
を示している。
第3図は、記録系の構成を示し、第4図は、再生系の構
成を示している。入力端子(2a)(2b)の夫々から、C
H1及びCH2のオーディオPCM信号がエンコーダ
(3a)(3b)に供給される。エンコーダ(3a)(3b)の
夫々は、インターリーブ回路,パリティ発生回路,CR
C付加回路,同期信号付加回路等を備え、(N=6,m
=2)の符号ブロックを形成する。エンコーダ(3a)
(3b)からのデータ系列がデマルチプレクサ(4)に供給
され、上述のように1チャンネルのPCM信号が4本の
トラックに分配される。デマルチプレクサ(4)から現れ
る8個のデータ系列が夫々変調器(5a)〜(5h),記録
アンプ(6a)〜(6h)を介して記録ヘッドHR〜HR
に供給される。記録ヘッドHR〜HRは、磁気テ
ープ(1)の幅方向にインラインに配設されている。
また、コントローラトラックTCには、サーボ用のコン
トロール信号が記録コントロールヘッドHRcによって
記録される。コントロール信号以外にアドレス信号,モ
ード制御信号等を記録するようにしても良い。コントロ
ールトラックTCに記録される信号は、端子(7)からの
タイミング信号にもとづいてコントロールエンコーダ
(8)において形成され、変調器(9),記録アンプ(10)を
介して記録コントロールヘッドHRcに供給される。デ
ータ系列に対する変調は、3PM方式等の高密度記録法
が用いられ、コントロール信号に対する変調は、FM方
式などが用いられる。
磁気テープ(1)のデータトラックTD〜TDの夫々
と対接する再生ヘッドHP〜HPとコントロールト
ラックTCと対接する再生コントロールヘッドHPcと
が設けられている。第4図に示すように、再生ヘッドH
〜HP,HPcの各出力が再生アンプ(11a)〜
(11h)(12)を介してクロック抽出回路(13a)〜(13
h)(14)に供給される。クロック抽出回路(13a)〜
(13h)の出力が復調器(15a)〜(15h)を介してTB
C(時間軸補正装置)(16a)〜(16h)に供給される。
クロック抽出回路(14)からの出力が復調器(18)に供
給され、再生コントロール信号が得られる、これがコン
トロールデコーダ(19)に供給される。
コントロールデコーダ(19)からキャプスタンサーボ用
の信号と共に、TBC(16a)〜(16h)のメモリーに対
する書込みクロックが発生する。コントロールトラック
TC及びデータトラックTD〜TDの夫々に、所定
のアドレス信号を記録しているときには、このアドレス
信号を再生してTBC(16a)〜(16h)のメモリーの書
込みアドレスを規定するようになされる。TBC(16
a)〜(16h)の読出しは、基準のクロックパルスによっ
て行なわれ、TBC(16a)〜(16h)の出力には、時間
軸変動分が除去されたデータ系列が現れる。このTBC
(16a)〜(16h)の出力系列がマルチプレクサ(17)に
供給される。マルチプレクサ(17)は、8本のデータト
ラックからの再生データを2チャンネルのデータ系列に
戻すもので、各チャンネルのデータ系列がデコーダ(20
a)(20b)に供給される。デコーダ(20a)(20b)の夫
々は、CRCチェッカ,デインターリーブ回路,エラー
訂正回路,エラー補正回路等を備えており、出力端子
(21a)(21b)に再生オーディオPCM信号が現れる。
記録系に設けられたエンコーダ(3a)(3b)は、同様の
構成とされており、夫々には、第5図に示すインターリ
ーブ回路が含まれている。各ワードWiが連続している
1チャンネルのPCMデータ系列が6個の系列に分けら
れる。この場合、偶数番目のワードからなるデータ系列
(0),W(2),W(4)と奇数番目のワードからなるデー
タ系列W(1),W(3),W(5)とに分離される。この6個
のデータ系列から取り出された6ワードを(mod.2)の
加算器に供給することで、第1のパリティデータ系列P
(0)が形成される。例えば(P=W
)である。各データ系列には、下記の
ようなワードが含まれる。
(0)=(W,W,W12‥‥) W(2)=(W,W,W14‥‥) W(4)=(W,W10,W16‥‥) W(1)=(W,W,W13‥‥) W(3)=(W,W,W15‥‥) W(5)=(W,W11,W17‥‥) P(0)=(P,P,P12‥‥) これらのデータ系列が初段のインターリーバ(22)に供
給される。インターリーバ(22)は、0,d,2
,3d,5d,6d,7dの各遅延量の遅
延回路を含んでおり、遅延されたデータ系列にダッシュ
を付して示す。このインターリーバ(22)の出力に現れ
るPCMデータ系列及びパリティデータ系列の夫々から
取り出された7ワードが(mod.2)の加算され、第2の
パリティデータ系列Q(0)が形成され、これらのデータ
系列が次段のインターリーバ(23)に供給される。イン
ターリーバ(23)は、0,(D−d),2(D−
)‥‥7(D−d)の各遅延量の遅延回路を含ん
でおり、その出力には、データ系列W(0),W(2)″,W
(4)″,P(0)″,Q(0)′,W(1)″,W(3)″,W(5)
が現れる。この8個のデータ系列から夫々取り出された
8ワードが1ブロックとされ、第6図に示すようにブロ
ック毎の同期信号とブロック毎のCRCコードが付加さ
れる。
再生系に設けられたデコーダ(20a)(20b)は、同様の
構成とされており、夫々には、第7図に示すデインター
リーブ回路が含まれている。再生されたデータ系列は、
CRCチェッカによってエラー検出がされてから、記録
系におけるのと同様に6個のPCMデータ系列と第1及
び第2のパリティデータ系列に分けられ、初段のデイン
ターリーバ(24)に供給される。エラー検出の結果は、
1ビットのポインタとして各ワード毎に付加される。こ
のデインターリーバ(24)は、インターリーバ(23)と
対応するもので、7(D−d),6(D−d)‥‥
(D−d),0の各遅延量を有する遅延回路を含み、
インターリーバ(23)によって各データ系列に付与され
た遅延量をキャンセルしている。このデインターリーバ
(24)の出力がQデコーダ(25)に供給され、第2のパ
リティデータ系列Q(0)を用いたエラー訂正が行なわれ
る。Qデコーダ(25)においてエラーワードが訂正され
た場合には、このエラーワードに付加されているポイン
タがクリアされる。
Qデコーダ(25)の出力が次段のデインターリーバー
(26)に供給される。このデイターリーバ(26)は、記
録系に設けられたインターリーバ(22)によって各デー
タ系列に付与された遅延量をキャンセルするもので、そ
の出力がPデコーダ(27)に供給される。第1のパリテ
ィデータ系列P(0)を用いたエラー訂正がPデコーダ(2
7)において行なわれ、訂正されたエラーワードのポイ
ンタがクリアされる。Pデコーダ(27)の出力には、補
正回路(28)が設けられており、訂正できないエラーワ
ードを補正するようになされる。補正回路(28)は、エ
ラーワードと隣接する2ワードの平均値でもって、この
エラーワードを補間する平均値補間を行なう構成とされ
ている。補正回路(28)の出力が偶奇合成回路(29)に
供給され、1チャンネルのオーディオPCM信号に戻さ
れる。
上述の本発明の一実施例におけるインターリーブは、第
8図に示すような入出力関係で表わされる。つまり、イ
ンターリーブ回路の入力側の7個のデータ系列
〔W(0),W(2),W(4),P(0),W(1),W(3)
(5)〕によって第1の符号ブロックが構成され、これ
らが0,d,2d‥‥7d(ブロック)遅延され
てなる8個のデータ系列〔W(0),W(2)′,W(4)′,
(0)′,Q(0),W(1)′,W(3)′,W(5)′〕によっ
て第2の符号ブロックが構成される。そして、入力側か
らみれば、0,D,2D‥‥7D(ブロック)遅延され
た出力系列列W(0),W(2)″,W(4)″,P(0)″,Q
(0)′,W(1)″,W(3)″,W(5)″〕が現れる。
上述のクロスインターリーブは、(N=6)(m=2)
(M=4=2)の場合である。かかるクロスインター
リーブに対して本発明を適用した場合に、単位遅延量と
して(D=17)(d=2)を選ぶことができる。この
値が前述の条件(i)(ii)(iii)を満足することに
ついて以下に説明する。
まず、L.C.M.(17,15)=255>7×17=119となり、条
件(i)を満足する。インターリーブ回路の出力に(W
0,W2″,W4″,P0″,Q0′,W1″,W3″,
5″)の各ワードが現れるタイミングを基準とする
と、(D=17)(d=2)の場合において、Wと共
にパリティワードP及びQを生成する他のワード
(Pを生成する6ワードは○印で表わし、Qを生成
する7ワードは×印で表わす)は、第9図に示すような
タイミング関係でもって遅れて出力に現れる。この第9
図からも明らかなように、2つのパリティワードP
を生成する系列が互いに重複するのが1ワードW
だけとなり、(D=17)(d1=2)の値は、クロスイ
ンターリーブの条件(i)を満足する。
また、(D=17)(D−d=15)となり、ともに奇数
であるので、条件(ii)は、満足される。前述のよう
に、本発明の一実施例では、CH1のデータをデータト
ラックTD,TD,TD,TDに順次1ブロッ
クずつ記録するようにしている。この4本のデータトラ
ックのみに注目すると、第10図に示すように、パリティ
ワードPを生成するワードが4本のデータトラックに
一様に分配されて記録され、各ワード間の距離がDとな
る。同様にパリティワードQを生成するワードも4本
のデータトラックに一様に分配されて記録され、各ワー
ド間の距離が(D−d)となる。したがって4本のデ
ータトラック間でエラー訂正能力は等しいものとなり、
然もこのエラー訂正能力は、1本のトラックに記録する
場合と同等である。
更に、(iii)の条件(n≦2k-1)も成立する。第10図
から明らかなように、パリティワードPを生成するワ
ードの分配順序は、(TD→TD→TD→T
)を繰り返すものとなり、パリティワードQを生
成するワードの分配順序は、(TD→TD→TD
→TD)を繰り返すものとなり、両者は異なったもの
となる。
第11図及び第12図の夫々は、1本及び2本のデータトラ
ックに対して上述実施例のようにクロスインターリーブ
されたデータ系列を同一伝送速度で記録した場合を示し
ている。ここで第10図の場合と比較して、同一ワード間
の遅延量が異なっているのは、同じワード数を記録する
のにトラック数が異なるためであり、基本的にはトラッ
ク数に反比例して遅延量が増加することになる。1本の
データトラックに記録するときには、条件(i)が成立
し、2本のデータトラックに記録するときには、条件
(ii)が成立する。トラック数(M=2)の場合で、
(k≧2)のときには、条件(iii)が必ず満足され
る。即ち (k=2) 17(mod.4)=1 15(mod.4)=3 (k=3) 17(mod.8)=1 15(mod.8)=7 (k=4) 17(mod.16)=1 15(mod.16)=15 (K=5) 17(mod.2)=17 15(mod.2)=15 となる。したがって(D=17)(d1=2)の単位遅延
量を用いたクロスインターリーブは、最大(M=2
のマルチトラック記録の全てに対して適合できる特長を
有している。ここで第11図及び第12図に示された各ワー
ドの相対的な遅延量が第10図の場合と比較して夫々異な
っているのは、同じワード数を記録するのにトラック数
が異なるためであり、基本的にはトラック数に反比例し
て遅延量が増加することになる。
以上述べたように、本発明によれば、1チャンネルのP
CMデータ系列を各ブロックがN個のデータとm個のエ
ラー訂正コードとを含むようにブロック化して、N個の
データ系列に分配されたPCMデータ系列を互いにDブ
ロックずつ異なる量遅延させて出力系列として取り出す
と共に、出力側からみた遅延量が(D−di)ずつ各デ
ータ系列で異なるように各データ系列の遅延量をn分割
し、この分割点における少なくともPCMデータ系列の
各々からm個のエラー訂正コードを形成し、(N+m)
個のデータ系列からなる出力系列を1ブロック毎に伝送
するようになし、互いにことなる遅延量(D−di)と
(D−dj)の最小公倍数が(N+m−1)(D−d
j)を越えるように選定することで、最大のエラー訂正
能力を得ることができる。
なお、上述の説明では、エラー訂正コードとしてバリテ
ィを用いるようにしたが、これ以外の隣接符号等の1つ
の生成系列から複数のパリティデータを生成するような
他のエラー訂正コードを用いる場合に本発明を適用して
も良いことは勿論である。
【図面の簡単な説明】
第1図はクロスインターリーブのための遅延処理の説明
に用いるブロック図、第2図は本発明の一実施例のトラ
ックパターンを示す略線図、第3図及び第4図は本発明
の一実施例の記録系及び再生系の構成を示すブロック
図、第5図はインターリーブ回路の構成を示すブロック
図、第6図は記録されるデータ系列の1ブロックを示す
略線図、第7図はデインターリーブ回路の構成を示すブ
ロック図、第8図及び第9図はインターリーブ関係の説
明に用いる略線図、第10図,第11図及び第12図は4本,
1本,2本のデータトラックに記録したときの状態を表
わす略線図である。 (1)は磁気テープ、(2a)(2b)はオーディオPCM信
号の入力端子、(3a)(3b)はエンコーダ、(20a)(2
0b)はデコーダ、(22)(23)はインターリーバ、(2
4)(26)はデインターリーバ、HR〜HRは記録
ヘッド、HRcは記録コントロールヘッド、HP〜H
は再生ヘッド、HPcは再生コントロールヘッド、
TD〜TDはデータトラックである。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】チャンネルのPCMデータ系列を各ブロッ
    クがN(Nは正の整数)個のデータとm個(mは正の整
    数)のエラー訂正コードとを含むようにブロック化する
    エラー訂正符号化方法において、上記PCMデータ系列
    をN個のデータ系列に分配し、このN個のPCMデータ
    系列を互いにD(Dは正の整数)ブロックずつ異なる量
    遅延させて出力系列として取り出すと共に、出力側から
    みた遅延量が(D−di)(diは0≦di≦Dなる整
    数でd0=0,i=0〜(n−1),nは正の整数)ず
    つ各データ系列で異なるように上記遅延量をn分割し、
    この分割点における少なくともPCMデータ系列の各々
    から上記m個のエラー訂正コードを形成し、(N+m)
    個のデータ系列からなる出力系列を1ブロック毎に伝送
    するようになし、出力側からみた2点の遅延量(D−d
    i)と(D−dj)(j=0〜(n−1),i>j)の
    最小公倍数が(N+m−1)(D−dj)を越えるよう
    に選定されていることを特徴とするエラー訂正符号化方
    法。
JP17021888A 1988-07-08 1988-07-08 エラー訂正符号化方法 Expired - Lifetime JPH0632169B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17021888A JPH0632169B2 (ja) 1988-07-08 1988-07-08 エラー訂正符号化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17021888A JPH0632169B2 (ja) 1988-07-08 1988-07-08 エラー訂正符号化方法

Publications (2)

Publication Number Publication Date
JPS6427082A JPS6427082A (en) 1989-01-30
JPH0632169B2 true JPH0632169B2 (ja) 1994-04-27

Family

ID=15900860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17021888A Expired - Lifetime JPH0632169B2 (ja) 1988-07-08 1988-07-08 エラー訂正符号化方法

Country Status (1)

Country Link
JP (1) JPH0632169B2 (ja)

Also Published As

Publication number Publication date
JPS6427082A (en) 1989-01-30

Similar Documents

Publication Publication Date Title
EP0127687B1 (en) Method of recording pcm signal
KR850001675B1 (ko) 멀티트랙 pcm 데이타 기록방법
US4375100A (en) Method and apparatus for encoding low redundancy check words from source data
KR920008229B1 (ko) 디지탈정보신호의 기록방법
EP0093969B1 (en) Method, apparatus and recording medium for error correction
EP0074644B1 (en) A pcm type recording and reproducing apparatus having a dropout-immune data recording format
US4238852A (en) Error correcting system
US4688225A (en) Method for uniformly encoding data occurring with different word lengths
KR850001677B1 (ko) Pcm신호 기록방법
US4598403A (en) Encoding method for error correction
KR850000165B1 (ko) Pcm신호 전송방법
JPH0445907B2 (ja)
US4403261A (en) Method and apparatus for editing digital signal
JPH07111815B2 (ja) デイジタル信号記録方式
JPS58198935A (ja) デ−タ伝送方法
JPS6161466B2 (ja)
EP0817481B1 (en) Reproducing apparatus and recording and reproducing apparatus
KR970008641B1 (ko) 부호화 디지탈 신호의 기록 방법
JPH0632169B2 (ja) エラー訂正符号化方法
JPS6338897B2 (ja)
JPH077581B2 (ja) 回転ヘツド形pcm磁気記録再生装置
JPH0158578B2 (ja)
KR870000853B1 (ko) 전자편집방법
KR830002525B1 (ko) Pcm 신호 전송 방법
JPH0473334B2 (ja)