JPH06318713A - Manufacture of thin film structure and thin film structure - Google Patents

Manufacture of thin film structure and thin film structure

Info

Publication number
JPH06318713A
JPH06318713A JP12827593A JP12827593A JPH06318713A JP H06318713 A JPH06318713 A JP H06318713A JP 12827593 A JP12827593 A JP 12827593A JP 12827593 A JP12827593 A JP 12827593A JP H06318713 A JPH06318713 A JP H06318713A
Authority
JP
Japan
Prior art keywords
substrate
diaphragm
thin film
dielectric layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12827593A
Other languages
Japanese (ja)
Inventor
Takanao Suzuki
孝直 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP12827593A priority Critical patent/JPH06318713A/en
Publication of JPH06318713A publication Critical patent/JPH06318713A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve the manufacturing method of the thin film structure of a diaphragm, etc., so as to increase the area of the structure against the size of a chip and, at the same time, to prevent the deterioration of temperature characteristic of the structure due to a difference in coefficient of thermal expansion. CONSTITUTION:After providing a recessed section 2 on the surface of a silicon substrate 1 and forming a dielectric layer 3 so as to fill up the section 2, the surface of the substrate 1 is polished and another silicon substrate 4 is stuck to the polished surface of the substrate 1. Then the silicon substrate 4 is polished so as to reduce the thickness of the substrate 4 on the layer 3 to a prescribed thickness and an etching hole 5 is formed to the layer 3 from the rear surface of the substrate 1. Finally, a diaphragm 6 is formed by separating the thinned silicon substrate 4 from the silicon substrate 1 by etching off the dielectric layer 3 by using an etching liquid having different etching rates against silicon and dielectric from the hole 5 so as to form a cavity section at the part which has been occupied by the layer 3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、微細なダイアフラム
や梁などの薄膜構造を作る方法及びその方法によって作
られた薄膜構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a thin film structure such as a fine diaphragm or a beam, and a thin film structure formed by the method.

【0002】[0002]

【従来の技術】従来より、半導体集積回路の製造工程で
用いられる微細加工技術を応用して立体的な部品を作る
マイクロマシーニングと呼ばれる技術が知られている。
これによると、超小型の機械的な機能部品(マイクロメ
カニクス)を作ることが可能となる。
2. Description of the Related Art Conventionally, there is known a technique called micromachining for applying a microfabrication technique used in a manufacturing process of a semiconductor integrated circuit to make a three-dimensional component.
According to this, it becomes possible to make an ultra-small mechanical functional component (micromechanics).

【0003】従来では、微細なダイアフラムや梁などの
薄膜構造はエッチング技術を利用して作られている。た
とえば半導体圧力センサのダイアフラム部分は、シリコ
ン基板に対する異方性または等方性エッチングによりシ
リコン基板の一部を薄膜化することによって作られる。
すなわち、図12に示すように、シリコン基板1の裏面
よりエッチングして凹部8を設けることにより薄膜(ダ
イアフラム)6を形成するのである。
Conventionally, a thin film structure such as a fine diaphragm or a beam is formed by using an etching technique. For example, the diaphragm portion of a semiconductor pressure sensor is made by thinning a part of a silicon substrate by anisotropic or isotropic etching with respect to the silicon substrate.
That is, as shown in FIG. 12, the thin film (diaphragm) 6 is formed by etching the back surface of the silicon substrate 1 to form the recesses 8.

【0004】また、図13のように誘電体層10を2枚
のシリコン基板でサンドイッチしたSOI基板9を用
い、裏面のエッチングホール11より誘電体層10をサ
イドエッチングすることによりダイアフラム6を形成す
る方法もある。
Further, as shown in FIG. 13, using the SOI substrate 9 in which the dielectric layer 10 is sandwiched between two silicon substrates, the dielectric layer 10 is side-etched through the etching hole 11 on the back surface to form the diaphragm 6. There is also a method.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記の
従来の方法ではつぎのような問題がある。まず、シリコ
ンのエッチングを用いる場合は、図12に示すようにダ
イアフラム6の面積Aはエッチングのための凹部8の開
口面積Bよりも小さくなってしまう。半導体圧力センサ
の感度向上のためにはダイアフラム6の面積Aは大きい
方がよいが、反面、開口面積Bも大きくなるため、半導
体圧力センサのチップ自体が大きくなってしまうという
問題がある。
However, the above conventional methods have the following problems. First, when silicon etching is used, the area A of the diaphragm 6 becomes smaller than the opening area B of the recess 8 for etching as shown in FIG. The area A of the diaphragm 6 is preferably large in order to improve the sensitivity of the semiconductor pressure sensor, but on the other hand, since the opening area B is also large, there is a problem that the chip itself of the semiconductor pressure sensor becomes large.

【0006】また、図13のようにSOI基板9を用い
る場合は、誘電体層10をエッチングホール11より横
方向にエッチング(サイドエッチング)して空洞部を拡
大することによりダイアフラム6の面積を拡大するが、
そのエッチング工程の途中でダイアフラム6(空洞部)
の大きさの測定が難しく、その大きさの制御が困難で、
製造方法としての再現性に問題がある。さらに、ダイア
フラム6が誘電体層10によって支えられているため、
シリコン基板との熱膨張係数の相違から、半導体圧力セ
ンサ等のセンサの温度特性に影響が生じるという問題も
ある。
Further, when the SOI substrate 9 is used as shown in FIG. 13, the dielectric layer 10 is laterally etched (side-etched) from the etching hole 11 to enlarge the cavity, thereby increasing the area of the diaphragm 6. But
During the etching process, the diaphragm 6 (cavity)
Is difficult to measure, it is difficult to control its size,
There is a problem in reproducibility as a manufacturing method. Furthermore, since the diaphragm 6 is supported by the dielectric layer 10,
There is also a problem that the temperature characteristics of a sensor such as a semiconductor pressure sensor are affected by the difference in the coefficient of thermal expansion from the silicon substrate.

【0007】この発明は、上記に鑑み、チップの大きさ
に対してダイアフラム等の薄膜構造の面積を大きくし、
かつ温度特性に悪影響が生じないように改善した、薄膜
構造の製造方法を提供するとともに、その方法によって
製造された薄膜構造を提供することを目的とする。
In view of the above, the present invention increases the area of a thin film structure such as a diaphragm with respect to the size of a chip,
It is also an object of the present invention to provide a method for producing a thin film structure which is improved so as not to adversely affect the temperature characteristics, and a thin film structure produced by the method.

【0008】[0008]

【課題を解決するための手段】上記の目的を達成するた
め、この発明による薄膜構造の製造方法においては、基
板の表面に凹部を設け、つぎにこの凹部のみに誘電体層
を形成し、その後該誘電体層の上および凹部以外の基板
表面上に薄膜層を所定厚さに形成し、つぎに基板の裏面
側に上記誘電体層に到達するエッチングホールを設け、
このエッチングホールより上記の誘電体層を除去するエ
ッチングを行なうことが特徴となっている。
In order to achieve the above object, in the method of manufacturing a thin film structure according to the present invention, a concave portion is provided on the surface of a substrate, and then a dielectric layer is formed only in this concave portion. A thin film layer is formed to a predetermined thickness on the surface of the substrate other than the dielectric layer and the concave portion, and then an etching hole reaching the dielectric layer is provided on the back surface side of the substrate,
The feature is that etching for removing the dielectric layer is performed from the etching hole.

【0009】[0009]

【作用】基板の表面に凹部を設け、この凹部のみに誘電
体層を形成し、その後その表面全面に薄膜層を設ける
と、この薄膜層は誘電体層の上および凹部以外の基板表
面に形成されることになり、凹部に形成された誘電体層
が薄膜層で囲まれ、基板内に埋め込まれたことになる。
そこで裏面側に設けたエッチングホールよりエッチング
を行なって誘電体層を除去すれば、その部分が空洞部と
なり、その上の薄膜層が基板から分離し、ダイアフラム
となる。ダイアフラムの面積は空洞部の面積に等しく、
これは最初に形成した凹部の面積に等しいので、ダイア
フラムの大きさの制御性は非常に良好となる。誘電体層
はすべて除去され、ダイアフラムは凹部を形成したとき
に残った部分により支持されるため、基板と誘電体層と
の熱膨張係数の相違による問題が生じることも避けられ
る。
When the concave portion is formed on the surface of the substrate, the dielectric layer is formed only on this concave portion, and then the thin film layer is formed on the entire surface thereof, the thin film layer is formed on the dielectric layer and on the substrate surface other than the concave portion. As a result, the dielectric layer formed in the recess is surrounded by the thin film layer and embedded in the substrate.
Therefore, if the dielectric layer is removed by etching from the etching hole provided on the back surface side, that portion becomes a cavity, and the thin film layer thereabove is separated from the substrate to become a diaphragm. The area of the diaphragm is equal to the area of the cavity,
Since this is equal to the area of the recess formed at the beginning, the controllability of the size of the diaphragm is very good. Since the dielectric layer is entirely removed and the diaphragm is supported by the remaining portion when the recess is formed, the problem due to the difference in the thermal expansion coefficient between the substrate and the dielectric layer can be avoided.

【0010】[0010]

【実施例】以下、この発明の好ましい一実施例について
図面を参照しながら詳細に説明する。まず、図1に示す
ように、シリコン基板1の表面に凹部2を設ける。すな
わち、ホトリソグラフィ技術を用い所定のエッチングマ
スクを形成し、所定部分のみを等方性または異方性エッ
チングし、所定の大きさの凹部2を形成する。凹部2の
深さは、後にダイアフラムが形成されたときに、そのダ
イアフラムの基板1からの間隔、つまりダイアフラムの
可動範囲として必要な間隔以上(たとえば5μm程度)
とする。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will now be described in detail with reference to the drawings. First, as shown in FIG. 1, a recess 2 is provided on the surface of a silicon substrate 1. That is, a predetermined etching mask is formed by using the photolithography technique, and only a predetermined portion is isotropically or anisotropically etched to form the recess 2 having a predetermined size. When the diaphragm is formed later, the depth of the recess 2 is not less than the distance from the substrate 1 of the diaphragm, that is, the distance required for the movable range of the diaphragm (for example, about 5 μm).
And

【0011】つぎに、図2に示すように、凹部2が埋ま
るようにこの基板1の表面全面に誘電体層3を形成す
る。誘電体層3としてはたとえば二酸化シリコンを材質
とし、火炎加水分解堆積法などにより堆積する。誘電体
層3の厚さは凹部2の深さよりも厚いものとする方が好
ましい。その後、シリコン基板1の表面を、図3に示す
ようにシリコン基板1が露出するまで研磨する。この研
磨面は鏡面仕上げとしておくことが望ましい。
Next, as shown in FIG. 2, a dielectric layer 3 is formed on the entire surface of the substrate 1 so as to fill the recesses 2. The dielectric layer 3 is made of silicon dioxide, for example, and is deposited by a flame hydrolysis deposition method or the like. The thickness of the dielectric layer 3 is preferably thicker than the depth of the recess 2. Then, the surface of the silicon substrate 1 is polished until the silicon substrate 1 is exposed as shown in FIG. It is desirable that this polished surface has a mirror finish.

【0012】そして、上記の工程の終了したシリコン基
板1の表面に、図4に示すようにもう1枚のシリコン基
板4を介在物がないようにして張り合わせる。たとえ
ば、窒素雰囲気中で1000℃の熱処理を行なうことに
より2枚のシリコン基板1、4が接合される。
Then, as shown in FIG. 4, another silicon substrate 4 is attached to the surface of the silicon substrate 1 which has undergone the above steps without any inclusions. For example, the two silicon substrates 1 and 4 are bonded by performing a heat treatment at 1000 ° C. in a nitrogen atmosphere.

【0013】こうして、シリコン基板1、4中に薄い誘
電体層3が完全に埋め込まれた構造ができあがるので、
図5に示すようにこれらの一方の基板4を所定の厚さと
なるまで研磨する。ここでは表面側の基板4を研磨した
が、裏面側の基板1を研磨してもよい。この研磨によっ
て薄くなったシリコン基板4の誘電体層3の上方の部分
が後にダイアフラムとなる。つまり、この研磨されたシ
リコン基板4の厚さによりダイアフラムの厚さが決ま
る。
In this way, a structure in which the thin dielectric layer 3 is completely embedded in the silicon substrates 1 and 4 is completed.
As shown in FIG. 5, one of these substrates 4 is polished to a predetermined thickness. Although the front surface side substrate 4 is polished here, the back surface side substrate 1 may be polished. The upper portion of the dielectric layer 3 of the silicon substrate 4 thinned by this polishing will later become a diaphragm. That is, the thickness of the polished silicon substrate 4 determines the thickness of the diaphragm.

【0014】その後、シリコン基板1の裏面側の所定部
分を等方性または異方性エッチングし、図6で示すよう
に、誘電体層3に到達するようなエッチングホール5を
形成する。
Thereafter, a predetermined portion on the back surface side of the silicon substrate 1 is isotropically or anisotropically etched to form an etching hole 5 reaching the dielectric layer 3 as shown in FIG.

【0015】そして、このエッチングホール5より誘電
体層3をエッチングしてこれを取り除く。この場合、エ
ッチング液として、シリコンと誘電体とのエッチングレ
ートの差の大きい弗酸系のエッチング液を選ぶ。これに
よりエッチングは誘電体層3のみで自動的にとどまり、
図7に示すように、誘電体層3が空洞部となった構造が
できあがる。この空洞部の上の薄膜化されたシリコン基
板4の部分がダイアフラム6となる。
Then, the dielectric layer 3 is etched through the etching hole 5 and removed. In this case, a hydrofluoric acid-based etching liquid having a large difference in etching rate between silicon and the dielectric is selected as the etching liquid. As a result, the etching automatically stops only in the dielectric layer 3,
As shown in FIG. 7, a structure in which the dielectric layer 3 is a cavity is completed. The thinned portion of the silicon substrate 4 on the cavity serves as the diaphragm 6.

【0016】このような製造方法によれば、ダイアフラ
ム6の面積は、空洞部の面積であり、つまり誘電体層3
の面積、すなわち最初に形成した凹部2の面積となる。
したがって、ダイアフラム6の大きさの制御性が非常に
良好となり、製造容易である。また、ダイアフラム6の
大きさはチップの大きさに対してぎりぎりに拡大でき、
チップの大きさを小さくすることが可能となる。しかも
ダイアフラム6の支持部は、最初に凹部2をエッチング
するときに残った縁部であるからシリコンであり、熱膨
張係数が部分的に違ったものとなることによる不都合は
生じない。
According to such a manufacturing method, the area of the diaphragm 6 is the area of the cavity, that is, the dielectric layer 3
Area, that is, the area of the recess 2 formed first.
Therefore, the controllability of the size of the diaphragm 6 is very good, and the manufacture is easy. In addition, the size of the diaphragm 6 can be expanded to the size of the chip,
It is possible to reduce the size of the chip. Moreover, since the supporting portion of the diaphragm 6 is the edge portion left when the recess 2 is first etched, it is made of silicon, and there is no inconvenience caused by the partial difference in the coefficient of thermal expansion.

【0017】なお、上記の製造方法においては、図4、
図5に示すように厚いシリコン基板4をシリコン基板1
に張り合わせた後シリコン基板4を研磨することによっ
て、後にダイアフラムとなる薄膜を作るようにしている
が、エピタシャル成長法やプラズマCVD法などを用い
てシリコンを堆積させることによって作ることも可能で
ある。
In the above manufacturing method, as shown in FIG.
As shown in FIG. 5, the thick silicon substrate 4 is replaced by the silicon substrate 1
Although a thin film which will later become a diaphragm is formed by polishing the silicon substrate 4 after bonding to the substrate, it is also possible to make it by depositing silicon using an epitaxial growth method or a plasma CVD method.

【0018】つぎに、第2の実施例について説明する。
この実施例は、この発明を半導体圧力センサを製造する
ことに適用したものである。まず上記の図1から図5の
工程を経て、図8に示すような誘電体層3が埋め込まれ
ているシリコン基板1を得る。そして、図9に示すよう
に、表面側に、誘電体層3の位置に対して適当な位置と
なるように、歪みゲージとなる拡散領域や電極等の圧力
センサの回路7を形成する。
Next, a second embodiment will be described.
This embodiment applies the present invention to manufacture of a semiconductor pressure sensor. First, through the steps of FIGS. 1 to 5 described above, a silicon substrate 1 having a dielectric layer 3 embedded therein as shown in FIG. 8 is obtained. Then, as shown in FIG. 9, a circuit 7 of a pressure sensor such as a diffusion region or an electrode serving as a strain gauge is formed on the surface side so as to be at an appropriate position with respect to the position of the dielectric layer 3.

【0019】その後、シリコン基板1の裏面側の所定部
分を等方性または異方性エッチングし、図10で示すよ
うに、誘電体層3に到達するようなエッチングホール5
を形成する。そして、このエッチングホール5より誘電
体層3をエッチングしてこれを取り除く。この場合も上
記の第1の実施例と同様に、エッチング液として、シリ
コンと誘電体とのエッチングレートの差の大きい弗酸系
のエッチング液を選ぶことにより、エッチングが誘電体
層3のみで自動的にとどまるようにする。
Thereafter, a predetermined portion of the back surface side of the silicon substrate 1 is isotropically or anisotropically etched to reach the dielectric layer 3 as shown in FIG.
To form. Then, the dielectric layer 3 is etched through the etching hole 5 and removed. Also in this case, as in the case of the above-described first embodiment, by selecting a hydrofluoric acid-based etching solution having a large difference in etching rate between silicon and the dielectric as the etching solution, the etching is automatically performed only by the dielectric layer 3. Try to stay in place.

【0020】すると、図11に示すように、誘電体層3
があった部分が空洞部となり、その上の部分がダイアフ
ラム6となって、歪みゲージなどの圧力センサ回路7が
このダイアフラム6の上に形成されることになる。
Then, as shown in FIG. 11, the dielectric layer 3
The portion where there was is a hollow portion, and the portion above it is the diaphragm 6, and the pressure sensor circuit 7 such as a strain gauge is formed on this diaphragm 6.

【0021】こうして半導体圧力センサを製造すると、
歪みゲージなどの回路7の位置をダイアフラムの大きさ
・位置に対して正確に定めることができる。また、シリ
コンとは異なる熱膨張係数を持つ誘電体の部分が残らな
いため、温度特性の良好な半導体圧力センサを得ること
ができる。
When the semiconductor pressure sensor is manufactured in this way,
The position of the circuit 7 such as a strain gauge can be accurately determined with respect to the size and position of the diaphragm. Further, since there is no part of the dielectric having a thermal expansion coefficient different from that of silicon, a semiconductor pressure sensor having good temperature characteristics can be obtained.

【0022】なお、上記の実施例ではいずれもダイアフ
ラムを形成しているが、ダイアフラム以外に片持ち梁構
造などの薄膜構造を製造することができることはもちろ
んである。また、センサとして半導体圧力センサの例を
あげているが、ダイアフラムや梁構造などの薄膜構造を
利用する他のセンサの製造に適用できることも言うまで
もない。
Although the diaphragm is formed in each of the above embodiments, it is needless to say that a thin film structure such as a cantilever structure can be manufactured in addition to the diaphragm. Further, although a semiconductor pressure sensor is taken as an example of the sensor, it goes without saying that it can be applied to the manufacture of other sensors using a thin film structure such as a diaphragm or a beam structure.

【0023】[0023]

【発明の効果】以上、実施例について説明したように、
この発明の薄膜構造の製造方法によれば、ダイアフラム
や片持ち梁構造などの薄膜が基板から分離した構造を製
造する際に、そのダイアフラム等の面積に対してチップ
面積を小さくすることが可能である。またダイアフラム
等の面積の制御性が良好で製造容易である。しかも熱膨
張係数が部分的に異なることによる温度特性の劣化など
が生じることも防止できる。そのため、この方法によっ
て製造された薄膜構造を持つ各種のセンサ等は、安価に
製造でき、しかも小型化可能であり、温度特性にも優れ
ることになる。
As described above with reference to the embodiments,
According to the method of manufacturing a thin film structure of the present invention, when manufacturing a structure in which a thin film such as a diaphragm or a cantilever structure is separated from a substrate, it is possible to reduce the chip area with respect to the area of the diaphragm or the like. is there. In addition, the controllability of the area of the diaphragm and the like is good and the manufacture is easy. Moreover, it is possible to prevent the temperature characteristics from being deteriorated due to the partial difference in the thermal expansion coefficient. Therefore, various sensors having a thin film structure manufactured by this method can be manufactured at low cost, can be miniaturized, and have excellent temperature characteristics.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例にかかる製造方法の第1の
プロセスを示す断面図。
FIG. 1 is a cross-sectional view showing a first process of a manufacturing method according to an embodiment of the present invention.

【図2】同実施例の第2のプロセスを示す断面図。FIG. 2 is a cross-sectional view showing a second process of the same example.

【図3】同実施例の第3のプロセスを示す断面図。FIG. 3 is a cross-sectional view showing a third process of the same example.

【図4】同実施例の第4のプロセスを示す断面図。FIG. 4 is a cross-sectional view showing a fourth process of the same example.

【図5】同実施例の第5のプロセスを示す断面図。FIG. 5 is a sectional view showing a fifth process of the example.

【図6】同実施例の第6のプロセスを示す断面図。FIG. 6 is a sectional view showing a sixth process of the example.

【図7】同実施例の第7のプロセスを示す断面図。FIG. 7 is a sectional view showing a seventh process of the example.

【図8】第2の実施例にかかる製造方法の第1のプロセ
スを示す断面図。
FIG. 8 is a cross-sectional view showing the first process of the manufacturing method according to the second embodiment.

【図9】同実施例の第2のプロセスを示す断面図。FIG. 9 is a sectional view showing a second process of the same example.

【図10】同実施例の第3のプロセスを示す断面図。FIG. 10 is a cross-sectional view showing the third process of the same example.

【図11】同実施例の第4のプロセスを示す断面図。FIG. 11 is a sectional view showing a fourth process of the example.

【図12】従来例を示す断面図。FIG. 12 is a sectional view showing a conventional example.

【図13】他の従来例を示す断面図。FIG. 13 is a sectional view showing another conventional example.

【符号の説明】[Explanation of symbols]

1、4 シリコン基板 2、8 凹部 3、10 誘電体層 5、11 エッチングホール 6 ダイアフラム 7 圧力センサ回路 9 SOI基板 1, 4 Silicon substrate 2, 8 Recessed portion 3, 10 Dielectric layer 5, 11 Etching hole 6 Diaphragm 7 Pressure sensor circuit 9 SOI substrate

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 基板の表面に凹部を設ける工程と、つぎ
にこの凹部のみに誘電体層を形成する工程と、その後該
誘電体層の上および凹部以外の基板表面上に薄膜層を所
定厚さに形成する工程と、つぎに基板の裏面側に上記誘
電体層に到達するエッチングホールを設ける工程と、こ
のエッチングホールより上記の誘電体層を除去するエッ
チングを行なう工程とを有することを特徴とする薄膜構
造の製造方法。
1. A step of forming a concave portion on a surface of a substrate, a step of forming a dielectric layer only on the concave portion, and then a thin film layer having a predetermined thickness on the dielectric layer and on the surface of the substrate other than the concave portion. And a step of forming an etching hole reaching the dielectric layer on the back surface side of the substrate, and a step of performing etching to remove the dielectric layer from the etching hole. And a method for manufacturing a thin film structure.
【請求項2】 請求項1の薄膜構造の製造方法によって
製造された、基板より少なくとも一部が分離している薄
膜を有する構造。
2. A structure having a thin film, which is manufactured by the method of manufacturing a thin film structure according to claim 1, and is separated from a substrate at least in part.
JP12827593A 1993-04-30 1993-04-30 Manufacture of thin film structure and thin film structure Pending JPH06318713A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12827593A JPH06318713A (en) 1993-04-30 1993-04-30 Manufacture of thin film structure and thin film structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12827593A JPH06318713A (en) 1993-04-30 1993-04-30 Manufacture of thin film structure and thin film structure

Publications (1)

Publication Number Publication Date
JPH06318713A true JPH06318713A (en) 1994-11-15

Family

ID=14980805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12827593A Pending JPH06318713A (en) 1993-04-30 1993-04-30 Manufacture of thin film structure and thin film structure

Country Status (1)

Country Link
JP (1) JPH06318713A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010511524A (en) * 2006-12-07 2010-04-15 韓國電子通信研究院 MEMS package and method thereof
CN103508409A (en) * 2012-06-20 2014-01-15 无锡华润华晶微电子有限公司 Control method of silicon membrane corrosion thickness
CN106185790A (en) * 2015-05-05 2016-12-07 中芯国际集成电路制造(上海)有限公司 Semiconductor structure and forming method thereof
US10703627B2 (en) 2013-06-27 2020-07-07 Soitec Methods of fabricating semiconductor structures including cavities filled with a sacrificial material

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010511524A (en) * 2006-12-07 2010-04-15 韓國電子通信研究院 MEMS package and method thereof
CN103508409A (en) * 2012-06-20 2014-01-15 无锡华润华晶微电子有限公司 Control method of silicon membrane corrosion thickness
US10703627B2 (en) 2013-06-27 2020-07-07 Soitec Methods of fabricating semiconductor structures including cavities filled with a sacrificial material
CN106185790A (en) * 2015-05-05 2016-12-07 中芯国际集成电路制造(上海)有限公司 Semiconductor structure and forming method thereof

Similar Documents

Publication Publication Date Title
US6901804B2 (en) Method of manufacturing a membrane sensor
US6038928A (en) Miniature gauge pressure sensor using silicon fusion bonding and back etching
EP0500234B1 (en) Backfilling method for producing a diaphragm containing microstructure
JP3506932B2 (en) Semiconductor pressure sensor and method of manufacturing the same
JPH10135487A (en) Integrated piezoelectric resistance pressure sensor and its manufacture
EP1433199B1 (en) Method for forming a cavity structure in an soi substrate and cavity structure formed in an soi substrate
US5946549A (en) Method for manufacturing sensor using semiconductor
JPH11142270A (en) Integrated piezoresistive pressure-sensor with diaphragm of polycrystalline semiconductor material and manufacture thereof
JPH06318713A (en) Manufacture of thin film structure and thin film structure
JPH06302834A (en) Manufacture of thin-film structure
JPH02218172A (en) Manufacture of semiconductor acceleration sensor
JPH0797643B2 (en) Method for manufacturing pressure transducer
JPH06221945A (en) Semiconductor pressure sensor and manufacture thereof
JP3290047B2 (en) Acceleration sensor and method of manufacturing the same
JP2002350259A (en) Semiconductor pressure senor and its manufacturing method
JPH10160606A (en) Semiconductor pressure sensor and fabrication thereof
JP2000002610A (en) Semiconductor pressure sensor and its manufacture
JP2680471B2 (en) Semiconductor pressure sensor and method of manufacturing the same
JPH10242480A (en) Semiconductor pressure sensor
JP2000208783A (en) Semiconductor pressure sensor and its manufacture
JPH0636980A (en) Manufacture of thin film
JPH09236614A (en) Acceleration sensor and manufacture thereof
JPH0835982A (en) Manufacture of semiconductor acceleration sensor
JPH11326086A (en) Pedestal for semiconductor pressure sensor and its manufacture
JPH10111311A (en) Semiconductor acceleration sensor and manufacture thereof