JPH063184A - Infrared detector of pyroelectric type - Google Patents

Infrared detector of pyroelectric type

Info

Publication number
JPH063184A
JPH063184A JP4183057A JP18305792A JPH063184A JP H063184 A JPH063184 A JP H063184A JP 4183057 A JP4183057 A JP 4183057A JP 18305792 A JP18305792 A JP 18305792A JP H063184 A JPH063184 A JP H063184A
Authority
JP
Japan
Prior art keywords
substrate
conductive pattern
infrared detector
gate bias
pyroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4183057A
Other languages
Japanese (ja)
Inventor
Toshiyuki Sotani
俊之 操谷
Hideji Takada
秀次 高田
Kazutaka Okamoto
一隆 岡本
Koichi Matsumoto
浩一 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Horiba Ltd
Original Assignee
Horiba Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Horiba Ltd filed Critical Horiba Ltd
Priority to JP4183057A priority Critical patent/JPH063184A/en
Publication of JPH063184A publication Critical patent/JPH063184A/en
Pending legal-status Critical Current

Links

Landscapes

  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Radiation Pyrometers (AREA)

Abstract

PURPOSE:To provide the title device the insulation resistance of which is sufficiently secured. CONSTITUTION:The title device is provided with a substrate 14, on which a conductive pattern is formed, within a case 7, FETs 3, 4 connected to the conductive pattern and gate bias resistors 5, 6 thereof, on the substrate, and also pyroelectric elements 1, 2, above the substrate 14. Through holes 30, 31 are formed between the conductive pattern between the FETs 3, 4 and the resistors 5, 6, and the conductive pattern of earth side.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、焦電型赤外線検出器に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pyroelectric infrared detector.

【0002】[0002]

【従来の技術】焦電型赤外線検出器は、人体検出センサ
や自動照明装置用センサなどに用いられるが、この焦電
型赤外線検出器は、窓を開設した金属製のケース内に、
導電パターンを形成した基板を設け、この基板面に前記
導電パターンに接続されるFETおよびそのゲートバイ
アス抵抗を設けると共に、基板の上方に、前記窓に臨む
ようにして焦電素子を設けて構成されている。
2. Description of the Related Art Pyroelectric infrared detectors are used for human body detection sensors and sensors for automatic lighting devices. Pyroelectric infrared detectors are used in a metal case with a window.
A substrate on which a conductive pattern is formed is provided, an FET connected to the conductive pattern and its gate bias resistor are provided on the substrate surface, and a pyroelectric element is provided above the substrate so as to face the window. .

【0003】前記焦電型赤外線検出器に内蔵されるゲー
トバイアス抵抗は、セラッミク基板に抵抗ペーストを塗
布し、これを焼成して製作した厚膜抵抗が用いられてい
る。このゲートバイアス抵抗は、通常、1011Ω(10
0GΩ)以上と云った非常に高い抵抗値を有しており、
その抵抗値の安定性や絶縁性を維持するため、抵抗体部
分にガラスコーティングを施すなどして保護したり、絶
縁距離を十分にとることにより、気温や湿度の変化、表
面吸着物による抵抗値の変動・劣化を防止していた。
As the gate bias resistor incorporated in the pyroelectric infrared detector, a thick film resistor manufactured by applying a resistance paste on a ceramic substrate and firing the paste is used. This gate bias resistance is usually 10 11 Ω (10
It has a very high resistance value of 0 GΩ) or more,
In order to maintain the stability and insulation of the resistance value, protect the resistor part by coating it with glass, etc., and change the temperature and humidity, and the resistance value due to surface adsorbed substances by setting a sufficient insulation distance. To prevent fluctuations and deterioration.

【0004】[0004]

【発明が解決しようとする課題】ところで、最近、前記
焦電型赤外線検出器においては、焦電素子を複合化して
多素子化(集積化)する傾向にあるが、前記抵抗体部分
の基板上において占める面積が増大し、これがこの多素
子化を行う上で一つの大きなネックとなってきている。
そこで、前記厚膜抵抗に代えて、チップ抵抗を用いるこ
とが考えられる。これによれば、抵抗体そのものの大き
さはかなり小さくなるが、基板上に形成された導電パタ
ーンとの絶縁を十分にとる必要があり、基板における集
積度を高めていく上での障害となっていた。
By the way, recently, in the pyroelectric infrared detector, there is a tendency to combine the pyroelectric elements into multiple elements (integration), but on the substrate of the resistor portion. Occupies an increased area, which has become one of the major obstacles in realizing this multi-element structure.
Therefore, it is conceivable to use a chip resistor instead of the thick film resistor. According to this, although the size of the resistor itself is considerably reduced, it is necessary to sufficiently insulate it from the conductive pattern formed on the substrate, which is an obstacle to increasing the degree of integration on the substrate. Was there.

【0005】本発明は、上述の事柄に留意してなされた
もので、その目的とするところは、集積化する上で問題
となる絶縁性が十分に確保された焦電型赤外線検出器を
提供することにある。
The present invention has been made in consideration of the above matters, and an object of the present invention is to provide a pyroelectric infrared detector in which sufficient insulation is ensured, which is a problem in integration. To do.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するた
め、本発明においては、ケース内に、導電パターンを形
成した基板を設け、この基板面に前記導電パターンに接
続されるFETおよびそのゲートバイアス抵抗を設ける
と共に、基板の上方に焦電素子を設けた焦電型赤外線検
出器において、前記FETとゲートバイアス抵抗との間
の導電パターンと、アース側の導電パターンとの間に貫
通孔を形成している。
To achieve the above object, in the present invention, a substrate on which a conductive pattern is formed is provided in a case, and an FET and its gate bias connected to the conductive pattern are provided on the substrate surface. In a pyroelectric infrared detector having a resistor and a pyroelectric element above a substrate, a through hole is formed between a conductive pattern between the FET and the gate bias resistor and a conductive pattern on the ground side. is doing.

【0007】[0007]

【作用】上記構成の焦電型赤外線検出器においては、前
記基板に形成された貫通孔によって、FETとゲートバ
イアス抵抗との間の導電パターンと、アース側の導電パ
ターンとの間の沿面距離が大きくなる。従って、ゲート
バイアスとして例えばチップ抵抗を用いた場合であって
も、FETのゲートと基板のアース側の導電パターンと
の間の絶縁性を十分維持することができる。
In the pyroelectric infrared detector having the above structure, the through hole formed in the substrate allows the creepage distance between the conductive pattern between the FET and the gate bias resistor and the conductive pattern on the ground side to be reduced. growing. Therefore, even if, for example, a chip resistor is used as the gate bias, the insulation between the gate of the FET and the conductive pattern on the ground side of the substrate can be sufficiently maintained.

【0008】[0008]

【実施例】以下、本発明の実施例を、図面を参照しなが
ら説明する。図1〜図3は、本発明に係る焦電型赤外線
検出器の一例を示している。この実施例における焦電型
赤外線検出器は、図3に示した内部回路からも理解され
るように、デュアルツインタイプのものである。すなわ
ち、この図3において、1,2は焦電素子、3,4は焦
電素子1,2にそれぞれ対応する例えばJ−FET(接
合型電界効果トランジスタ)、5,6はJ−FET3,
4にそれぞれ対応するゲートバイアス抵抗である。VD
は電源入力端子、S1 ,S2 は信号出力端子、Eはアー
ス端子である。
Embodiments of the present invention will be described below with reference to the drawings. 1 to 3 show an example of a pyroelectric infrared detector according to the present invention. The pyroelectric infrared detector in this embodiment is of a dual twin type, as can be understood from the internal circuit shown in FIG. That is, in FIG. 3, 1 and 2 are pyroelectric elements, 3 and 4 are, for example, J-FETs (junction type field effect transistors) corresponding to the pyroelectric elements 1 and 2, 5 and 6 are J-FETs 3, 3.
4 are gate bias resistors corresponding to 4 respectively. V D
Is a power input terminal, S 1 and S 2 are signal output terminals, and E is a ground terminal.

【0009】次に、図1は前記焦電型赤外線検出器の構
造を示すもので、この図において、7は金属製のケース
で、その上面の中心部には赤外線透過性素材よりなる例
えば矩形の透過窓8が形成されている。9はケース1の
下部開口を閉塞する金属製のステムで、4本のリードピ
ン10〜13が貫通保持されている。これらのリードピ
ン10,11,12,13はそれぞれ、前記電源入力端
子VD 、信号出力端子S1 ,S2 、アース端子Eを構成
している。
Next, FIG. 1 shows the structure of the pyroelectric infrared detector. In this figure, 7 is a metal case, and the center of the upper surface of the case is made of an infrared transparent material, for example, a rectangular shape. Transparent window 8 is formed. Reference numeral 9 denotes a metal stem that closes the lower opening of the case 1, and four lead pins 10 to 13 are held therethrough. These lead pins 10, 11, 12, and 13 form the power input terminal V D , the signal output terminals S 1 and S 2 , and the ground terminal E, respectively.

【0010】14は例えばガラスエポキシ樹脂製の基板
で、例えばその大きさは、厚さ0.5mmで、10mm
四方である。この基板14は、リードピン10〜13の
上端部に保持されている。そして、基板14の4隅に
は、導電性のスルーホールよりなる接続点15〜18が
形成されており、これらの接続点15〜18にリードピ
ン10〜13をそれぞれ挿通し、適宜のシールを施すこ
とによって、リードピン10〜13と接続点15〜18
とがそれぞれ電気的に接続されている。
Reference numeral 14 denotes a glass epoxy resin substrate, for example, its size is 0.5 mm in thickness and 10 mm.
There are four sides. The board 14 is held on the upper ends of the lead pins 10 to 13. Then, connection points 15 to 18 made of conductive through holes are formed at four corners of the substrate 14, and the lead pins 10 to 13 are respectively inserted into these connection points 15 to 18 to provide an appropriate seal. The lead pins 10-13 and the connection points 15-18
And are electrically connected to each other.

【0011】前記基板14の上面には、図2にも示すよ
うに、前記J−FET3,4と、ゲートバイアス抵抗
5,6が設けられていると共に、J−FET3,4の各
部、ゲートバイアス抵抗5,6、接続点15〜18の相
互を適宜接続するための複数の導電パターン19〜26
が形成され、さらに、導電性のスルーホールよりなる接
続点27,28が形成されている。
As shown in FIG. 2, the J-FETs 3 and 4 and the gate bias resistors 5 and 6 are provided on the upper surface of the substrate 14, and the respective parts of the J-FETs 3 and 4 and the gate biases are provided. A plurality of conductive patterns 19 to 26 for appropriately connecting the resistors 5 and 6 and the connection points 15 to 18 to each other.
Is formed, and further, connection points 27 and 28 formed of conductive through holes are formed.

【0012】すなわち、一方のJ−FET3のドレイン
3Dは、導電パターン19を介して接続点15に接続さ
れ、そのソース3Sは、導電パターン20を介して接続
点16に接続され、さらに、そのゲート3Gは、導電パ
ターン21を介してゲートバイアス抵抗5の一端に接続
されている。そして、このゲートバイアス抵抗5の他端
は、導電パターン22を介して接続点18に接続されて
いる。
That is, the drain 3D of one J-FET 3 is connected to the connection point 15 via the conductive pattern 19, the source 3S thereof is connected to the connection point 16 via the conductive pattern 20, and further the gate thereof. 3G is connected to one end of the gate bias resistor 5 via the conductive pattern 21. The other end of the gate bias resistor 5 is connected to the connection point 18 via the conductive pattern 22.

【0013】他方のJ−FET4のドレイン4Dは、導
電パターン23を介して接続点27に接続され、この接
続点27は、基板14の裏面に設けられた導電パターン
(図外)を介して接続点15に接続されている。そし
て、J−FET4のソース4Sは、導電パターン24を
介して接続点17に接続され、また、そのゲート4G
は、導電パターン25を介してゲートバイアス抵抗6の
一端に接続されている。そして、このゲートバイアス抵
抗6の他端は、導電パターン26を介して接続点28に
接続され、この接続点28は、基板14の裏面に設けら
れた導電パターン(図外)を介して接続点18に接続さ
れている。
The drain 4D of the other J-FET 4 is connected to a connection point 27 via a conductive pattern 23, and this connection point 27 is connected via a conductive pattern (not shown) provided on the back surface of the substrate 14. It is connected to point 15. The source 4S of the J-FET 4 is connected to the connection point 17 via the conductive pattern 24, and its gate 4G is provided.
Is connected to one end of the gate bias resistor 6 via the conductive pattern 25. The other end of the gate bias resistor 6 is connected to a connection point 28 via a conductive pattern 26, and the connection point 28 is connected via a conductive pattern (not shown) provided on the back surface of the substrate 14. It is connected to 18.

【0014】29は例えばPZT(チタン・ジルコン・
鉛系の酸化物セラミックス)のような強誘電体素材で、
これに分極処理を施すことにより、4つの受光部a,
b,cdが形成され、これらを適宜接続することによ
り、前記焦電素子1,2が形成されており、一方の焦電
素子1は、その両端子が導電パターン21,22に接続
されまた、他方の焦電素子2は、その両端子が導電パタ
ーン25,26に接続されるようにしてある。
29 is, for example, PZT (titanium zircon
Ferroelectric material such as lead-based oxide ceramics),
By subjecting this to polarization processing, four light receiving parts a,
b and cd are formed, and the pyroelectric elements 1 and 2 are formed by appropriately connecting them, and one terminal of the pyroelectric element 1 is connected to the conductive patterns 21 and 22. Both terminals of the other pyroelectric element 2 are connected to the conductive patterns 25 and 26.

【0015】そして、この実施例においては、前記基板
14に貫通孔30,31が形成されている。より詳しく
は、J−FET3,4とゲートバイアス抵抗5,6との
間の導電パターン21,25と、アース側の導電パター
ン22,26との間に、幅0.3mm、長さ2.5mm
の貫通孔30,31が形成されている。基板14にこの
ような貫通孔30,31を設ける手段として、 金型による打抜き加工 マスク部材を用いて基板14の所定箇所に10μm
程度の微粒子を吹き付ける所謂サンドブラストによる加
工 例えばHClなどの強酸を用いる化学エッチング処
理 などがある。
In this embodiment, through holes 30 and 31 are formed in the substrate 14. More specifically, a width of 0.3 mm and a length of 2.5 mm are provided between the conductive patterns 21 and 25 between the J-FETs 3 and 4 and the gate bias resistors 5 and 6 and the conductive patterns 22 and 26 on the ground side.
Through holes 30 and 31 are formed. As a means for providing such through holes 30 and 31 in the substrate 14, a die-cutting mask member is used to form a through hole 10
Processing by so-called sandblasting in which fine particles of a certain degree are sprayed is, for example, chemical etching processing using a strong acid such as HCl.

【0016】そして、この実施例においては、ゲートバ
イアス抵抗5,6が貫通孔30,31をそれぞれ跨ぐよ
うにして設けられている。
In this embodiment, the gate bias resistors 5 and 6 are provided so as to straddle the through holes 30 and 31, respectively.

【0017】上述のように構成された焦電型赤外線検出
器においては、基板14に形成された貫通孔30,31
によって、J−FET3,4とゲートバイアス抵抗5,
6との間の導電パターン21,25と、アース側の導電
パターン22,26との間の沿面距離が大きくなる。J
−FET3,4のゲート3G,4Gと基板14のアース
側の導電パターン22,26との間の絶縁性を十分維持
することができる。
In the pyroelectric infrared detector constructed as described above, the through holes 30, 31 formed in the substrate 14 are formed.
Therefore, the J-FETs 3, 4 and the gate bias resistor 5,
The creeping distance between the conductive patterns 21 and 25 between 6 and 6 and the conductive patterns 22 and 26 on the ground side increases. J
-The insulating properties between the gates 3G and 4G of the FETs 3 and 4 and the conductive patterns 22 and 26 on the ground side of the substrate 14 can be sufficiently maintained.

【0018】本発明は、上記実施例に限られるものでは
なく、例えば基板14の材料として、アルミナセラミッ
クやシリコンウエハを用いることができる。基板14を
アルミナセラミックで形成した場合、貫通孔30,31
の加工は、前記の手段によるのが好ましい。また、基
板14をシリコンウエハで形成した場合、貫通孔30,
31の加工は、前記〜の何れの手段を用いてもよ
い。
The present invention is not limited to the above embodiment, but alumina ceramics or silicon wafers can be used as the material of the substrate 14, for example. When the substrate 14 is made of alumina ceramic, the through holes 30, 31
It is preferable that the above-mentioned processing is performed by the above-mentioned means. When the substrate 14 is formed of a silicon wafer, the through holes 30,
For the processing of 31, any of the above-mentioned means may be used.

【0019】そして、J−FET以外のFETを用いて
もよい。また、焦電型赤外線検出器としては、上記デュ
アルツインタイプ以外のものであってもよく、本発明
は、4素子、8素子あるいはそれ以上の多素子において
特に大きな効果を奏する。
A FET other than the J-FET may be used. Further, the pyroelectric infrared detector may be one other than the above dual twin type, and the present invention exerts a great effect particularly in a multi-element of four elements, eight elements or more.

【0020】[0020]

【発明の効果】以上説明したように、本発明によれば、
FETとゲートバイアス抵抗との間の導電パターンとア
ース側の導電パターンとの絶縁が十分に維持されるの
で、他の導電パターンを近接させても十分な絶縁が得ら
れ、その結果、部品の集積化をより一層高度に推進でき
る。また、基板に形成した貫通孔により絶縁をより大き
くなるようにするものであるから、基板表面に水分やガ
スが吸着されることによって生ずる表面イオン導電によ
る絶縁劣化を抑止でき、従って、この種の焦電型赤外線
検出器の環境変動に対する信頼性が向上する。
As described above, according to the present invention,
Since the insulation between the conductive pattern between the FET and the gate bias resistor and the conductive pattern on the ground side is sufficiently maintained, sufficient insulation can be obtained even if other conductive patterns are brought close to each other, and as a result, the integration of components can be achieved. Can be promoted to a higher degree. In addition, since the insulation is further increased by the through holes formed in the substrate, it is possible to prevent the insulation deterioration due to surface ionic conduction caused by the adsorption of moisture or gas on the substrate surface. The reliability of the pyroelectric infrared detector against environmental changes is improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係る焦電型赤外線検出器の
分解斜視図である。
FIG. 1 is an exploded perspective view of a pyroelectric infrared detector according to an embodiment of the present invention.

【図2】前記焦電型赤外線検出器における基板の平面構
成を示す図である。
FIG. 2 is a diagram showing a planar configuration of a substrate in the pyroelectric infrared detector.

【図3】前記焦電型赤外線検出器の内部回路の構成例を
示す図である。
FIG. 3 is a diagram showing a configuration example of an internal circuit of the pyroelectric infrared detector.

【符号の説明】[Explanation of symbols]

1,2…焦電素子、3,4…FET、5,6…ゲートバ
イアス抵抗、7…ケース、14…基板、19〜26…導
電パターン、30,31…貫通孔。
1, 2 ... Pyroelectric element, 3, 4 ... FET, 5, 6 ... Gate bias resistance, 7 ... Case, 14 ... Substrate, 19-26 ... Conductive pattern, 30, 31 ... Through hole.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 浩一 京都府京都市南区吉祥院宮の東町2番地 株式会社堀場製作所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Koichi Matsumoto 2 Higashimachi, Kichijoin Miya, Minami-ku, Kyoto-shi, Kyoto

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 ケース内に、導電パターンを形成した基
板を設け、この基板面に前記導電パターンに接続される
FETおよびそのゲートバイアス抵抗を設けると共に、
基板の上方に焦電素子を設けた焦電型赤外線検出器にお
いて、前記FETとゲートバイアス抵抗との間の導電パ
ターンと、アース側の導電パターンとの間に貫通孔を形
成したことを特徴とする焦電型赤外線検出器。
1. A substrate on which a conductive pattern is formed is provided in a case, and an FET connected to the conductive pattern and its gate bias resistor are provided on the surface of the substrate.
In a pyroelectric infrared detector having a pyroelectric element above a substrate, a through hole is formed between a conductive pattern between the FET and the gate bias resistor and a conductive pattern on the ground side. Pyroelectric infrared detector.
JP4183057A 1992-06-16 1992-06-16 Infrared detector of pyroelectric type Pending JPH063184A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4183057A JPH063184A (en) 1992-06-16 1992-06-16 Infrared detector of pyroelectric type

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4183057A JPH063184A (en) 1992-06-16 1992-06-16 Infrared detector of pyroelectric type

Publications (1)

Publication Number Publication Date
JPH063184A true JPH063184A (en) 1994-01-11

Family

ID=16128991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4183057A Pending JPH063184A (en) 1992-06-16 1992-06-16 Infrared detector of pyroelectric type

Country Status (1)

Country Link
JP (1) JPH063184A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914488A (en) * 1996-03-05 1999-06-22 Mitsubishi Denki Kabushiki Kaisha Infrared detector
JP2003004861A (en) * 2001-06-19 2003-01-08 Mitsubishi Electric Corp Human body detection sensor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914488A (en) * 1996-03-05 1999-06-22 Mitsubishi Denki Kabushiki Kaisha Infrared detector
JP2003004861A (en) * 2001-06-19 2003-01-08 Mitsubishi Electric Corp Human body detection sensor
JP4524960B2 (en) * 2001-06-19 2010-08-18 三菱電機株式会社 Human body detection sensor

Similar Documents

Publication Publication Date Title
CA1225721A (en) Infra-red radiation detector
US4110616A (en) Pyroelectric detectors
US3539803A (en) Pyroelectric detector assembly
US4383174A (en) Pyroelectric detector and method for manufacturing the same
EP0345047B1 (en) Thermal imaging device
JPH063184A (en) Infrared detector of pyroelectric type
JPH11108757A (en) Infrared sensor
JPH0511472Y2 (en)
CA1175130A (en) Pyroelectric detector and method for manufacturing same
JP2830019B2 (en) Semiconductor device
JPS6021781Y2 (en) infrared detector
US5574375A (en) Dual pyroelectric sensor
JP2606637Y2 (en) Infrared array sensor
JPH11237279A (en) Pyroelectric infrared detection element
JP3157614B2 (en) Semiconductor integrated circuit
JP2606636Y2 (en) Infrared array sensor
JP2000187016A (en) Semiconductor ion sensor
JPS5892272A (en) Negative feedback type gaas microwave monolithic amplifier circuit device
JP2676601B2 (en) Pyroelectric infrared detector
JPH0834286B2 (en) Integrated circuit device
JPH06160183A (en) Infrared ray detector
JPS59228759A (en) Mos type hall element
JP3012227B2 (en) Semiconductor device
JPH0266966A (en) Integrated sensing element
JPS60242643A (en) Wiring for electronic part