JPH06311432A - Solid-state image pickup device - Google Patents
Solid-state image pickup deviceInfo
- Publication number
- JPH06311432A JPH06311432A JP5114210A JP11421093A JPH06311432A JP H06311432 A JPH06311432 A JP H06311432A JP 5114210 A JP5114210 A JP 5114210A JP 11421093 A JP11421093 A JP 11421093A JP H06311432 A JPH06311432 A JP H06311432A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- solid
- line
- lines
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、固体撮像装置、特に
Ｘ−Ｙアドレス型固体撮像装置のアドレス選択スイッチ
部の改良に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solid-state image pickup device, and more particularly to improvement of an address selection switch section of an XY address type solid-state image pickup device.
【０００２】[0002]
【従来の技術】従来、固体撮像装置としては、ＭＯＳ型
撮像装置や、ＳＩＴ，ＣＭＤ，ＡＭＩ等に代表される増
幅型撮像装置など種々のタイプの固体撮像装置が知られ
ている。これらの固体撮像装置の信号読み出し手段の１
つとして、選択スイッチを介したＸ−Ｙアドレス方式が
ある。次に、Ｘ−Ｙアドレス方式の読み出し手段を用い
た固体撮像装置について説明する。図４は、Ｘ−Ｙアド
レス型の固体撮像装置の構成例として、ＣＭＤ素子を画
素として用いた固体撮像装置の構成例を示したものであ
る。図４において、21は受光部で、ＣＭＤ素子を光電変
換素子として用いる画素22-11 ，22-12 ，・・・ 22-44 を
マトリクス状（この構成例では、説明を簡単にするため
に、４×４のマトリクス状の配列を例示している。）に
配列して構成している。そして該受光部21の周辺に、垂
直走査回路23，水平走査回路24及び読み出し回路を設け
て固体撮像装置を構成している。2. Description of the Related Art Conventionally, various types of solid-state image pickup devices such as a MOS type image pickup device and an amplification type image pickup device represented by SIT, CMD, AMI, etc. are known. One of the signal reading means of these solid-state imaging devices
One of them is an XY address system using a selection switch. Next, a solid-state imaging device using an XY address type reading means will be described. FIG. 4 shows a configuration example of a solid-state imaging device using CMD elements as pixels as a configuration example of an XY address type solid-state imaging device. In FIG. 4, reference numeral 21 denotes a light receiving portion, and pixels 22-11, 22-12, ..., 22-44 which use CMD elements as photoelectric conversion elements are arranged in a matrix form (in this configuration example, in order to simplify the description, 4 × 4 matrix-like arrangement is shown as an example). A vertical scanning circuit 23, a horizontal scanning circuit 24, and a reading circuit are provided around the light receiving portion 21 to form a solid-state imaging device.
【０００３】この構成例では、受光部21に対して２本の
信号読み出し線25，26が設けられており、垂直ソース選
択線27-1，27-2，・・・ 27-4は、それぞれ水平選択用スイ
ッチ28-1，28-2，・・・ 28-4を介して、１列毎に交互に異
なる信号読み出し線25，26に接続されている。またリセ
ットスイッチ30-1，30-2，・・・ 30-4は、それぞれ非選択
時に垂直ソース選択線27-1，27-2，・・・ 27-4をリセット
線31に接続して接地するようになっている。In this configuration example, two signal read lines 25 and 26 are provided for the light receiving section 21, and the vertical source selection lines 27-1, 27-2, ... 27-4 are respectively provided. Via the horizontal selection switches 28-1, 28-2, ... 28-4, they are connected to different signal readout lines 25, 26 alternately for each column. Further, the reset switches 30-1, 30-2, ... 30-4 are grounded by connecting the vertical source selection lines 27-1, 27-2, ... 27-4 to the reset line 31 when not selected. It is supposed to do.
【０００４】そして、垂直走査回路23からは、ゲート選
択線29-1，29-2，・・・ 29-4を介して、非選択時には各画
素を構成するＣＭＤ素子の電流をカットオフするレベル
を出力し、また選択時には入射光量に応じたソース電流
が流れる読み出しレベルを出力するようになっている。
それにより、垂直走査回路23で選択されたゲート選択線
につながる画素の内、水平走査回路24で選択された２つ
の列の画素のソース電流が、信号読み出し線25，26を通
して読み出されるようになっている。Then, from the vertical scanning circuit 23, through the gate selection lines 29-1, 29-2, ... 29-4, a level for cutting off the current of the CMD element constituting each pixel when not selected. In addition, when selected, a read level at which a source current according to the amount of incident light flows is output.
As a result, the source currents of the pixels in the two columns selected by the horizontal scanning circuit 24 among the pixels connected to the gate selection line selected by the vertical scanning circuit 23 are read out through the signal read lines 25 and 26. ing.
【０００５】図５は、水平選択用スイッチ28-1，28-2，
・・・ 28-4、及びリセットスイッチ30-1，30-2，・・・ 30-4
のレイアウト例を示したものであり、図６は、図５のＡ
−Ａ′間の断面図を示したものである。次に図５及び図
６を用いて、水平選択用スイッチ28-1，28-2，・・・ 28-
4、及びリセットスイッチ30-1，30-2，・・・ 30-4のレイ
アウト並びにプロセスフローについて説明する。まず、
ｎ型基板上に形成したｐ型のウエル200 上に、絶縁膜21
4 を介してポリシリコン206 ，207 ，208 ，209，210
，211 を形成し、ポリシリコン206 ，207 ，208 ，209
，210 ，211 に対して反転自己整合的に、活性領域201
にｎ+ 領域213 を形成する。これにより活性領域201
内の、ポリシリコン206 ，207 ，208 ，209 ，210 ，21
1 に覆われていない部分には、ｎ+ 領域213 が形成され
る。層間絶縁膜212 を全体に形成した後、コンタクト20
2-1 ，202-2 ，・・・ 202-4 ，203-1 ，203-2 ，204 ，20
5-1 ，205-2 の部分の層間絶縁膜212 を除去する。その
後、アルミニウム等による金属配線を施すことによっ
て、垂直ソース選択線27-1，27-2，・・・ 27-4、信号読み
出し線25，26及びリセット線31が形成される。FIG. 5 shows horizontal selection switches 28-1, 28-2,
・ ・ ・ 28-4 and reset switch 30-1, 30-2, ・ ・ ・ 30-4
FIG. 6 shows an example of the layout of FIG.
It is a cross-sectional view taken along the line A '. Next, referring to FIGS. 5 and 6, the horizontal selection switches 28-1, 28-2, ... 28-
4, and the layout and process flow of the reset switches 30-1, 30-2, ... 30-4 will be described. First,
The insulating film 21 is formed on the p-type well 200 formed on the n-type substrate.
4 via polysilicon 206, 207, 208, 209, 210
, 211 to form polysilicon 206, 207, 208, 209
, 210 and 211 in an inverted self-aligned manner, the active region 201
Then, an n + region 213 is formed. This allows the active area 201
Of the polysilicon 206, 207, 208, 209, 210, 21
An n + region 213 is formed in the portion not covered with 1. After forming the interlayer insulating film 212 on the entire surface, the contact 20
2-1, 202-2, ... 202-4, 203-1, 203-2, 204, 20
The inter-layer insulation film 212 in the parts 5-1 and 205-2 is removed. Then, by applying a metal wiring made of aluminum or the like, the vertical source selection lines 27-1, 27-2, ... 27-4, the signal read lines 25, 26 and the reset line 31 are formed.
【０００６】このような構造のレイアウトにより、各水
平選択用スイッチ及び各リセットスイッチは、それぞれ
次のような部材で構成されるＮＭＯＳＦＥＴに対応す
る。すなわち図４における水平選択用スイッチ28-1は、
コンタクト202-1 ，ポリシリコン206 ，コンタクト203-
1 で構成されるＮＭＯＳＦＥＴに対応し、水平選択用ス
イッチ28-2は、コンタクト202-2 ，ポリシリコン208 ，
コンタクト204 で構成されるＮＭＯＳＦＥＴに対応す
る。また水平選択用スイッチ28-3は、コンタクト202-3
，ポリシリコン211 ，コンタクト203-2 で構成される
ＮＭＯＳＦＥＴに対応し、水平選択用スイッチ28-4は、
コンタクト202-4 ，ポリシリコン209 ，コンタクト204
で構成されるＮＭＯＳＦＥＴに対応する。リセットスイ
ッチ30-1は、コンタクト202-1 ，ポリシリコン207 ，コ
ンタクト205-1 で構成されるＮＭＯＳＦＥＴに対応し、
リセットスイッチ30-2は、コンタクト202-2 ，ポリシリ
コン207，コンタクト205-1 で構成されるＮＭＯＳＦＥ
Ｔに対応する。またリセットスイッチ30-3は、コンタク
ト202-3 ，ポリシリコン210 ，コンタクト205-2 で構成
されるＮＭＯＳＦＥＴに対応し、リセットスイッチ30-4
は、コンタクト202-4 ，ポリシリコン210 ，コンタクト
205-2 で構成されるＮＭＯＳＦＥＴに対応する。ちなみ
に、このレイアウトにおいては、垂直ソース選択線27-3
と27-4の位置を入れ替えることによって、信号読み出し
線とリセット線に接続するコンタクトの数を削減してい
る。With such a layout of the structure, each horizontal selection switch and each reset switch correspond to an NMOSFET composed of the following members. That is, the horizontal selection switch 28-1 in FIG.
Contact 202-1, polysilicon 206, contact 203-
Corresponding to the NMOSFET composed of 1, the horizontal selection switch 28-2 includes a contact 202-2, a polysilicon 208,
Corresponds to the NMOSFET constituted by the contact 204. The horizontal selection switch 28-3 is the contact 202-3.
Corresponding to the NMOSFET composed of polysilicon 211 and contact 203-2, and the horizontal selection switch 28-4 is
Contact 202-4, polysilicon 209, contact 204
It corresponds to the NMOSFET configured by. The reset switch 30-1 corresponds to the NMOSFET composed of the contact 202-1, the polysilicon 207, and the contact 205-1,
The reset switch 30-2 is an NMOS FE composed of a contact 202-2, polysilicon 207, and contact 205-1.
Corresponds to T. The reset switch 30-3 corresponds to the NMOSFET composed of the contact 202-3, polysilicon 210, and contact 205-2, and the reset switch 30-4.
Are contacts 202-4, polysilicon 210, contacts
It corresponds to the NMOSFET composed of 205-2. By the way, in this layout, the vertical source select line 27-3
By swapping positions 27 and 27-4, the number of contacts connected to the signal read line and the reset line is reduced.
【０００７】このように構成された固体撮像装置におい
ては、２つの列の読み出しを同時に並列に行うことによ
って、水平走査回路24の駆動周波数が映像信号データレ
ートの１／２に抑えることが可能になると共に、水平走
査回路24のピッチが画素の水平ピッチの１／２になり、
水平走査回路24のレイアウトの簡略化が可能になる。In the solid-state image pickup device having such a structure, the driving frequency of the horizontal scanning circuit 24 can be suppressed to 1/2 of the video signal data rate by simultaneously reading out two columns in parallel. At the same time, the pitch of the horizontal scanning circuit 24 becomes half the horizontal pitch of the pixels,
The layout of the horizontal scanning circuit 24 can be simplified.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、上記構
成のＸ−Ｙアドレス型固体撮像装置においては、水平選
択用スイッチ及びリセットスイッチは、１画素のピッチ
内に空間的に並列に設ける必要がある。したがって図５
に示したように、１画素ピッチの中に少なくとも２本の
ゲート配線が必要となり、実際にはこのゲート配線部分
が画素ピッチの最小ピッチを制限している。したがっ
て、水平走査回路の簡略化はできるものの、固体撮像装
置の水平方向の画素ピッチの縮小化を図ることはできな
いという問題点があった。However, in the XY address type solid-state image pickup device having the above structure, the horizontal selection switch and the reset switch must be spatially arranged in parallel within the pitch of one pixel. Therefore, FIG.
As shown in (1), at least two gate wirings are required in one pixel pitch, and in reality, this gate wiring portion limits the minimum pixel pitch. Therefore, although the horizontal scanning circuit can be simplified, the pixel pitch in the horizontal direction of the solid-state imaging device cannot be reduced.
【０００９】本発明は、従来のＸ−Ｙアドレス型固体撮
像装置における上記問題点を解消するためになされたも
ので、画素ピッチの縮小化を図ることの可能な水平選択
用スイッチ及びリセットスイッチを有する固体撮像装置
を提供することを目的とする。The present invention has been made in order to solve the above-mentioned problems in the conventional XY address type solid-state image pickup device, and provides a horizontal selection switch and a reset switch capable of reducing the pixel pitch. An object of the present invention is to provide a solid-state imaging device having the same.
【００１０】[0010]
【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、マトリクス状に配列された画素
と、水平方向に配列された画素に共通に接続された行選
択線と、垂直方向に配列された画素に共通に接続された
垂直ソース選択線と、複数の画素信号を同時に並列的に
出力させるための複数の信号読み出し線と、垂直ソース
選択線と信号読み出し線とを接続するための選択スイッ
チと、該選択スイッチと並列に、非選択時の垂直ソース
選択線の電位を固定するためのリセット線に接続された
リセットスイッチとを有する固体撮像装置において、前
記複数の信号読み出し線それぞれに対し独立したリセッ
ト線を設けて構成するものである。In order to solve the above problems, the present invention provides pixels arranged in a matrix and row selection lines commonly connected to the pixels arranged in the horizontal direction. A vertical source selection line commonly connected to pixels arranged in the vertical direction, a plurality of signal readout lines for simultaneously outputting a plurality of pixel signals in parallel, and a vertical source selection line and a signal readout line are connected. And a reset switch connected to a reset line for fixing the potential of the vertical source selection line in the non-selected state in parallel with the selection switch for reading the plurality of signals. An independent reset line is provided for each line.
【００１１】このように構成した固体撮像装置において
は、各信号読み出し線及びリセット線毎に独立に水平選
択用スイッチ及びリセットスイッチを対応させることが
できるため、異なった信号読み出し線の水平選択用スイ
ッチ及び異なったリセット線のリセットスイッチは垂直
方向に分離することが可能になり、それにより水平方向
の集積度を向上させることが可能になって、画素ピッチ
の縮小化を図ることができる。In the solid-state image pickup device having such a structure, since the horizontal selection switch and the reset switch can independently correspond to each signal read line and the reset line, the horizontal selection switches of different signal read lines are provided. Further, the reset switches of different reset lines can be separated in the vertical direction, which makes it possible to improve the integration degree in the horizontal direction and reduce the pixel pitch.
【００１２】[0012]
【実施例】次に実施例について説明する。図１は、本発
明に係る固体撮像装置の１実施例における水平選択用ス
イッチ及びリセットスイッチ部分の構成を示す回路構成
図である。なお、ＣＭＤ画素からなる受光部及び垂直走
査回路の構成は、図４に示した従来例と同様なので、図
示を省略する。図２は、図１の点線で囲った部分のレイ
アウト例を図示したものであり、図３は、図２のＢ−
Ｂ′間の断面図を模式的に示したものである。なお図１
〜図３において、対応する部分には同一の符号を付して
示している。EXAMPLES Next, examples will be described. FIG. 1 is a circuit configuration diagram showing a configuration of a horizontal selection switch and a reset switch portion in one embodiment of a solid-state imaging device according to the present invention. Note that the configurations of the light receiving portion composed of CMD pixels and the vertical scanning circuit are the same as those of the conventional example shown in FIG. 2 shows a layout example of a portion surrounded by a dotted line in FIG. 1, and FIG. 3 shows a line B- of FIG.
It is the figure which showed typically the cross section between B '. Figure 1
3A to 3C, corresponding parts are designated by the same reference numerals.
【００１３】まず図１に基づいて、水平選択用スイッチ
及びリセットスイッチ部分の構成について説明する。こ
の実施例では、２本の信号読み出し線115 ，116 が設け
られており、垂直ソース選択線120-1 ，120-2 ，・・・ 12
0-4 は、それぞれ水平選択用スイッチ121-1 ，121-2 ，
・・・ 121-4 を介して、１列毎に交互に異なる信号読み出
し線115 ，116 に接続されている。またリセットスイッ
チ122-1 ，122-2 ，・・・ 122-4 は、それぞれ非選択時
に、垂直ソース選択線120-1 ，120-2 ，・・・ 120-4 を、
１列毎に交互に異なるリセット線117 ，118 を介して接
地するようになっている。First, the structure of the horizontal selection switch and the reset switch will be described with reference to FIG. In this embodiment, two signal read lines 115 and 116 are provided, and vertical source selection lines 120-1, 120-2, ... 12
0-4 are horizontal selection switches 121-1, 121-2,
... 121-4 are connected to different signal readout lines 115 and 116 alternately for each column. Further, the reset switches 122-1, 122-2, ... 122-4 are connected to the vertical source selection lines 120-1, 120-2 ,.
Grounding is performed via reset lines 117 and 118 which are alternately different for each column.
【００１４】次に、本実施例における水平選択用スイッ
チ及びリセットスイッチのレイアウト及びプロセスフロ
ーについて、図２及び図３を用いて説明する。ｎ型基板
上に形成したｐ型のウエル100 上に、絶縁膜を介してポ
リシリコン103 ，104 ，105，106 を形成し、ポリシリ
コン103 ，104 ，105 ，106 に対して反転自己整合的
に、活性領域101 及び102 にｎ+ 領域を形成する。これ
により活性領域101 ，102 内の、ポリシリコン103 ，10
4 ，105 ，106 に覆われていない部分に、ｎ+ 領域が形
成される。第１の層間絶縁膜130 を全体に形成した後、
コンタクト111-1，111-2 ，112-1 ，112-2 ，113 ，114
の第１の層間絶縁膜130 を除去する。その後アルミニ
ウム等による第１の金属配線を施すことによって、信号
読み出し線115 ，116 、リセット線117 ，118 が形成さ
れる。更に第２の層間絶縁膜131 を全体に形成した後、
コンタクト119-1 ，119-2 ，，・・・119-4の第１及び第２
の層間絶縁膜130 及び131 を除去する。その後アルミニ
ウム等による第２の金属配線を施すことによって、垂直
ソース選択線120-1 ，120-2 ，・・・ 120-4 が形成され
る。このとき、第２の金属配線で直接にｎ+ 領域とのコ
ンタクトを形成することが困難な場合は、中間に第１の
金属配線を介することで解決される。Next, the layout and process flow of the horizontal selection switch and the reset switch in this embodiment will be described with reference to FIGS. Polysilicon 103, 104, 105, 106 are formed on a p-type well 100 formed on an n-type substrate with an insulating film interposed therebetween, and the polysilicon 103, 104, 105, 106 are inverted and self-aligned with each other. , N + regions are formed in the active regions 101 and 102. As a result, in the active regions 101, 102, the polysilicon 103, 10
An n + region is formed in a portion not covered with 4, 105 and 106. After forming the first interlayer insulating film 130 on the entire surface,
Contact 111-1, 111-2, 112-1, 112-2, 113, 114
The first interlayer insulating film 130 is removed. After that, by applying a first metal wiring made of aluminum or the like, the signal read lines 115 and 116 and the reset lines 117 and 118 are formed. Further, after forming the second interlayer insulating film 131 on the entire surface,
First and second contacts 119-1, 119-2, ... 119-4
The interlayer insulating films 130 and 131 are removed. Then, by applying a second metal wiring made of aluminum or the like, vertical source selection lines 120-1, 120-2, ... 120-4 are formed. At this time, when it is difficult to directly form a contact with the n + region by the second metal wiring, it is solved by interposing the first metal wiring in the middle.
【００１５】このような構成のレイアウトにより、各水
平選択用スイッチ及び各リセットスイッチは、それぞれ
次のような部材で構成されたＮＭＯＳＦＥＴに対応す
る。すなわち図１における水平選択用スイッチ121-1
は、コンタクト119-1 ，ポリシリコン103 ，コンタクト
111-1 で構成されるＮＭＯＳＦＥＴに対応し、水平選択
用スイッチ121-2 は、コンタクト119-2 ，ポリシリコン
103 ，コンタクト112-1 で構成されるＮＭＯＳＦＥＴに
対応する。また水平選択用スイッチ121-3 は、コンタク
ト119-3 ，ポリシリコン106 ，コンタクト111-2 で構成
されるＮＭＯＳＦＥＴに対応し、水平選択用スイッチ12
1-4 は、コンタクト119-4 ，ポリシリコン106 ，コンタ
クト112-2 で構成されるＮＭＯＳＦＥＴに対応する。リ
セットスイッチ122-1 は、コンタクト119-1 ，ポリシリ
コン104 ，コンタクト113 で構成されるＮＭＯＳＦＥＴ
に対応し、リセットスイッチ122-2 は、コンタクト119-
2 ，ポリシリコン104 ，コンタクト114 で構成されるＮ
ＭＯＳＦＥＴに対応する。またリセットスイッチ122-3
は、コンタクト119-3 ，ポリシリコン105 ，コンタクト
113 で構成されるＮＭＯＳＦＥＴに対応し、リセットス
イッチ122-4 は、コンタクト119-4 ，ポリシリコン105
，コンタクト114 で構成されるＮＭＯＳＦＥＴに対応
する。With such a layout, each horizontal selection switch and each reset switch correspond to an NMOSFET composed of the following members. That is, the horizontal selection switch 121-1 in FIG.
, Contacts 119-1, polysilicon 103, contacts
Corresponding to NMOSFET composed of 111-1, horizontal selection switch 121-2 has contact 119-2, polysilicon
It corresponds to an NMOSFET composed of 103 and contact 112-1. The horizontal selection switch 121-3 corresponds to the NMOSFET composed of the contact 119-3, the polysilicon 106, and the contact 111-2, and the horizontal selection switch 12-3.
1-4 correspond to the NMOSFET composed of the contact 119-4, the polysilicon 106, and the contact 112-2. The reset switch 122-1 is an NMOSFET composed of a contact 119-1, a polysilicon 104 and a contact 113.
Corresponding to the reset switch 122-2, contact 119-
2, N composed of polysilicon 104 and contact 114
Corresponds to MOSFET. Also reset switch 122-3
Are contacts 119-3, polysilicon 105, contacts
Corresponding to the NMOSFET composed of 113, the reset switch 122-4 has a contact 119-4 and a polysilicon 105.
, 114 corresponding to the NMOSFET.
【００１６】以上のように、本実施例によれば、２本の
信号読み出し線115 ，116 に対し、それぞれ独立の活性
領域101 ，102 とリセット線117 ，118 を設け、信号読
み出し線115 ，116 及びリセット線117 ，118 と垂直ソ
ース選択線120-1 ，・・・ 120-4 とを接続するスイッチ群
121-1 ，・・・ 121-4 ，122-1 ，・・・ 122-4 を、各信号読
み出し線及び各リセット線で垂直方向に独立に構成する
ことにより、水平方向の１画素のピッチ内にレイアウト
するＭＯＳＦＥＴからなるスイッチの数を１つとするこ
とが可能となる。As described above, according to this embodiment, the two signal read lines 115 and 116 are provided with the active regions 101 and 102 and the reset lines 117 and 118, which are independent of each other, and the signal read lines 115 and 116 are provided. And a group of switches for connecting the reset lines 117, 118 and the vertical source selection lines 120-1, ... 120-4
By configuring 121-1, ... 121-4, 122-1, ... 122-4 independently in the vertical direction for each signal read line and each reset line, the pitch within one pixel pitch in the horizontal direction can be achieved. The number of switches composed of MOSFETs to be laid out can be reduced to one.
【００１７】更に、２本の信号読み出し線に対し、それ
ぞれ独立にリセット線を設けているため、２本の信号読
み出し線のばらつき成分を、それぞれのリセット線に印
加する電圧を変えることによって補正をすることも可能
になる。また各信号読み出し線及びリセット線に対応す
る各活性領域に存在するウエルを電気的に分離し、各ウ
エルに印加するＭＯＳＦＥＴの基板電圧を変えることに
よって、２本の信号読み出し線のばらつき成分を補正を
することも可能になる。Further, since the reset lines are provided independently for the two signal read lines, the variation component of the two signal read lines is corrected by changing the voltage applied to each reset line. It becomes possible to do it. Further, the wells existing in the respective active regions corresponding to the respective signal read lines and the reset lines are electrically separated, and the substrate voltage of the MOSFET applied to each well is changed to correct the variation component of the two signal read lines. It is also possible to
【００１８】上記実施例では、本発明をＣＭＤを画素と
して用いた固体撮像装置に適用したものを示したが、本
発明は、これのみに限られるものではなく、ＳＩＴ，Ａ
ＭＩ，ＢＡＳＩＳ，ＦＧＡ等の増幅型撮像素子を用いた
固体撮像装置を始め、ＭＯＳ型固体撮像装置や、フォト
ダイオードアレイ等にも適用できることは明らかであ
る。In the above embodiment, the present invention is applied to a solid-state image pickup device using CMD as a pixel, but the present invention is not limited to this, and SIT, A
It is obvious that the present invention can be applied to a MOS type solid-state image pickup device, a photodiode array, etc., as well as a solid-state image pickup device using an amplification type image pickup element such as MI, BASIS, FGA.
【００１９】[0019]
【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、複数の信号読み出し線に対し、それぞ
れ独立にリセット線を設けたので、信号読み出し線及び
リセット線と垂直ソース選択線とを接続する選択スイッ
チ及びリセットスイッチを、各信号読み出し線及びリセ
ット線に対して空間的に独立に構成することができ、こ
れにより１画素のピッチの間にレイアウトする選択スイ
ッチあるいはリセットスイッチの数を削減することが可
能となり、水平方向の画素ピッチの縮小化を図ることが
できる。As described above on the basis of the embodiments,
According to the present invention, since the reset line is provided independently for each of the plurality of signal read lines, the selection switch and the reset switch for connecting the signal read line and the reset line to the vertical source selection line are provided for each signal read line. And the reset line can be spatially independent of each other, which makes it possible to reduce the number of selection switches or reset switches laid out in the pitch of one pixel, and reduce the pixel pitch in the horizontal direction. Can be realized.
【図１】本発明に係る固体撮像装置の第１実施例の水平
選択用スイッチ及びリセットスイッチ部分を示す回路構
成図である。FIG. 1 is a circuit configuration diagram showing a horizontal selection switch and a reset switch portion of a first embodiment of a solid-state imaging device according to the present invention.
【図２】図１に示したスイッチ部分のレイアウト例を示
す図である。FIG. 2 is a diagram showing a layout example of a switch portion shown in FIG.
【図３】図２のＢ−Ｂ′線に沿った断面を示す図であ
る。FIG. 3 is a view showing a cross section taken along line BB ′ of FIG.
【図４】従来のＣＭＤを画素として用いた固体撮像装置
の構成例を示す回路構成図である。FIG. 4 is a circuit configuration diagram showing a configuration example of a conventional solid-state imaging device using a CMD as a pixel.
【図５】図４に示した水平選択用スイッチ及びリセット
スイッチ部分のレイアウト例を示す図である。FIG. 5 is a diagram showing a layout example of a horizontal selection switch and a reset switch portion shown in FIG.
【図６】図５のＡ−Ａ′線に沿った断面を示す図であ
る。6 is a diagram showing a cross section taken along line AA ′ of FIG.
100 ウエル 101 ，102 活性領域 103 ，104 ，105 ，106 ポリシリコン 115 ，116 信号読み出し線 117 ，118 リセット線 120-1 〜120-4 垂直ソース選択線 121-1 〜121-4 水平選択用スイッチ 122-1 〜122-4 リセットスイッチ 100 well 101, 102 active area 103, 104, 105, 106 polysilicon 115, 116 signal readout line 117, 118 reset line 120-1 to 120-4 vertical source selection line 121-1 to 121-4 horizontal selection switch 122 -1 to 122-4 Reset switch
Claims (6)
方向に配列された画素に共通に接続された行選択線と、
垂直方向に配列された画素に共通に接続された垂直ソー
ス選択線と、複数の画素信号を同時に並列的に出力させ
るための複数の信号読み出し線と、垂直ソース選択線と
信号読み出し線とを接続するための選択スイッチと、該
選択スイッチと並列に、非選択時の垂直ソース選択線の
電位を固定するためのリセット線に接続されたリセット
スイッチとを有する固体撮像装置において、前記複数の
信号読み出し線それぞれに対し独立したリセット線を設
けたことを特徴とする固体撮像装置。1. A pixel arranged in a matrix, and a row selection line commonly connected to the pixels arranged in a horizontal direction,
A vertical source selection line commonly connected to pixels arranged in the vertical direction, a plurality of signal readout lines for simultaneously outputting a plurality of pixel signals in parallel, and a vertical source selection line and a signal readout line are connected. And a reset switch connected to a reset line for fixing the potential of the vertical source selection line in the non-selected state in parallel with the selection switch for reading the plurality of signals. A solid-state imaging device characterized in that an independent reset line is provided for each line.
設定されていることを特徴とする請求項１記載の固体撮
像装置。2. The solid-state imaging device according to claim 1, wherein the plurality of reset lines are independently set with a potential.
択スイッチと前記複数のリセット線に接続するリセット
スイッチを構成する各ＭＯＳＦＥＴを、半導体基板に形
成されたウエル領域内に互いに電気的に絶縁されて設け
た複数の活性領域に、信号読み出し線及びリセット線毎
に独立に配置させたことを特徴とする請求項１又は２記
載の固体撮像装置。3. MOSFETs constituting a selection switch connected to the plurality of signal read lines and a reset switch connected to the plurality of reset lines are electrically insulated from each other in a well region formed in a semiconductor substrate. 3. The solid-state image pickup device according to claim 1, wherein the plurality of active regions provided as above are independently arranged for each of the signal read line and the reset line.
エル領域は、前記複数の活性領域毎に独立に且つ電気的
に絶縁させて形成されていることを特徴とする請求項３
記載の固体撮像装置。4. The well regions formed in the plurality of active regions are formed independently and electrically insulated from each other in the plurality of active regions.
The solid-state imaging device described.
されていることを特徴とする請求項４記載の固体撮像装
置。5. The solid-state imaging device according to claim 4, wherein the plurality of wells are independently set with a potential.
Ｄ，ＢＡＳＩＳ，ＦＧＡ等の増幅型固体撮像素子を用い
たことを特徴とする請求項１〜５のいずれか１項に記載
の固体撮像装置。6. The SIT, AMI, CM as the pixel
The solid-state imaging device according to claim 1, wherein an amplification type solid-state imaging device such as D, BASIS, FGA is used.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5114210A JPH06311432A (en) | 1993-04-19 | 1993-04-19 | Solid-state image pickup device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5114210A JPH06311432A (en) | 1993-04-19 | 1993-04-19 | Solid-state image pickup device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06311432A true JPH06311432A (en) | 1994-11-04 |
Family
ID=14631973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5114210A Withdrawn JPH06311432A (en) | 1993-04-19 | 1993-04-19 | Solid-state image pickup device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06311432A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008295078A (en) * | 2008-07-14 | 2008-12-04 | Canon Inc | Signal output device and method, and solid-state imaging apparatus |
| JP2009141528A (en) * | 2007-12-04 | 2009-06-25 | Canon Inc | Imaging device and imaging system |
| US7760260B2 (en) | 2003-01-28 | 2010-07-20 | Panasonic Corporation | Solid state imaging apparatus, method for driving the same and camera using the same |
| JP2014007645A (en) * | 2012-06-26 | 2014-01-16 | Sony Corp | Controller and control method |
-
1993
- 1993-04-19 JP JP5114210A patent/JPH06311432A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7760260B2 (en) | 2003-01-28 | 2010-07-20 | Panasonic Corporation | Solid state imaging apparatus, method for driving the same and camera using the same |
| JP2009141528A (en) * | 2007-12-04 | 2009-06-25 | Canon Inc | Imaging device and imaging system |
| JP2008295078A (en) * | 2008-07-14 | 2008-12-04 | Canon Inc | Signal output device and method, and solid-state imaging apparatus |
| JP2014007645A (en) * | 2012-06-26 | 2014-01-16 | Sony Corp | Controller and control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7944493B2 (en) | Solid-state imaging device with specific contact arrangement | |
| EP0435101B1 (en) | Matrix liquid crystal display device using thin film transistors | |
| KR100614720B1 (en) | Active pixel sensor with shared row timing signals | |
| US6759641B1 (en) | Imager with adjustable resolution | |
| KR20040064239A (en) | APS pixel with reset noise suppression and programmable binning capability | |
| EP0362948A3 (en) | Matrix display device | |
| US4542409A (en) | Single gate line interlace solid-state color imager | |
| US5229857A (en) | Solid state imaging apparatus with large electric charge amount in vertical transfer | |
| JPH06236982A (en) | Color linear image sensor | |
| JP3284816B2 (en) | Solid-state imaging device | |
| JPH06311432A (en) | Solid-state image pickup device | |
| KR19980024922A (en) | A CCD image sensor having a two-layer electrode structure | |
| US7471325B2 (en) | Scanning switch transistor for solid-state imaging device | |
| JPS6038869A (en) | Two-dimensional charge coupled device image sensor | |
| US5272537A (en) | Solid state imaging device for obtaining normal and mirror images from a single output | |
| JPH0685113B2 (en) | Matrix liquid crystal display panel | |
| KR19980063463A (en) | Solid state image pickup device and driving method thereof | |
| JPH05297399A (en) | Electrode structure of display device | |
| KR100421120B1 (en) | Method for arranging a pixel array in a cmos image sensor | |
| JP3713863B2 (en) | Solid-state image sensor | |
| JPH11155103A (en) | Solid-state image-pickup device | |
| JPH1073837A (en) | Liquid crystal display device | |
| JPH06283696A (en) | Scanning circuit for solid state image sensor | |
| JPS6083299A (en) | Charge coupled semiconductor device | |
| JPH0754975B2 (en) | Active matrix liquid crystal display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |