JPH06311126A - 送信フレーム生成回路 - Google Patents
送信フレーム生成回路Info
- Publication number
- JPH06311126A JPH06311126A JP5093986A JP9398693A JPH06311126A JP H06311126 A JPH06311126 A JP H06311126A JP 5093986 A JP5093986 A JP 5093986A JP 9398693 A JP9398693 A JP 9398693A JP H06311126 A JPH06311126 A JP H06311126A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- transmission
- generation circuit
- circuit
- overhead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 バーストでフレームを構成し、データを多重
化する場合に、異なるフレームを生成するためにフレー
ムを分割してモードを切り替えることにより、所望のフ
レームを同一回路で生成できるようにする。 【構成】 送信アドレスカウンタ１２は送信フレームパ
ルス生成回路１１で生成されたフレームパルスを基準に
ＣＰＵ１３で設定された初期値からカウントアップす
る。アドレスデコーダ１４は送信アドレスカウンタ１２
の出力をＣＰＵ１３により設定・変更可能な値でデコー
ド（比較）することにより、フレームを構成するのに必
要な制御信号を生成する。アドレスデコーダ１４の制御
信号により、データ多重回路１７は同期語生成回路１
５、オーバーヘッド生成回路１６から生成された同期
語、オーバーヘッドをデータに付加し、フレーム構成の
データを生成し、送信回路１８で衛星に向けて送信フレ
ームとして送信する。
化する場合に、異なるフレームを生成するためにフレー
ムを分割してモードを切り替えることにより、所望のフ
レームを同一回路で生成できるようにする。 【構成】 送信アドレスカウンタ１２は送信フレームパ
ルス生成回路１１で生成されたフレームパルスを基準に
ＣＰＵ１３で設定された初期値からカウントアップす
る。アドレスデコーダ１４は送信アドレスカウンタ１２
の出力をＣＰＵ１３により設定・変更可能な値でデコー
ド（比較）することにより、フレームを構成するのに必
要な制御信号を生成する。アドレスデコーダ１４の制御
信号により、データ多重回路１７は同期語生成回路１
５、オーバーヘッド生成回路１６から生成された同期
語、オーバーヘッドをデータに付加し、フレーム構成の
データを生成し、送信回路１８で衛星に向けて送信フレ
ームとして送信する。
Description
【０００１】
【産業上の利用分野】本発明は送信フレーム生成回路に
関し、特に、データをバーストのフレーム構成で通信す
る衛星通信装置において、フレームを構成するためのデ
ータを多重化する制御信号を用いて、同一回路で任意の
異なるフレーム構成を生成する送信フレーム生成回路に
関する。
関し、特に、データをバーストのフレーム構成で通信す
る衛星通信装置において、フレームを構成するためのデ
ータを多重化する制御信号を用いて、同一回路で任意の
異なるフレーム構成を生成する送信フレーム生成回路に
関する。
【０００２】
【従来の技術】従来、音声などのデータにオーバーヘッ
ドを多重化してフレーム構成をとって通信を行う場合、
フレームパルスを基準にしてタイミングＲＯＭのマスク
パターンやＦＩＦＯメモリのリード、ライト信号を制御
する生成回路を構成する事により、フレーム構成を実現
してきた。送信フレームにいくつかの種類がある場合に
は、そのフレームに合わせたマスクパターンを生成しな
ければならない。そのため、送信フレームの種類が少な
い場合には、タイミングＲＯＭが有効である。タイミン
グＲＯＭの内容を書き換えるだけで異なるフレーム構成
や異なるフレーム長の送信フレームを生成することがで
きる。
ドを多重化してフレーム構成をとって通信を行う場合、
フレームパルスを基準にしてタイミングＲＯＭのマスク
パターンやＦＩＦＯメモリのリード、ライト信号を制御
する生成回路を構成する事により、フレーム構成を実現
してきた。送信フレームにいくつかの種類がある場合に
は、そのフレームに合わせたマスクパターンを生成しな
ければならない。そのため、送信フレームの種類が少な
い場合には、タイミングＲＯＭが有効である。タイミン
グＲＯＭの内容を書き換えるだけで異なるフレーム構成
や異なるフレーム長の送信フレームを生成することがで
きる。
【０００３】バーストのフレームを構成する場合には、
タイミングＲＯＭにプリアンブル、データ多重化パター
ン、バーストの終結パターン等の多重化に必要な制御信
号を書き込んでおき、これらを組み合わせて送信フレー
ムを生成していた。
タイミングＲＯＭにプリアンブル、データ多重化パター
ン、バーストの終結パターン等の多重化に必要な制御信
号を書き込んでおき、これらを組み合わせて送信フレー
ムを生成していた。
【０００４】
【発明が解決しようとする課題】従来、音声を検出し
て、バーストの先頭に付加するプリアンブル間に音声信
号に対する符号化、多重化、速度変換などの全部の処理
を行うためには、フレーム構成をとるためのタイミング
信号を作成するのに、大規模な回路が必要であった。ま
た、入力される音声により検出される音声検出信号は、
様々なタイミングであり、音声検出信号の間隔により、
バーストを終結させたり、２つの音声を一つのバースト
につなげて送信させなければならない。最近、ＬＳＩ技
術の発達により通信装置を小型化する要求から、大容量
のＬＳＩ化が容易に行えるようになってきた。
て、バーストの先頭に付加するプリアンブル間に音声信
号に対する符号化、多重化、速度変換などの全部の処理
を行うためには、フレーム構成をとるためのタイミング
信号を作成するのに、大規模な回路が必要であった。ま
た、入力される音声により検出される音声検出信号は、
様々なタイミングであり、音声検出信号の間隔により、
バーストを終結させたり、２つの音声を一つのバースト
につなげて送信させなければならない。最近、ＬＳＩ技
術の発達により通信装置を小型化する要求から、大容量
のＬＳＩ化が容易に行えるようになってきた。
【０００５】本発明の目的は、バーストでフレームを構
成してデータを多重化する場合に、異なるフレームを生
成するために、フレームを分割してモードを切り替える
ことにより、所望のフレームを設定により変換可能なア
ドレスデコーダを用いて同一回路で生成できるようにし
た送信フレーム生成回路を提供することにある。
成してデータを多重化する場合に、異なるフレームを生
成するために、フレームを分割してモードを切り替える
ことにより、所望のフレームを設定により変換可能なア
ドレスデコーダを用いて同一回路で生成できるようにし
た送信フレーム生成回路を提供することにある。
【０００６】
【課題を解決するための手段】本発明による送信フレー
ム生成回路は、送信フレームパルスを生成する送信フレ
ームパルス生成回路と、送信フレームパルスを基準にし
て送信アドレスをカウントする送信アドレスカウンタ
と、送信アドレスをデコードして制御信号を出力するア
ドレスデコーダと、送信アドレスカウンタおよびアドレ
スデコーダに、それぞれ、初期値およびパラメータを設
定する中央制御装置と、同期語を生成する同期語生成回
路と、オーバーヘッドを生成するオーバーヘッド生成回
路と、制御信号に基づいて、同期語およびオーバーヘッ
ドをデータに付加して、フレーム構成のデータを生成す
るデータ多重化回路と、フレーム構成のデータを送信フ
レームとして衛星に向けて送信する送信回路とを備えた
ことを特徴とする。
ム生成回路は、送信フレームパルスを生成する送信フレ
ームパルス生成回路と、送信フレームパルスを基準にし
て送信アドレスをカウントする送信アドレスカウンタ
と、送信アドレスをデコードして制御信号を出力するア
ドレスデコーダと、送信アドレスカウンタおよびアドレ
スデコーダに、それぞれ、初期値およびパラメータを設
定する中央制御装置と、同期語を生成する同期語生成回
路と、オーバーヘッドを生成するオーバーヘッド生成回
路と、制御信号に基づいて、同期語およびオーバーヘッ
ドをデータに付加して、フレーム構成のデータを生成す
るデータ多重化回路と、フレーム構成のデータを送信フ
レームとして衛星に向けて送信する送信回路とを備えた
ことを特徴とする。
【０００７】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００８】図１に本発明の一実施例による送信フレー
ム生成回路を備えた衛星通信装置１０を示す。この衛星
通信装置１０は地球局に設けられる。図示の衛星通信装
置１０は、送信フレームパルス生成回路１１と、送信ア
ドレスカウンタ１２と、中央制御装置（ＣＰＵ）１３
と、アドレスデコーダ１４と、同期語生成回路１５と、
オーバーヘッド生成回路１６と、データ多重回路１７
と、送信回路１８とを有する。データ多重回路１７は、
スクランブラ（図示せず）とＦＥＣ（forward error co
rrection）エンコーダ（図示せず）を有する。
ム生成回路を備えた衛星通信装置１０を示す。この衛星
通信装置１０は地球局に設けられる。図示の衛星通信装
置１０は、送信フレームパルス生成回路１１と、送信ア
ドレスカウンタ１２と、中央制御装置（ＣＰＵ）１３
と、アドレスデコーダ１４と、同期語生成回路１５と、
オーバーヘッド生成回路１６と、データ多重回路１７
と、送信回路１８とを有する。データ多重回路１７は、
スクランブラ（図示せず）とＦＥＣ（forward error co
rrection）エンコーダ（図示せず）を有する。
【０００９】送信フレームパルス生成回路１１は送信フ
レームパルスを生成する。この送信フレームパルスは送
信アドレスカウンタ１２に供給される。また、この送信
アドレスカウンタ１２にはＣＰＵ１３からスタートアド
レス（初期値）が設定される。送信アドレスカウンタ１
２は送信フレームパルスをロード信号とし、初期値から
カウントアップし、送信アドレスを出力する。この送信
アドレスはアドレスデコーダ１４に供給される。このア
ドレスデコーダ１４にはフレームにより決められた値が
予め設定されている。この決められた値はＣＰＵ１３か
ら設定するようにしても良い。この決められた値はＣＰ
Ｕ１３により変更可能である。アドレスデコーダ１４
は、送信アドレスを決められた値でデコードして、制御
信号を生成する。この制御信号には、データを多重する
のに必要なスクランブラやＦＥＣエンコーダ等のクロッ
クのマスク信号やゲート信号やバーストフレームを構成
するためのモード切り替え信号がある。ここで、アドレ
スデコーダ１４は、送信アドレスを決められた値でデコ
ードする代わりに、送信アドレスと決められた値との比
較を行うようにしても良い。
レームパルスを生成する。この送信フレームパルスは送
信アドレスカウンタ１２に供給される。また、この送信
アドレスカウンタ１２にはＣＰＵ１３からスタートアド
レス（初期値）が設定される。送信アドレスカウンタ１
２は送信フレームパルスをロード信号とし、初期値から
カウントアップし、送信アドレスを出力する。この送信
アドレスはアドレスデコーダ１４に供給される。このア
ドレスデコーダ１４にはフレームにより決められた値が
予め設定されている。この決められた値はＣＰＵ１３か
ら設定するようにしても良い。この決められた値はＣＰ
Ｕ１３により変更可能である。アドレスデコーダ１４
は、送信アドレスを決められた値でデコードして、制御
信号を生成する。この制御信号には、データを多重する
のに必要なスクランブラやＦＥＣエンコーダ等のクロッ
クのマスク信号やゲート信号やバーストフレームを構成
するためのモード切り替え信号がある。ここで、アドレ
スデコーダ１４は、送信アドレスを決められた値でデコ
ードする代わりに、送信アドレスと決められた値との比
較を行うようにしても良い。
【００１０】モードを切り替える場合、ＣＰＵ１３から
送信フレームパルスにより送信アドレスカウンタ１２に
スタートアドレス（初期値）がロードされる前までに、
次のモードの値をアドレスデコーダ１４の上位アドレス
に設定しておかなければならない。
送信フレームパルスにより送信アドレスカウンタ１２に
スタートアドレス（初期値）がロードされる前までに、
次のモードの値をアドレスデコーダ１４の上位アドレス
に設定しておかなければならない。
【００１１】ＣＰＵ１３により同期語のパターンとフレ
ームごとのオーバーヘッドの情報がそれぞれ同期語生成
回路１５とオーバーヘッド生成回路１６に設定される。
同期語生成回路１５とオーバーヘッド生成回路１６と
は、それぞれ、設定された同期語のパターンとフレーム
ごとのオーバーヘッドの情報とを生成する。これら生成
された同期語のパターンとフレームごとのオーバーヘッ
ドの情報とはデータ多重回路１７に供給される。このデ
ータ多重回路１７にはアドレスデコーダ１４の制御信号
も供給される。また、このデータ多重回路１７には、本
衛星通信装置１０に接続される電話機などの端末からデ
ータが供給される。データ多重回路１７は、アドレスデ
コーダ１４の制御信号に基づいて、同期語のパターンと
オーバーヘッドの情報とをデータに付加し、フレーム構
成のデータを生成する。このフレーム構成のデータは送
信回路１８に供給される。送信回路１８はフレーム構成
のデータを送信フレームとして衛星（図示せず）に向け
て送信する。
ームごとのオーバーヘッドの情報がそれぞれ同期語生成
回路１５とオーバーヘッド生成回路１６に設定される。
同期語生成回路１５とオーバーヘッド生成回路１６と
は、それぞれ、設定された同期語のパターンとフレーム
ごとのオーバーヘッドの情報とを生成する。これら生成
された同期語のパターンとフレームごとのオーバーヘッ
ドの情報とはデータ多重回路１７に供給される。このデ
ータ多重回路１７にはアドレスデコーダ１４の制御信号
も供給される。また、このデータ多重回路１７には、本
衛星通信装置１０に接続される電話機などの端末からデ
ータが供給される。データ多重回路１７は、アドレスデ
コーダ１４の制御信号に基づいて、同期語のパターンと
オーバーヘッドの情報とをデータに付加し、フレーム構
成のデータを生成する。このフレーム構成のデータは送
信回路１８に供給される。送信回路１８はフレーム構成
のデータを送信フレームとして衛星（図示せず）に向け
て送信する。
【００１２】例えば、データ多重回路１７で同期語とオ
ーバーヘッドとデータとによりフレームを構成する場合
に、アドレスデコーダ１４は、同期語やオーバーヘッド
を多重化するタイミング信号やスクランブラのゲート信
号やクロック、ＦＥＣエンコーダのゲート信号やクロッ
ク等の制御信号を生成する。しかし、同期語やオーバー
ヘッドのビット数やフレーム構成が異なる場合には、そ
のタイミング信号も変更しなければならない。アドレス
デコーダ１４では、そのデコード値をＣＰＵ１３からパ
ラメータ設定可能なようにすることによって、様々なフ
レーム構成をとることができる。
ーバーヘッドとデータとによりフレームを構成する場合
に、アドレスデコーダ１４は、同期語やオーバーヘッド
を多重化するタイミング信号やスクランブラのゲート信
号やクロック、ＦＥＣエンコーダのゲート信号やクロッ
ク等の制御信号を生成する。しかし、同期語やオーバー
ヘッドのビット数やフレーム構成が異なる場合には、そ
のタイミング信号も変更しなければならない。アドレス
デコーダ１４では、そのデコード値をＣＰＵ１３からパ
ラメータ設定可能なようにすることによって、様々なフ
レーム構成をとることができる。
【００１３】送信アドレスカウンタ１２の下位アドレス
が共通になるように、アドレスデコーダ１４がタイミン
グ信号を生成すれば、上位アドレスをモードとして送信
アドレスカウンタ１２の出力に関係なく切り替えること
ができる。フレーム長は普通は一定であるが、プリアン
ブルやバーストの終結等がフレーム長と異なる長さであ
っても、スタートアドレス（初期値）とモードの設定を
変更するだけで簡単にフレームを構成すること（データ
を多重化すること）を実現できる。また、アドレスデコ
ーダ１４でフレームをどのように実現するかによって、
バーストフレームを区切るかにより、送信フレームパル
スやキャリアオン制御信号をトリガにして同一回路で異
なるフレームのバーストを生成することができる。
が共通になるように、アドレスデコーダ１４がタイミン
グ信号を生成すれば、上位アドレスをモードとして送信
アドレスカウンタ１２の出力に関係なく切り替えること
ができる。フレーム長は普通は一定であるが、プリアン
ブルやバーストの終結等がフレーム長と異なる長さであ
っても、スタートアドレス（初期値）とモードの設定を
変更するだけで簡単にフレームを構成すること（データ
を多重化すること）を実現できる。また、アドレスデコ
ーダ１４でフレームをどのように実現するかによって、
バーストフレームを区切るかにより、送信フレームパル
スやキャリアオン制御信号をトリガにして同一回路で異
なるフレームのバーストを生成することができる。
【００１４】これに対し、従来のようにタイミングＲＯ
Ｍを使用してフレームを変更する場合には、タイミング
ＲＯＭの容量には制限があるので、その内容を書き換え
なければならなかった。
Ｍを使用してフレームを変更する場合には、タイミング
ＲＯＭの容量には制限があるので、その内容を書き換え
なければならなかった。
【００１５】以上、本発明を実施例によって説明してき
たが、本発明は上述した実施例に限定せず、本発明の要
旨を逸脱しない範囲内で種々の変更・変形が可能である
のはいうまでもない。
たが、本発明は上述した実施例に限定せず、本発明の要
旨を逸脱しない範囲内で種々の変更・変形が可能である
のはいうまでもない。
【００１６】
【発明の効果】以上説明したように本発明の送信フレー
ム生成回路は、データをバーストのフレーム構成で通信
する衛星通信装置において、モードを切り替えることに
より同一回路で任意の異なるフレームを組み合わせてバ
ーストのフレームを構成することができる。従来のよう
なタイミングＲＯＭの書き込み方法ではなく、アドレス
デコーダを用い、デコーダ値を変更することにより異な
るフレームを生成することができ、フレーム構成の変更
に汎用的に対応できる。タイミングＲＯＭを使用しない
ので、回路構成が複雑でなく、全てロジックで実現でき
るので、ＬＳＩ化が容易に行え、小型化が可能であると
いう利点もある。
ム生成回路は、データをバーストのフレーム構成で通信
する衛星通信装置において、モードを切り替えることに
より同一回路で任意の異なるフレームを組み合わせてバ
ーストのフレームを構成することができる。従来のよう
なタイミングＲＯＭの書き込み方法ではなく、アドレス
デコーダを用い、デコーダ値を変更することにより異な
るフレームを生成することができ、フレーム構成の変更
に汎用的に対応できる。タイミングＲＯＭを使用しない
ので、回路構成が複雑でなく、全てロジックで実現でき
るので、ＬＳＩ化が容易に行え、小型化が可能であると
いう利点もある。
【図１】本発明の一実施例による送信フレーム生成回路
を備えた衛星通信装置のブロックである。
を備えた衛星通信装置のブロックである。
１０ 衛星通信装置 １１ 送信フレームパルス生成回路 １２ 送信アドレスカウンタ １３ ＣＰＵ １４ アドレスデコーダ １５ 同期語生成回路 １６ オーバーヘッド生成回路 １７ データ多重回路 １８ 送信回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 7/08 Ａ 7741−5Ｋ
Claims (2)
- 【請求項１】 送信フレームパルスを生成する送信フレ
ームパルス生成回路と、 前記送信フレームパルスを基準にして送信アドレスをカ
ウントする送信アドレスカウンタと、 前記送信アドレスをデコードして制御信号を出力するア
ドレスデコーダと、 前記送信アドレスカウンタおよび前記アドレスデコーダ
に、ぞれぞれ、初期値およびパラメータを設定する中央
制御装置と、 同期語を生成する同期語生成回路と、 オーバーヘッドを生成するオーバーヘッド生成回路と、 前記制御信号に基づいて、前記同期語および前記オーバ
ーヘッドをデータに付加して、フレーム構成のデータを
生成するデータ多重化回路と、 前記フレーム構成のデータを送信フレームとして衛星に
向けて送信する送信回路とを備えたことを特徴とする送
信フレーム生成回路。 - 【請求項２】 前記中央制御装置は、前記同期語生成回
路および前記オーバーヘッド生成回路に、それぞれ、前
記同期語および前記オーバーヘッドを設定する、請求項
１記載の送信フレーム生成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5093986A JPH0773252B2 (ja) | 1993-04-21 | 1993-04-21 | 送信フレーム生成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5093986A JPH0773252B2 (ja) | 1993-04-21 | 1993-04-21 | 送信フレーム生成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06311126A true JPH06311126A (ja) | 1994-11-04 |
| JPH0773252B2 JPH0773252B2 (ja) | 1995-08-02 |
Family
ID=14097729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5093986A Expired - Fee Related JPH0773252B2 (ja) | 1993-04-21 | 1993-04-21 | 送信フレーム生成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0773252B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1515217A3 (en) * | 2003-07-17 | 2006-06-14 | Nec Corporation | Data transfer system and readjustment control method for use with the system |
| US8073994B2 (en) | 2000-05-03 | 2011-12-06 | At&T Laboratories | Data transfer, synchronising applications, and low latency networks |
-
1993
- 1993-04-21 JP JP5093986A patent/JPH0773252B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8346971B2 (en) | 1999-05-04 | 2013-01-01 | At&T Intellectual Property I, Lp | Data transfer, synchronising applications, and low latency networks |
| US8423675B2 (en) * | 1999-05-04 | 2013-04-16 | At&T Intellectual Property I, L.P. | Data transfer, synchronising applications, and low latency networks |
| US8843655B2 (en) | 1999-05-04 | 2014-09-23 | At&T Investments Uk Llc | Data transfer, synchronising applications, and low latency networks |
| US9769274B2 (en) | 1999-05-04 | 2017-09-19 | At&T Investments Uk Llc | Data transfer, synchronising applications, and low latency networks |
| US8073994B2 (en) | 2000-05-03 | 2011-12-06 | At&T Laboratories | Data transfer, synchronising applications, and low latency networks |
| EP1515217A3 (en) * | 2003-07-17 | 2006-06-14 | Nec Corporation | Data transfer system and readjustment control method for use with the system |
| US7676013B2 (en) | 2003-07-17 | 2010-03-09 | Nec Corporation | Data transfer system and readjustment control method for use with the system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0773252B2 (ja) | 1995-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4598206B2 (ja) | 集積回路をパラメータ化するための方法とそのための集積回路配置構成 | |
| JPH06311126A (ja) | 送信フレーム生成回路 | |
| JPH08298516A (ja) | デジタルデータ伝送方法及びその使用方法 | |
| KR100615081B1 (ko) | 듀얼 데이터 레이트 반도체 메모리 장치 및 데이터 스트로브 신호 출력방법 | |
| JPS62141875A (ja) | 復号誤り伝播防止方式 | |
| JP3098372B2 (ja) | 通信装置 | |
| US6134288A (en) | Apparatus and method for generating a decoding clock signal in response to a period of write and read clock signals | |
| US5752183A (en) | Method and apparatus for reducing power consumption in a subscriber unit of a communication system | |
| JP2962061B2 (ja) | クロスコネクト装置 | |
| US5042054A (en) | Method for generating a data receiving clock of paging receiver | |
| KR960014678B1 (ko) | 셀룰라 기지국의 채널복호화기 디지탈 신호처리 회로 및 방법 | |
| US20030223412A1 (en) | Message-type data communication apparatus used in a DECT system | |
| SU713531A3 (ru) | Устройство дл воспроизведени текстов | |
| JP3110387B2 (ja) | マルチフレーム同期検出装置 | |
| JP2697629B2 (ja) | 速度変換装置 | |
| JPH04317228A (ja) | フレーム同期保護装置 | |
| JP2513415B2 (ja) | パラレル・シリアル信号変換回路 | |
| JPH0846956A (ja) | パケット抽出装置 | |
| JPH07327257A (ja) | 通信制御方法および装置ならびに移動体通信端末 | |
| JPS61166238A (ja) | デジタル情報通信方法 | |
| JPH05120219A (ja) | データ送信回路 | |
| JPH03116225A (ja) | 状態遷移回路 | |
| JPH0783355B2 (ja) | 同期語多重化装置 | |
| JP2002094550A (ja) | 非同期パケットデータ多重化回路 | |
| KR950702077A (ko) | 버스트에러 차단의 데이타 동기화를 하는 데이타 통신 수신기(Data communication receiver having burst error protected data synchronization) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960130 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070802 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100802 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |