JPH06311033A - アナログ電圧読取装置 - Google Patents

Abstract

(57)【要約】 【目的】 入力と出力を絶縁すると共に、簡単・安価に
構成したアナログ電圧読取装置を提供する。 【構成】 電圧−パルス列変換回路２は、読取対象アナ
ログ電圧値に応じた周波数のパルス列を出力する。フォ
トカプラ３は、パルス列を絶縁して、カウンタ４に入力
する。カウンタ４は、パルス列のパルス数をカウントす
る。ＣＰＵ６は、カウンタ４のカウント値をメモリ５に
記憶した基準パルス数により校正して、読取対象アナロ
グ電圧値に応じたデジタル値を得る。 【効果】 フォトカプラで絶縁しているため、外来ノイ
ズの影響を受けにくくなる。１チャネルに１つのフォト
カプラでよいため、構成が簡単・安価となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、読取対象アナログ電
圧をデジタル値に変換して読み取るアナログ電圧読取装
置に関し、特に、アナログ電圧値に応じて運転状態が指
令される装置に用いるアナログ電圧読取装置として有用
である。

【０００２】

【従来の技術】図５は、従来のアナログ電圧読取装置の
一例を示すブロック図である。このアナログ電圧読取装
置５１において、Ａ／Ｄコンバータ５２は、入力端子Ｔ
Ｐに与えられた読取対象アナログ電圧を、デジタル値に
変換する。そして、ＣＰＵ５３は、そのデジタル値を読
み取り、そのデジタル値に応じた処理を実行する。

【０００３】なお、この種のアナログ電圧読取装置に関
連する従来技術として、例えば実開平１−８６７３１号
公報に開示のＡ／Ｄ変換回路がある。このＡ／Ｄ変換回
路は、１チャネルにつき２つのフォトカプラを用いて、
入力と出力を絶縁するように構成されている。

【０００４】

【発明が解決しようとする課題】図５に示す従来のアナ
ログ電圧読取装置５１では、入力と出力が絶縁されてい
ないため、外来ノイズが侵入し、ＣＰＵ５３が暴走する
場合がある問題点があった。一方、実開平１−８６７３
１号公報に開示のＡ／Ｄ変換回路では、入力と出力が絶
縁されているが、１チャネルにつき２つのフォトカプラ
が必要であり、構成が複雑・高価になる問題点があっ
た。そこで、この発明の目的は、入力と出力を絶縁する
と共に、簡単・安価に構成したアナログ電圧読取装置を
提供することにある。

【０００５】

【課題を解決するための手段】第１の構成のアナログ電
圧読取装置は、読取対象アナログ電圧値に応じた周波数
のパルス列を出力する電圧−パルス列変換手段と、前記
パルス列のパルス数をカウントするカウンタと、前記電
圧−パルス列変換手段の出力側と前記カウンタの入力側
とを絶縁するフォトカプラと、前記カウンタのカウント
値を読み取る処理手段とを具備したものである。

【０００６】第２の構成のアナログ電圧読取装置は、上
記第１の構成に加えて、基準アナログ電圧の電圧値に対
応した基準値を記憶する記憶手段をさらに具備し、処理
手段は、カウンタのカウント値を前記記憶手段に記憶し
た基準値により校正するものである。

【０００７】第３の構成のアナログ電圧読取装置は、上
記第２の構成に加えて、電圧−パルス列変換手段の前段
に、測定対象アナログ電圧または基準アナログ電圧のい
ずれかを選択するアナログスイッチをさらに具備したも
のである。

【０００８】第４の構成のアナログ電圧読取装置は、上
記第１の構成から第３の構成において、電圧−パルス列
変換手段に代えて、読取対象アナログ電圧値に応じたパ
ルス幅のパルスを出力する電圧−パルス幅変換手段を用
いると共に、カウンタに代えて、前記パルス幅を計測す
るタイマを用いたものである。

【０００９】

【作用】上記第１の構成のアナログ電圧読取装置では、
読取対象アナログ電圧を、その電圧値に応じた周波数の
パルス列に変換し、そのパルス列をフォトカプラを介し
てカウンタに入力し、カウンタでパルス数をカウントす
ることにより読取対象アナログ電圧をデジタル値に変換
し、それを処理手段で読み取る。フォトカプラで絶縁し
ているため、外来ノイズの影響を受けにくくなる。ま
た、１チャネルに１つのフォトカプラでよいため、構成
が簡単・安価となる。

【００１０】上記第２の構成のアナログ電圧読取装置で
は、カウンタのカウント値を基準アナログ電圧値に対応
した基準値により校正する。そこで、電圧−パルス列変
換手段の特性によってカウント値にバラツキが生じて
も、正確なデジタル値を得ることが出来る。

【００１１】上記第３の構成のアナログ電圧読取装置で
は、アナログスイッチにより測定対象アナログ電圧また
は基準アナログ電圧のいずれかを選択して電圧−パルス
列変換手段に入力することが出来る。そこで、任意の時
点で、基準アナログ電圧を選択して、正しい基準パルス
数を記憶できるようになる。

【００１２】上記第４の構成のアナログ電圧読取装置で
は、読取対象アナログ電圧を、その電圧値に応じたパル
ス幅のパルスに変換し、そのパルスをフォトカプラを介
してタイマに入力し、タイマでパルス幅を測定すること
により読取対象アナログ電圧をデジタル値に変換し、そ
れを処理手段で読み取る。フォトカプラで絶縁している
ため、外来ノイズの影響を受けにくくなる。また、１チ
ャネルに１つのフォトカプラでよいため、構成が簡単・
安価となる。また、フォトカプラ等の特性により計測値
にバラツキが生じても、正確なデジタル値を得ることが
出来る。また、任意の時点で、基準アナログ電圧を選択
して、正しい基準パルス幅を記憶できるようになる。

【００１３】

【実施例】実施例１ 図１は、この発明の実施例１のアナログ電圧読取装置を
示すブロック図である。このアナログ電圧読取装置１
は、電圧−パルス列変換回路２と、フォトカプラ３と、
カウンタ４と、メモリ５と、ＣＰＵ６とから構成されて
いる。

【００１４】電圧−パルス列変換回路２は、入力端子Ｔ
Ｐに与えられた読取対象アナログ電圧値に応じた周波数
のパルス列を出力する。フォトカプラ３は、電圧−パル
ス列変換回路２から出力されたパルス列を、絶縁して、
カウンタ４に入力する。カウンタ４は、パルス列の所定
時間当たりのパルス数をカウントする。メモリ５（例え
ばＥＥＰＲＯＭ）は、基準アナログ電圧に対応した基準
パルス数を予め記憶している。ＣＰＵ６は、カウンタ４
のカウント値を、基準パルス数により校正して、読取対
象アナログ電圧値に応じたデジタル値を得る。そして、
そのデジタル値に応じた処理を実行する。

【００１５】次に、このアナログ電圧読取装置１の動作
を説明する。なお、メモリ５には、基準パルス数とし
て、読取可能な最小電圧Ｖｍｉｎに対応した最小パルス
数Ｃｍｉｎと，読取可能な最大電圧Ｖｍａｘに対応した
最大パルス数Ｃｍａｘとが記憶されているものとする。
まず、電圧−パルス列変換回路２は、測定対象アナログ
電圧値に応じた周波数のパルス列を出力する。カウンタ
４は、所定時間当たりのパルス数Ｃｒｄをカウントす
る。次に、ＣＰＵ６は、次の演算、 Ｖｉ＝（Ｖmax−Ｖmin）・（Ｃrd−Ｃmin）／（Ｃmax−Ｃmin）＋Ｖmin により、測定対象アナログ電圧値Ｖｉをデジタル値で算
出する。そして、そのデジタル値に応じた処理を実行す
る。

【００１６】上記実施例１によれば、フォトカプラ３で
絶縁しているため、外来ノイズの影響を受けにくくな
る。また、１チャネルに１つのフォトカプラでよいた
め、構成が簡単・安価となる。さらに、測定対象アナロ
グ電圧値を基準パルス数により校正して算出するので、
電圧−パルス列変換回路２の特性によってパルス数にバ
ラツキが生じても、測定対象アナログ電圧値を正確に得
られる。

【００１７】実施例２ 図２は、この発明の実施例２のアナログ電圧読取装置を
示すブロック図である。このアナログ電圧読取装置１１
は、電圧−パルス幅変換回路１２と、フォトカプラ３
と、タイマ１４と、メモリ１５と、ＣＰＵ１６とから構
成されている。

【００１８】電圧−パルス幅変換回路１２は、入力端子
ＴＰに与えられた読取対象アナログ電圧の電圧値に応じ
たパルス幅のパルスを出力する。フォトカプラ３は、電
圧−パルス幅変換回路１２から出力されたパルスを、絶
縁して、タイマ１４に入力する。タイマ１４は、パルス
幅を計測する。メモリ１５（例えばＥＥＰＲＯＭ）は、
基準アナログ電圧に対応した基準パルス幅を予め記憶し
ている。ＣＰＵ１６は、タイマ１４の計測値を、基準パ
ルス幅により校正して、読取対象アナログ電圧値に応じ
たデジタル値を得る。そして、そのデジタル値に応じた
処理を実行する。

【００１９】次に、このアナログ電圧読取装置１１の動
作を説明する。なお、メモリ１５には、基準パルス幅と
して、読取可能な最小電圧Ｖｍｉｎに対応した最小パル
ス幅Ｔｍｉｎと，読取可能な最大電圧Ｖｍａｘに対応し
た最大パルス幅Ｔｍａｘとが記憶されているものとす
る。まず、電圧−パルス幅変換回路１２は、測定対象ア
ナログ電圧値に応じたパルス幅のパルスを出力する。タ
イマ１４は、パルス幅Ｔｒｄを計測する。次に、ＣＰＵ
１６は、次の演算、 Ｖｉ＝（Ｖmax−Ｖmin）・（Ｔrd−Ｔmin）／（Ｔmax−Ｔmin）＋Ｖmin により、測定対象アナログ電圧値Ｖｉをデジタル値で算
出する。そして、そのデジタル値に応じた処理を実行す
る。

【００２０】上記実施例２によれば、フォトカプラ３で
絶縁しているため、外来ノイズの影響を受けにくくな
る。また、１チャネルに１つのフォトカプラでよいた
め、構成が簡単・安価となる。さらに、測定対象アナロ
グ電圧値を基準パルス幅により校正して算出するので、
電圧−パルス幅変換回路１２やフォトカプラ３の特性に
よってパルス幅にバラツキが生じても、測定対象アナロ
グ電圧値を正確に算出できる。

【００２１】実施例３ 図３は、この発明の実施例３のアナログ電圧読取装置を
示すブロック図である。このアナログ電圧読取装置２１
は、アナログスイッチ２２と、電圧−パルス列変換回路
２と、フォトカプラ３と、カウンタ４と、メモリ２５
と、ＣＰＵ２６とから構成されている。

【００２２】アナログスイッチ２２は、入力端子ＴＰに
与えられた読取対象アナログ電圧または基準アナログ電
圧Ｖｒのいずれかを選択する。電圧−パルス列変換回路
２は、測定対象アナログ電圧または基準アナログ電圧Ｖ
ｒに応じた周波数のパルス列を出力する。フォトカプラ
３は、電圧−パルス列変換回路２から出力されたパルス
列を、絶縁して、カウンタ４に入力する。カウンタ４
は、パルス列の所定時間当たりのパルス数をカウントす
る。メモリ２５（例えばＥＥＰＲＯＭ）は、基準アナロ
グ電圧Ｖｒに対応した基準パルス数を記憶する。ＣＰＵ
２６は、アナログスイッチ２２の選択を制御する。ま
た、カウンタ４のカウント値を、基準パルス数により校
正して、読取対象アナログ電圧値に応じたデジタル値を
得る。そして、そのデジタル値に応じた処理を実行す
る。

【００２３】次に、このアナログ電圧読取装置２１の動
作を説明する。なお、基準アナログ電圧Ｖｒとして、読
取可能な最小電圧Ｖｍｉｎと最大電圧Ｖｍａｘを入力す
るものとする。まず、ＣＰＵ２６は、アナログスイッチ
２２に基準アナログ電圧Ｖｒを選択させ、最小電圧Ｖｍ
ｉｎに対応した周波数のパルス列を電圧−パルス列変換
回路２から出力させる。カウンタ４は、所定時間当たり
のパルス数をカウントして最小パルス数Ｃｍｉｎを求め
る。ＣＰＵ２６は、最小パルス数Ｃｍｉｎをメモリ２５
に記憶する。同様にして、ＣＰＵ２６は、最大電圧Ｖｍ
ａｘに対応した最大パルス数Ｃｍａｘをメモリ２５に記
憶する。次に、ＣＰＵ２６は、アナログスイッチ２２に
測定対象アナログ電圧を選択させ、測定対象アナログ電
圧値に応じた周波数のパルス列を電圧−パルス列変換回
路２から出力させる。カウンタ４は、所定時間当たりの
パルス数Ｃｒｄをカウントする。さらに、ＣＰＵ２６
は、次の演算、 Ｖｉ＝（Ｖmax−Ｖmin）・（Ｃrd−Ｃmin）／（Ｃmax−Ｃmin）＋Ｖmin により、測定対象アナログ電圧値Ｖｉをデジタル値で算
出する。そして、そのデジタル値に応じた処理を実行す
る。

【００２４】上記実施例３によれば、フォトカプラ３で
絶縁しているため、外来ノイズの影響を受けにくくな
る。また、１チャネルに１つのフォトカプラでよいた
め、構成が簡単・安価となる。さらに、測定対象アナロ
グ電圧値を、基準パルス数により校正して算出するの
で、電圧−パルス列変換回路２から出力されるパルス数
が温度ドリフトしても、測定対象アナログ電圧値を正確
に算出できる。しかも、任意の時点で基準アナログ電圧
を実測して基準パルス数を更新・記憶できるので、測定
対象アナログ電圧値をより正確に算出できる。

【００２５】実施例４ 図４は、この発明の実施例４のアナログ電圧読取装置を
示すブロック図である。このアナログ電圧読取装置３１
は、アナログスイッチ２２と、電圧−パルス幅変換回路
１２と、フォトカプラ３と、タイマ１４と、メモリ３５
と、ＣＰＵ３６とから構成されている。

【００２６】アナログスイッチ２２は、入力端子ＴＰに
与えられた読取対象アナログ電圧または基準アナログ電
圧Ｖｒのいずれかを選択する。電圧−パルス幅変換回路
１２は、アナログ電圧または基準アナログ電圧Ｖｒの電
圧値に応じたパルス幅のパルスを出力する。フォトカプ
ラ３は、電圧−パルス幅変換回路１２から出力されたパ
ルスを、絶縁して、タイマ１４に入力する。タイマ１４
は、パルス幅を計測する。メモリ３５（例えばＥＥＰＲ
ＯＭ）は、基準アナログ電圧Ｖｒに対応した基準パルス
幅を記憶する。ＣＰＵ３６は、アナログスイッチ２２の
選択を制御する。また、タイマ１４の計測値を、基準パ
ルス幅により校正して、読取対象アナログ電圧値に応じ
たデジタル値を得る。そして、そのデジタル値に応じた
処理を実行する。

【００２７】次に、このアナログ電圧読取装置３１の動
作を説明する。なお、基準電圧Ｖｒとして、読取可能な
最小電圧Ｖｍｉｎと最大電圧Ｖｍａｘを入力するものと
する。まず、ＣＰＵ３６は、アナログスイッチ２２に基
準アナログ電圧Ｖｒを選択させ、最小電圧Ｖｍｉｎに対
応したパルス幅のパルスを電圧−パルス幅変換回路１２
から出力させる。タイマ１４は、そのパルス幅を計測し
て最小パルス幅Ｔｍｉｎを求める。ＣＰＵ３６は、最小
パルス幅Ｔｍｉｎをメモリ３５に記憶する。同様にし
て、ＣＰＵ３６は、最大電圧Ｖｍａｘに対応した最大パ
ルス幅Ｔｍａｘを求め、メモリ３５に記憶する。次に、
ＣＰＵ３６は、アナログスイッチ２２に測定対象アナロ
グ電圧を選択させ、測定対象アナログ電圧値に応じたパ
ルス幅のパルスを電圧−パルス幅変換回路１２から出力
させる。タイマ１４は、パルス幅Ｔｒｄを計測する。さ
らに、ＣＰＵ２６は、次の演算、 Ｖｉ＝（Ｖmax−Ｖmin）・（Ｔrd−Ｔmin）／（Ｔmax■−Ｔmin）＋Ｖmin により、測定対象アナログ電圧値Ｖｉをデジタル値で算
出する。そして、そのデジタル値に応じた処理を実行す
る。

【００２８】上記実施例４によれば、フォトカプラ３で
絶縁しているため、外来ノイズの影響を受けにくくな
る。また、１チャネルに１つのフォトカプラでよいた
め、構成が簡単・安価となる。さらに、測定対象アナロ
グ電圧値を、基準パルス幅により校正して算出するの
で、フォトカプラ３の応答特性の温度ドリフト等により
パルス幅が変化しても、測定対象アナログ電圧値を正確
に算出できる。しかも、任意の時点で基準アナログ電圧
を実測して基準パルス数を更新・記憶できるので、測定
対象アナログ電圧値をより正確に算出できる。

【００２９】

【発明の効果】第１の構成のアナログ電圧読取装置によ
れば、フォトカプラで絶縁しているため、外来ノイズの
影響を受けにくくなる。また、１チャネルに１つのフォ
トカプラでよいため、構成が簡単・安価となる。

【００３０】第２の構成のアナログ電圧読取装置によれ
ば、上記第１の構成の効果に加えて、基準アナログ電圧
値に対応した基準パルス数によりカウンタのカウント値
を校正するので、測定対象アナログ電圧値を正確なデジ
タル値で得られる。

【００３１】第３の構成のアナログ電圧読取装置によれ
ば、上記第１の構成および第２の構成の効果に加えて、
任意の時点で基準アナログ電圧を実測して基準値を更新
・記憶できるので、測定対象アナログ電圧値をより正確
なデジタル値で得られる。

【００３２】第４の構成のアナログ電圧読取装置によれ
ば、フォトカプラで絶縁しているため、外来ノイズの影
響を受けにくくなる。また、１チャネルに１つのフォト
カプラでよいため、構成が簡単・安価となる。また、フ
ォトカプラ等の特性により計測値にバラツキが生じて
も、正確なデジタル値を得ることが出来る。また、任意
の時点で、基準アナログ電圧を選択して、正しい基準パ
ルス幅を記憶できるようになる。

【図面の簡単な説明】

【図１】この発明の実施例１のアナログ電圧読取装置を
示すブロック図である。

【図２】この発明の実施例２のアナログ電圧読取装置を
示すブロック図である。

【図３】この発明の実施例３のアナログ電圧読取装置を
示すブロック図である。

【図４】この発明の実施例４のアナログ電圧読取装置を
示すブロック図である。

【図５】従来のアナログ電圧読取装置の一例を示すブロ
ック図である。

【符号の説明】

１，１１，２１，３１，５１ アナログ電圧読取装置 ２ 電圧−パルス列変換回路 ３ フォトカプラ ４ カウンタ ５，１５，２５，３５ メモリ ６，１６，２６，３６，５３ ＣＰＵ １２ 電圧−パルス幅変換回路 １４ タイマ ２２ アナログスイッチ ５２ Ａ／Ｄコンバータ ＴＰ 入力端子

Claims (4)

【特許請求の範囲】
1. 【請求項１】 読取対象アナログ電圧をデジタル値に変
   換して読み取るアナログ電圧読取装置において、 読取対象アナログ電圧値に応じた周波数のパルス列を出
   力する電圧−パルス列変換手段と、前記パルス列のパル
   ス数をカウントするカウンタと、前記電圧−パルス列変
   換手段の出力側と前記カウンタの入力側とを絶縁するフ
   ォトカプラと、前記カウンタのカウント値を読み取る処
   理手段とを具備したことを特徴とするアナログ電圧読取
   装置。
2. 【請求項２】 請求項１に記載のアナログ電圧読取装置
   において、基準アナログ電圧値に対応した基準値を記憶
   する記憶手段をさらに具備すると共に、処理手段は、カ
   ウンタのカウント値を前記記憶手段に記憶している基準
   値により校正することを特徴とするアナログ電圧読取装
   置。
3. 【請求項３】 請求項２に記載のアナログ電圧読取装置
   において、電圧−パルス列変換手段の前段に、読取対象
   アナログ電圧または基準アナログ電圧のいずれかを選択
   するアナログスイッチをさらに具備したことを特徴とす
   るアナログ電圧読取装置。
4. 【請求項４】 請求項１から請求項３のいずれかに記載
   のアナログ電圧読取装置において、電圧−パルス列変換
   手段に代えて、読取対象アナログ電圧値に応じたパルス
   幅のパルスを出力する電圧−パルス幅変換手段を用いる
   と共に、カウンタに代えて、前記パルス幅を計測するタ
   イマを用いたことを特徴とするアナログ電圧読取装置。