JPH06310505A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device

Info

Publication number
JPH06310505A
JPH06310505A JP11645293A JP11645293A JPH06310505A JP H06310505 A JPH06310505 A JP H06310505A JP 11645293 A JP11645293 A JP 11645293A JP 11645293 A JP11645293 A JP 11645293A JP H06310505 A JPH06310505 A JP H06310505A
Authority
JP
Japan
Prior art keywords
film
insulating film
sog
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11645293A
Other languages
Japanese (ja)
Other versions
JP3327994B2 (en
Inventor
Masaaki Tanaka
公明 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP11645293A priority Critical patent/JP3327994B2/en
Publication of JPH06310505A publication Critical patent/JPH06310505A/en
Application granted granted Critical
Publication of JP3327994B2 publication Critical patent/JP3327994B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To prevent swelling of a SOG film by a method wherein insulation films composed of the SOG film being a second insulation film and a third insulation film are etched back on a first insulation film and a fourth insulation film is accumulated and formed on the entire surface. CONSTITUTION:An aluminum film is formed on an insulation film 2 formed on a silicon wafer 1 and patterned to form an aluminum wire 4. Thereafter a SiO2 film 3 is formed on the entire surface. An anneal processing is performed within a plasma CVD device under the nitrogen atmosphere to form a SOG film 5. Further, a SiO2 film 6 is formed on the SOG film 5. Thereafter, the SiO2 and SOG film 5 are etched back to form again a SiO2 film 7 on the entire surface by a plasma CVD method. Thereafter, a via contact 9 is formed in the insulation film on the aluminum wire 4 and further an aluminum wire 8 being an upper layer wire is pattern-formed. Thus, the SOG film 5 does not directly come into contact with the outer atmosphere and swelling of the SOG film 5 can be prevented.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、層間絶縁膜にSOG
(Spin On Glass)膜を用いた半導体装置の製造方法に関
する。
BACKGROUND OF THE INVENTION The present invention relates to an SOG for an interlayer insulating film.
The present invention relates to a method for manufacturing a semiconductor device using a (Spin On Glass) film.

【0002】[0002]

【従来の技術】近年、半導体装置の高集積化に伴い、多
層配線化が進められている。この多層配線技術では、配
線膜の信頼性等の観点から配線膜の下地膜の表面ができ
るだけ平坦であることが要求され、そのための平坦化技
術の一つとしてSOG膜が使用される。SOG膜は、シ
リコン化合物を有機溶剤に溶かしたSOG溶液をウェハ
に塗布し、これを熱処理して得られるシリコン酸化膜で
ある。SOG溶液には通常粘性を制御するためにリンや
ホウ素が添加される。
2. Description of the Related Art In recent years, with the high integration of semiconductor devices, multilayer wiring has been advanced. In this multilayer wiring technique, the surface of the underlying film of the wiring film is required to be as flat as possible from the viewpoint of the reliability of the wiring film, and the SOG film is used as one of the flattening techniques therefor. The SOG film is a silicon oxide film obtained by applying an SOG solution in which a silicon compound is dissolved in an organic solvent to a wafer and subjecting the wafer to heat treatment. Phosphorus and boron are usually added to the SOG solution to control the viscosity.

【0003】このSOG膜を使用した多層配線技術につ
いて、図5を参照して説明する。
A multilayer wiring technique using this SOG film will be described with reference to FIG.

【0004】まず、図5(a)に示すように、シリコン
ウェハ1の上に形成された絶縁膜2の上にスパッタリン
グ等の方法でアルミニウム膜を成膜し、これをパターニ
ングして下層配線となるアルミニウム配線4を形成す
る。この後、プラズマCVD法により全面にSiO2
3を成膜する。
First, as shown in FIG. 5A, an aluminum film is formed on the insulating film 2 formed on the silicon wafer 1 by a method such as sputtering, and this is patterned to form lower wiring. The aluminum wiring 4 is formed. After that, the SiO 2 film 3 is formed on the entire surface by the plasma CVD method.

【0005】次に、図5(b)に示すように、例えば回
転塗布法により全面にSOG溶液を塗布し、これを熱処
理して無機質化することによりSOG膜5を形成する。
Next, as shown in FIG. 5B, an SOG solution is coated on the entire surface by, for example, a spin coating method, and the SOG solution is heat treated to be made inorganic, thereby forming an SOG film 5.

【0006】次に、図5(d)に示すように、アルミニ
ウム配線4上のSOG膜5を全て除去するとともに平坦
性を向上させるためにSOG膜5をエッチバックし、こ
の後、プラズマCVD法により再度全面にSiO2 膜7
を成膜する。
Next, as shown in FIG. 5D, the SOG film 5 on the aluminum wiring 4 is completely removed and the SOG film 5 is etched back in order to improve the flatness, and then the plasma CVD method is performed. Again the SiO 2 film 7
To form a film.

【0007】しかる後、図5(e)に示すように、アル
ミニウム配線4の上の絶縁膜にビアコンタクト9を形成
し、更に、上層のアルミニウム配線8をパターン形成す
る。
Thereafter, as shown in FIG. 5E, a via contact 9 is formed in the insulating film on the aluminum wiring 4, and the upper aluminum wiring 8 is patterned.

【0008】なお、図5(d)に示す工程でアルミニウ
ム配線4上のSOG膜5を全て除去するのは、図5
(e)の工程で形成するビアコンタクト9の側面にSO
G膜5が露出するのを防止するためである。
Incidentally, in the step shown in FIG. 5D, the SOG film 5 on the aluminum wiring 4 is all removed by the process shown in FIG.
SO is formed on the side surface of the via contact 9 formed in the step (e).
This is to prevent the G film 5 from being exposed.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、上述し
た従来の製造方法において、SOG膜5を形成した後エ
ッチバックを行うまでの間、ウェハが長時間大気中に放
置されると、大気中の酸素とSOG膜5中のリンとが反
応して、図5(c)に模式的に示すように、SOG膜5
中のリン濃度の高い部分にP2 5 を主成分とした膨れ
を生じるという問題があった。
However, in the above-described conventional manufacturing method, if the wafer is left in the atmosphere for a long time until the etching back is performed after the SOG film 5 is formed, oxygen in the atmosphere is Reacts with phosphorus in the SOG film 5, and as shown in FIG.
There is a problem that swelling containing P 2 O 5 as a main component occurs in a portion having a high phosphorus concentration.

【0010】この膨れはSOG膜5をエッチバックして
も消えず、このような膨れが残存した状態で上層のアル
ミニウム配線8の成膜を行うと、この膨れ部分ではリン
濃度が高いために大気中の水分とリンとの反応によりH
3 PO4 を生じ、図5(e)に模式的に示すように、上
層のアルミニウム配線8がこのH3 PO4 により腐食
(図中A)して、半導体装置の信頼性を低下させるとい
う問題があった。
This swelling does not disappear even if the SOG film 5 is etched back. When the upper aluminum wiring 8 is formed with such a swelling remaining, the bulging portion has a high phosphorus concentration, and thus the air is exposed to the atmosphere. H due to the reaction between water and phosphorus
3 PO 4 is generated, and as shown in FIG. 5 (e), the upper aluminum wiring 8 is corroded by this H 3 PO 4 (A in the figure), and the reliability of the semiconductor device is deteriorated. was there.

【0011】そこで、従来は、SOG膜5を形成したウ
ェハが大気中に放置される時間をできるだけ短くするこ
とにより、上述の問題を回避していた。具体的には、S
OG溶液塗布工程から、熱処理工程、エッチバック工程
及びプラズマCVDによる絶縁膜形成工程までを一連工
程扱いとし、各工程間で時間制限を設けて処理してい
た。
Therefore, conventionally, the above problem has been avoided by shortening the time for which the wafer on which the SOG film 5 is formed is left in the air as much as possible. Specifically, S
The OG solution coating process, the heat treatment process, the etch back process, and the insulating film formation process by plasma CVD are treated as a series of processes, and the processes are performed with a time limit provided between the processes.

【0012】しかしながら、このように時間制限を設け
て処理を行うと、工程途中での突然のトラブルに対する
対応が非常に難しいという欠点があった。
However, when the processing is performed with the time limit set as described above, there is a drawback that it is very difficult to deal with a sudden trouble during the process.

【0013】そこで、本発明の目的は、SOG膜形成直
後にこのSOG膜の上に絶縁膜を堆積形成することによ
り、SOG膜が形成されたウェハが長時間大気中に放置
されてもSOG膜に膨れが生じない半導体装置の製造方
法を提供することである。
Therefore, an object of the present invention is to deposit an insulating film on the SOG film immediately after the formation of the SOG film so that the SOG film is formed on the wafer even if the wafer is left in the atmosphere for a long time. It is an object of the present invention to provide a method for manufacturing a semiconductor device in which no bulge occurs.

【0014】[0014]

【課題を解決するための手段】上述した課題を解決する
ために、本発明の半導体装置の製造方法は、層間絶縁膜
を形成すべき下地の上に第1の絶縁膜を堆積形成する工
程と、上記第1の絶縁膜の上にSOG溶液を塗布し、こ
れを熱処理して第2の絶縁膜であるSOG膜を形成する
工程と、上記SOG膜の上に第3の絶縁膜を堆積形成す
る工程と、上記第1の絶縁膜、上記SOG膜及び上記第
3の絶縁膜からなる絶縁膜をエッチバックする工程と、
全面に第4の絶縁膜を堆積形成する工程とを有する。
In order to solve the above-mentioned problems, a method of manufacturing a semiconductor device according to the present invention comprises a step of depositing and forming a first insulating film on a base on which an interlayer insulating film is to be formed. A step of applying an SOG solution on the first insulating film and heat-treating the solution to form an SOG film which is a second insulating film; and a step of depositing and forming a third insulating film on the SOG film. And a step of etching back the insulating film composed of the first insulating film, the SOG film and the third insulating film,
And a step of depositing and forming a fourth insulating film on the entire surface.

【0015】この場合、好ましくは、上記第1の絶縁
膜、上記第3の絶縁膜及び上記第4の絶縁膜が、プラズ
マCVD法により形成されたシリコン酸化膜又はシリコ
ン窒化膜である。
In this case, preferably, the first insulating film, the third insulating film and the fourth insulating film are silicon oxide films or silicon nitride films formed by a plasma CVD method.

【0016】また、更に好ましくは、上記SOG膜を形
成するための熱処理をプラズマCVD装置内で行う。
Further preferably, the heat treatment for forming the SOG film is performed in a plasma CVD apparatus.

【0017】本発明の別の態様では、半導体装置の製造
方法は、層間絶縁膜を形成すべき下地の上に第1の絶縁
膜を堆積形成する工程と、上記第1の絶縁膜の上にSO
G溶液を塗布し、これを熱処理して第2の絶縁膜である
第1のSOG膜を形成する工程と、上記第1のSOG膜
の上に第3の絶縁膜を堆積形成する工程と、上記第3の
絶縁膜の上にSOG溶液を塗布し、これを熱処理して第
4の絶縁膜である第2のSOG膜を形成する工程と、上
記第2のSOG膜の上に第5の絶縁膜を堆積形成する工
程と、上記第1の絶縁膜、上記第1のSOG膜、上記第
3の絶縁膜、上記第2のSOG膜及び上記第5の絶縁膜
からなる絶縁膜をエッチバックする工程と、全面に第6
の絶縁膜を堆積形成する工程とを有する。
According to another aspect of the present invention, a method of manufacturing a semiconductor device includes a step of depositing and forming a first insulating film on a base on which an interlayer insulating film is to be formed, and a step of depositing the first insulating film on the first insulating film. SO
A step of applying a G solution and heat-treating the solution to form a first SOG film which is a second insulating film; and a step of depositing and forming a third insulating film on the first SOG film. A step of applying an SOG solution on the third insulating film and heat-treating the solution to form a second SOG film which is a fourth insulating film; and a step of forming a second SOG film on the second SOG film. A step of depositing and forming an insulating film, and etching back the insulating film including the first insulating film, the first SOG film, the third insulating film, the second SOG film, and the fifth insulating film. Step 6 and the entire surface
And a step of depositing and forming an insulating film.

【0018】この場合、好ましくは、上記第1の絶縁
膜、上記第3の絶縁膜、上記第5の絶縁膜及び上記第6
の絶縁膜が、プラズマCVD法により形成されたシリコ
ン酸化膜又はシリコン窒化膜である。
In this case, preferably, the first insulating film, the third insulating film, the fifth insulating film, and the sixth insulating film.
The insulating film is a silicon oxide film or a silicon nitride film formed by the plasma CVD method.

【0019】本発明の更に別の態様では、半導体装置の
製造方法は、層間絶縁膜を形成すべき下地の上に第1の
絶縁膜を堆積形成する工程と、上記第1の絶縁膜の上に
SOG溶液を塗布し、これを熱処理して第2の絶縁膜で
ある第1のSOG膜を形成する工程と、上記第1のSO
G膜の上にSOG溶液を塗布し、これを熱処理して第3
の絶縁膜である第2のSOG膜を形成する工程と、上記
第2のSOG膜の上に第4の絶縁膜を堆積形成する工程
と、上記第1の絶縁膜、上記第1のSOG膜、上記第2
のSOG膜及び上記第4の絶縁膜からなる絶縁膜をエッ
チバックする工程と、全面に第5の絶縁膜を堆積形成す
る工程とを有する。
In still another aspect of the present invention, a method of manufacturing a semiconductor device includes a step of depositing and forming a first insulating film on a base on which an interlayer insulating film is to be formed, and a step of depositing the first insulating film on the first insulating film. A step of applying a SOG solution to the substrate and heat-treating the solution to form a first SOG film which is a second insulating film;
The SOG solution is applied on the G film and heat-treated to make the third
Forming a second SOG film, which is an insulating film, a step of depositing and forming a fourth insulating film on the second SOG film, the first insulating film, the first SOG film , Above second
Of the SOG film and the fourth insulating film, and a step of depositing and forming a fifth insulating film on the entire surface.

【0020】この場合、好ましくは、上記第1の絶縁
膜、上記第4の絶縁膜及び上記第5の絶縁膜が、プラズ
マCVD法により形成されたシリコン酸化膜又はシリコ
ン窒化膜である。
In this case, preferably, the first insulating film, the fourth insulating film and the fifth insulating film are silicon oxide films or silicon nitride films formed by a plasma CVD method.

【0021】また、更に好ましくは、上記第2のSOG
膜を形成するための熱処理をプラズマCVD装置内で行
う。
Further preferably, the second SOG
Heat treatment for forming a film is performed in a plasma CVD apparatus.

【0022】[0022]

【作用】本発明においては、最上層のSOG膜形成直後
にこのSOG膜上に絶縁膜を堆積形成するので、このS
OG膜の形成された例えばウェハを長時間大気中に放置
しても、SOG膜はその上に堆積形成された耐湿性に優
れた絶縁膜により保護されており、従来のような膨れを
生じることがない。
In the present invention, since the insulating film is deposited and formed on this SOG film immediately after the uppermost SOG film is formed, this S
Even if a wafer having an OG film formed thereon is left in the air for a long time, the SOG film is protected by an insulating film having excellent moisture resistance deposited and formed on the SOG film, which causes swelling as in the conventional case. There is no.

【0023】[0023]

【実施例】以下、本発明の実施例を図1〜図4を参照し
て説明する。なお、これらの実施例において、図5で説
明した従来例と対応する部分には同一の符号を付す。
Embodiments of the present invention will be described below with reference to FIGS. In these embodiments, the same reference numerals are given to the portions corresponding to the conventional example described in FIG.

【0024】図1に、本発明の第1の実施例による半導
体装置の製造方法を示す。
FIG. 1 shows a method of manufacturing a semiconductor device according to the first embodiment of the present invention.

【0025】まず、図1(a)に示すように、シリコン
ウェハ1の上に形成された絶縁膜2の上にスパッタリン
グ等の方法でアルミニウム膜を成膜し、これをパターニ
ングして下層配線となるアルミニウム配線4を形成す
る。この後、プラズマCVD法により全面にSiO2
3を成膜する。
First, as shown in FIG. 1A, an aluminum film is formed on the insulating film 2 formed on the silicon wafer 1 by a method such as sputtering, and this is patterned to form a lower layer wiring. The aluminum wiring 4 is formed. After that, the SiO 2 film 3 is formed on the entire surface by the plasma CVD method.

【0026】次に、図1(b)に示すように、例えば回
転塗布法により全面にSOG溶液を塗布する。そして、
ウェハをプラズマCVD装置に入れ、常圧、窒素雰囲気
下で400℃、30分のアニールを施す。これにより、
無機質化したSOG膜5が形成される。
Next, as shown in FIG. 1B, the SOG solution is applied to the entire surface by, for example, a spin coating method. And
The wafer is placed in a plasma CVD apparatus and annealed at 400 ° C. for 30 minutes in a nitrogen atmosphere under normal pressure. This allows
The inorganicized SOG film 5 is formed.

【0027】次に、図1(c)に示すように、プラズマ
CVD装置内の圧力を9Torrに減圧し、ウェハ温度
400℃で、SOG膜5上に50nm程度の膜厚のSi
2膜6を成膜する。この状態でウェハを1週間大気放
置したが、SOG膜5の膨れは生じなかった。
Next, as shown in FIG. 1C, the pressure inside the plasma CVD apparatus is reduced to 9 Torr, the wafer temperature is 400.degree.
The O 2 film 6 is formed. In this state, the wafer was left in the atmosphere for one week, but the SOG film 5 did not swell.

【0028】次に、図1(d)に示すように、アルミニ
ウム配線4上のSOG膜5を全て除去するとともに平坦
性を向上させるためにSOG膜5をエッチバックし、こ
の後、プラズマCVD法により再度全面にSiO2 膜7
を成膜する。
Next, as shown in FIG. 1D, the SOG film 5 on the aluminum wiring 4 is completely removed, and the SOG film 5 is etched back to improve the flatness, and then the plasma CVD method is performed. Again the SiO 2 film 7
To form a film.

【0029】しかる後、図1(e)に示すように、アル
ミニウム配線4の上の絶縁膜にビアコンタクト9を形成
し、更に、上層配線であるアルミニウム配線8をパター
ン形成する。
Thereafter, as shown in FIG. 1E, a via contact 9 is formed in the insulating film on the aluminum wiring 4, and the aluminum wiring 8 as the upper layer wiring is further patterned.

【0030】本実施例の製造方法において、図1(c)
に示す段階で1週間大気放置したウェハ25枚につき上
層のアルミニウム配線8の形成までの工程を行い、シン
ター処理を行った後、アルミニウム配線8の腐食につい
ての検査を行った。その結果、いずれのウェハについて
もアルミニウム配線8の腐食は見られず、SOG膜5の
膨れも全く生じていなかった。
In the manufacturing method of this embodiment, as shown in FIG.
The steps up to forming the upper layer aluminum wiring 8 were carried out for 25 wafers left in the atmosphere at the stage shown in (1), and after the sintering treatment, the aluminum wiring 8 was inspected for corrosion. As a result, the aluminum wiring 8 was not corroded on any of the wafers, and the SOG film 5 was not swollen at all.

【0031】図2に、本発明の第2の実施例による半導
体装置の製造方法を示す。本例は、ウェハ表面の平坦性
を向上させるためにSOG膜を2層塗りする場合の例で
ある。
FIG. 2 shows a method of manufacturing a semiconductor device according to the second embodiment of the present invention. In this example, two layers of SOG film are applied to improve the flatness of the wafer surface.

【0032】まず、図2(a)に示すように、シリコン
ウェハ1の上に形成された絶縁膜2の上にスパッタリン
グ等の方法でアルミニウム膜を成膜し、これをパターニ
ングして下層配線となるアルミニウム配線4を形成す
る。この後、プラズマCVD法により全面にSiO2
3を成膜する。
First, as shown in FIG. 2A, an aluminum film is formed on the insulating film 2 formed on the silicon wafer 1 by a method such as sputtering, and this is patterned to form lower layer wiring. The aluminum wiring 4 is formed. After that, the SiO 2 film 3 is formed on the entire surface by the plasma CVD method.

【0033】次に、図2(b)に示すように、例えば回
転塗布法により全面にSOG溶液を塗布する。そして、
ウェハをプラズマCVD装置に入れ、アニールすること
により、無機質化した1層目のSOG膜10を形成す
る。この後、引き続いてプラズマCVD処理を行い、S
OG膜10上にSiO2 膜6を成膜する。
Next, as shown in FIG. 2B, the SOG solution is applied to the entire surface by, eg, spin coating. And
The wafer is placed in a plasma CVD apparatus and annealed to form an inorganic first layer SOG film 10. After this, plasma CVD processing is subsequently performed, and S
The SiO 2 film 6 is formed on the OG film 10.

【0034】次に、図2(c)に示すように、例えば回
転塗布法により全面に再度SOG溶液を塗布し、これを
プラズマCVD装置内でアニールすることにより、無機
質化した2層目のSOG膜11を形成する。そして、こ
の後、引き続いてプラズマCVD処理を行い、SOG膜
11上にSiO2 膜6′を成膜する。
Next, as shown in FIG. 2C, the SOG solution is applied again to the entire surface by, for example, a spin coating method, and annealed in the plasma CVD apparatus to make the inorganic second layer SOG. The film 11 is formed. Then, after this, a plasma CVD process is subsequently performed to form a SiO 2 film 6 ′ on the SOG film 11.

【0035】次に、図2(d)に示すように、アルミニ
ウム配線4上のSOG膜10及び11を全て除去すると
ともに平坦性を向上させるためにエッチバック処理を行
い、この後、プラズマCVD法により再度全面にSiO
2 膜7を成膜する。
Next, as shown in FIG. 2D, an etchback process is performed to remove all of the SOG films 10 and 11 on the aluminum wiring 4 and to improve the flatness, and then the plasma CVD method. To re-cover the entire surface with SiO
2 The film 7 is formed.

【0036】しかる後、図2(e)に示すように、アル
ミニウム配線4の上の絶縁膜にビアコンタクト9を形成
し、更に、上層配線であるアルミニウム配線8をパター
ン形成する。
Thereafter, as shown in FIG. 2E, a via contact 9 is formed in the insulating film on the aluminum wiring 4, and the aluminum wiring 8 as the upper layer wiring is further patterned.

【0037】本実施例のようなSOG膜2層塗りの場
合、従来は、1層目のSOG膜10を形成した後、Si
2 膜6を形成せずに2層目のSOG膜11を形成し、
また、この2層目のSOG膜11の上にSiO2 膜6′
を形成しなかった。このため、従来は、1層目のSOG
溶液塗布工程からエッチバック後のSiO2 膜7の成膜
工程までを、各工程間に時間制限を設けた一連の工程と
して扱わなければならなかった。
In the case of the SOG film two-layer coating as in this embodiment, conventionally, after forming the first layer SOG film 10, Si is formed.
The second SOG film 11 is formed without forming the O 2 film 6,
Further, the SiO 2 film 6 ′ is formed on the second SOG film 11.
Did not form. Therefore, the SOG of the first layer is conventionally used.
The process from the solution coating process to the film formation process of the SiO 2 film 7 after etch back had to be treated as a series of processes with a time limit between the processes.

【0038】これに対し、本実施例の方法では、1層目
のSOG膜10を形成した直後にプラズマCVD法によ
りSiO2 膜6を形成し、また、2層目のSOG膜11
を形成した直後にもプラズマCVD法によりSiO2
6′を形成している。このため、SiO2 膜6又は6′
の形成後、ウェハを大気放置することができ、従来のよ
うな一連工程扱いとする必要がなくなる。例えば、本実
施例の方法において、図2(b)及び図2(c)の状態
でウェハを1週間大気放置したが、いずれの場合も、S
OG膜の膨れは発生しなかった。
On the other hand, in the method of this embodiment, the SiO 2 film 6 is formed by the plasma CVD method immediately after the first SOG film 10 is formed, and the second SOG film 11 is formed.
Immediately after the formation of SiO 2, the SiO 2 film 6'is formed by the plasma CVD method. Therefore, the SiO 2 film 6 or 6 '
After forming the wafer, the wafer can be left in the atmosphere, and it is not necessary to treat the wafer as a series of steps as in the conventional case. For example, in the method of the present embodiment, the wafer was left in the atmosphere for one week in the state shown in FIGS. 2B and 2C, but in any case, S
No swelling of the OG film occurred.

【0039】図3に、本発明の第3の実施例による半導
体装置の製造方法を示す。
FIG. 3 shows a method of manufacturing a semiconductor device according to the third embodiment of the present invention.

【0040】本実施例においては、まず、図3(a)に
示すように、シリコンウェハ1の上に形成された絶縁膜
2の上にスパッタリング等の方法でアルミニウム膜を成
膜し、これをパターニングして下層配線となるアルミニ
ウム配線4を形成する。この後、プラズマCVD法によ
り全面にSiO2 膜3を成膜する。
In this embodiment, first, as shown in FIG. 3A, an aluminum film is formed on the insulating film 2 formed on the silicon wafer 1 by a method such as sputtering, and the aluminum film is formed. The patterning is performed to form the aluminum wiring 4 serving as the lower layer wiring. After that, the SiO 2 film 3 is formed on the entire surface by the plasma CVD method.

【0041】次に、図3(b)に示すように、例えば回
転塗布法により全面にSOG溶液を塗布し、これをアニ
ールして、1層目のSOG膜10を形成する。
Next, as shown in FIG. 3B, an SOG solution is applied to the entire surface by, for example, a spin coating method, and this is annealed to form a first-layer SOG film 10.

【0042】次に、図3(c)に示すように、例えば回
転塗布法により全面に再度SOG溶液を塗布し、これを
プラズマCVD装置に入れ、窒素雰囲気下、400℃、
30分のアニールを施すことにより、2層目のSOG膜
11を形成する。そして、この後、引き続いてプラズマ
CVD処理を行い、SOG膜11上にSiO2 膜6を成
膜する。
Next, as shown in FIG. 3 (c), the SOG solution is coated again on the entire surface by, for example, a spin coating method, and the SOG solution is put into a plasma CVD apparatus.
By performing annealing for 30 minutes, the second-layer SOG film 11 is formed. Then, after that, the plasma CVD process is subsequently performed to form the SiO 2 film 6 on the SOG film 11.

【0043】次に、図3(d)に示すように、アルミニ
ウム配線4上のSOG膜10及び11を全て除去すると
ともに平坦性を向上させるためにエッチバック処理を行
い、この後、プラズマCVD法により再度全面にSiO
2 膜7を成膜する。
Next, as shown in FIG. 3D, an etchback process is performed to remove all the SOG films 10 and 11 on the aluminum wiring 4 and to improve the flatness, and then the plasma CVD method. To re-cover the entire surface with SiO
2 The film 7 is formed.

【0044】しかる後、図3(e)に示すように、アル
ミニウム配線4の上の絶縁膜にビアコンタクト9を形成
し、更に、上層配線であるアルミニウム配線8をパター
ン形成する。
After that, as shown in FIG. 3E, a via contact 9 is formed in the insulating film on the aluminum wiring 4, and the aluminum wiring 8 which is an upper wiring is patterned.

【0045】本実施例の製造方法は、大気放置により発
生したSOG膜の膨れが再度のアニールにより消滅する
という知見に基づいている。例えば、本実施例の方法に
おいて、図3(b)の状態でSOGのアニールを行った
後、ウェハを大気放置したが、4時間程度経過した時点
でSOG膜10に膨れが発生した。そこで、このSOG
膜の膨れが発生したウェハに上述の条件で2層目のSO
G膜11を形成したところ、1層目のSOG膜10に発
生していた膨れは消滅していた。
The manufacturing method of this embodiment is based on the finding that the swelling of the SOG film generated by leaving it in the air disappears by the re-annealing. For example, in the method of this embodiment, after the SOG annealing was performed in the state of FIG. 3B, the wafer was left in the atmosphere, but the SOG film 10 bulged after about 4 hours. So, this SOG
Under the above-mentioned conditions, the second layer of SO
When the G film 11 was formed, the swelling that had occurred in the first SOG film 10 disappeared.

【0046】また、本実施例の製造方法において、図3
(c)の状態でウェハを1週間大気放置したが、SOG
膜の膨れは発生しなかった。更に、この1週間大気放置
したウェハについて、上層のアルミニウム配線8の形成
までの工程を行い、シンター処理を行った後、アルミニ
ウム配線8の腐食についての検査を行ったが、その結
果、アルミニウム配線8の腐食及びSOG膜の膨れは全
く見られなかった。
Further, in the manufacturing method of this embodiment, as shown in FIG.
The wafer was left in the air in the state of (c) for one week, but SOG
No blistering of the film occurred. Further, with respect to the wafer left in the air for one week, the steps up to the formation of the upper aluminum wiring 8 were performed, the sintering treatment was performed, and the corrosion of the aluminum wiring 8 was inspected. No corrosion and no swelling of the SOG film were observed.

【0047】なお、上述の実施例ではSOG膜5、1
0、11の上に、プラズマCVD法によりSiO2
6、6′、7を成膜するようにしたが、これらの代わり
に、プラズマCVD法によりSiN膜を成膜しても同様
の効果が得られる。
In the above embodiment, the SOG films 5 and 1 are used.
Although the SiO 2 films 6, 6 ′ and 7 are formed on 0 and 11 by the plasma CVD method, the same effect can be obtained by forming the SiN film by the plasma CVD method instead of these. can get.

【0048】図4に、上述の各実施例においてSOGの
アニール及びプラズマCVDによるSiO2 膜の成膜を
行うプラズマCVD装置の一例を示す。
FIG. 4 shows an example of a plasma CVD apparatus for performing SOG annealing and plasma CVD for forming a SiO 2 film in each of the above-described embodiments.

【0049】装置は、チャンバ21と、ウェハ22を支
持するサセプタ23と、このサセプタ23を介してウェ
ハ22を加熱するためのランプヒータ24と、このラン
プヒータ24からの輻射を透過するクォーツランプウィ
ンドウ25と、チャンバ21へプロセスガスを導入する
ガスライン26と、プロセスガスをチャンバ21から排
出する排気口27と、RF電極28と、このRF電極2
8の近傍へガスを導入するガス挿入口29と、チャンバ
21内を減圧するドライポンプ30とを有している。
The apparatus comprises a chamber 21, a susceptor 23 for supporting the wafer 22, a lamp heater 24 for heating the wafer 22 via the susceptor 23, and a quartz lamp window for transmitting radiation from the lamp heater 24. 25, a gas line 26 for introducing a process gas into the chamber 21, an exhaust port 27 for discharging the process gas from the chamber 21, an RF electrode 28, and the RF electrode 2
It has a gas inlet 29 for introducing gas into the vicinity of 8, and a dry pump 30 for reducing the pressure in the chamber 21.

【0050】この装置によりSOGのアニールを行う場
合には、図4(a)に示すように、ガスライン29から
雰囲気ガスであるN2 ガスを導入し、チャンバ21内を
常圧として、ランプヒータ24によりウェハ22を加熱
する。
When the SOG is annealed by this apparatus, as shown in FIG. 4 (a), N 2 gas which is an atmospheric gas is introduced from the gas line 29 and the inside of the chamber 21 is kept at a normal pressure and the lamp heater is heated. The wafer 22 is heated by 24.

【0051】また、この装置によりプラズマCVDを行
う場合には、図4(b)に示すように、ドライポンプ3
0によりチャンバ21内を減圧し、ガスライン26から
プロセスガスであるSiH4 、N2 O、TEOS,O2
等のガスを導入し、ランプヒータ24でウェハ22を加
熱しながら、RF電極28を作動させて、プラズマCV
Dを行う。
When plasma CVD is performed by this apparatus, as shown in FIG. 4 (b), the dry pump 3 is used.
The inside of the chamber 21 is decompressed by 0, and SiH 4 , N 2 O, TEOS, and O 2 which are process gases from the gas line 26
Gas is introduced and the wafer 22 is heated by the lamp heater 24 while the RF electrode 28 is operated to generate plasma CV.
Do D.

【0052】[0052]

【発明の効果】本発明の半導体装置の製造方法によれ
ば、SOG溶液を熱処理してSOG膜を形成した直後に
このSOG膜の上に絶縁膜を堆積形成するので、この状
態で大気放置しても、SOG膜が大気に直接接触するこ
とがなく、SOG膜に膨れが発生することを防止するこ
とができる。従って、このSOG膜の膨れに起因する上
層金属配線の腐食を防止することができて、信頼性の高
い半導体装置を製造することができる。
According to the method of manufacturing a semiconductor device of the present invention, an insulating film is deposited and formed on the SOG film immediately after the SOG solution is heat-treated to form the SOG film. However, the SOG film does not come into direct contact with the atmosphere, and it is possible to prevent the SOG film from bulging. Therefore, it is possible to prevent corrosion of the upper metal wiring due to the swelling of the SOG film, and it is possible to manufacture a highly reliable semiconductor device.

【0053】また、本発明の半導体装置の製造方法によ
れば、従来のようにSOG溶液の塗布工程からエッチバ
ック後の絶縁膜堆積工程までを全て一連工程扱いにする
必要がなく、エッチバック工程からその後の絶縁膜堆積
工程までを一連工程扱いにすればよいだけなので、工程
間の時間的な自由度が増大し、ロットの扱いが容易にな
る。
Further, according to the method of manufacturing a semiconductor device of the present invention, it is not necessary to treat all steps from the SOG solution coating step to the insulating film deposition step after the etch back as a conventional process, unlike the conventional method. Since it is only necessary to handle the steps from the insulating film deposition step to the subsequent steps as a series of steps, the degree of freedom in time between steps is increased, and lot handling becomes easier.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例による半導体装置の製造
方法を工程順に示す概略断面図である。
FIG. 1 is a schematic cross-sectional view showing a method of manufacturing a semiconductor device according to a first embodiment of the present invention in the order of steps.

【図2】本発明の第2の実施例による半導体装置の製造
方法を工程順に示す概略断面図である。
FIG. 2 is a schematic cross-sectional view showing a method of manufacturing a semiconductor device according to the second embodiment of the present invention in the order of steps.

【図3】本発明の第3の実施例による半導体装置の製造
方法を工程順に示す概略断面図である。
FIG. 3 is a schematic sectional view showing a method of manufacturing a semiconductor device according to a third embodiment of the present invention in the order of steps.

【図4】本発明を実施するために用いられるプラズマC
VD装置の一例を示す概略図である。
FIG. 4 is a plasma C used to carry out the present invention.
It is a schematic diagram showing an example of a VD device.

【図5】従来の半導体装置の製造方法を工程順に示す概
略断面図である。
FIG. 5 is a schematic cross-sectional view showing a conventional method of manufacturing a semiconductor device in the order of steps.

【符号の説明】[Explanation of symbols]

1 シリコンウェハ 2 絶縁膜 3、 6、 6′、 7 SiO2 膜 4、 8 アルミニウム配線 5 SOG膜 9 ビアコンタクト 10 第1層SOG膜 11 第2層SOG膜DESCRIPTION OF SYMBOLS 1 Silicon wafer 2 Insulating film 3, 6, 6 ', 7 SiO 2 film 4, 8 Aluminum wiring 5 SOG film 9 Via contact 10 First layer SOG film 11 Second layer SOG film

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 層間絶縁膜を形成すべき下地の上に第1
の絶縁膜を堆積形成する工程と、 上記第1の絶縁膜の上にSOG溶液を塗布し、これを熱
処理して第2の絶縁膜であるSOG膜を形成する工程
と、 上記SOG膜の上に第3の絶縁膜を堆積形成する工程
と、 上記第1の絶縁膜、上記SOG膜及び上記第3の絶縁膜
からなる絶縁膜をエッチバックする工程と、 全面に第4の絶縁膜を堆積形成する工程とを有すること
を特徴とする半導体装置の製造方法。
1. A first substrate on which an interlayer insulating film is to be formed.
The step of depositing and forming an insulating film, the step of applying an SOG solution on the first insulating film and heat-treating the SOG solution to form an SOG film which is a second insulating film, and the step of forming an SOG film on the SOG film. A step of depositing and forming a third insulating film, a step of etching back the insulating film composed of the first insulating film, the SOG film and the third insulating film, and a fourth insulating film being deposited on the entire surface. And a step of forming the semiconductor device.
【請求項2】 上記第1の絶縁膜、上記第3の絶縁膜及
び上記第4の絶縁膜が、プラズマCVD法により形成さ
れたシリコン酸化膜又はシリコン窒化膜であることを特
徴とする請求項1に記載の半導体装置の製造方法。
2. The first insulating film, the third insulating film, and the fourth insulating film are silicon oxide films or silicon nitride films formed by a plasma CVD method. 1. The method for manufacturing a semiconductor device according to 1.
【請求項3】 上記SOG膜を形成するための熱処理を
プラズマCVD装置内で行うことを特徴とする請求項2
に記載の半導体装置の製造方法。
3. The heat treatment for forming the SOG film is performed in a plasma CVD apparatus.
A method of manufacturing a semiconductor device according to item 1.
【請求項4】 層間絶縁膜を形成すべき下地の上に第1
の絶縁膜を堆積形成する工程と、 上記第1の絶縁膜の上にSOG溶液を塗布し、これを熱
処理して第2の絶縁膜である第1のSOG膜を形成する
工程と、 上記第1のSOG膜の上に第3の絶縁膜を堆積形成する
工程と、 上記第3の絶縁膜の上にSOG溶液を塗布し、これを熱
処理して第4の絶縁膜である第2のSOG膜を形成する
工程と、 上記第2のSOG膜の上に第5の絶縁膜を堆積形成する
工程と、 上記第1の絶縁膜、上記第1のSOG膜、上記第3の絶
縁膜、上記第2のSOG膜及び上記第5の絶縁膜からな
る絶縁膜をエッチバックする工程と、 全面に第6の絶縁膜を堆積形成する工程とを有すること
を特徴とする半導体装置の製造方法。
4. A first substrate on which an interlayer insulating film is to be formed.
The step of depositing and forming an insulating film, the step of applying an SOG solution on the first insulating film, and heat-treating the solution to form a first SOG film which is a second insulating film; A step of depositing and forming a third insulating film on the first SOG film, and a step of applying an SOG solution on the third insulating film and heat-treating the SOG solution to form a second SOG which is a fourth insulating film. A step of forming a film, a step of depositing and forming a fifth insulating film on the second SOG film, a step of forming the first insulating film, the first SOG film, the third insulating film, A method of manufacturing a semiconductor device, comprising: a step of etching back an insulating film composed of a second SOG film and the fifth insulating film; and a step of depositing and forming a sixth insulating film on the entire surface.
【請求項5】 上記第1の絶縁膜、上記第3の絶縁膜、
上記第5の絶縁膜及び上記第6の絶縁膜が、プラズマC
VD法により形成されたシリコン酸化膜又はシリコン窒
化膜であることを特徴とする請求項4に記載の半導体装
置の製造方法。
5. The first insulating film, the third insulating film,
The fifth insulating film and the sixth insulating film are plasma C
The method of manufacturing a semiconductor device according to claim 4, wherein the method is a silicon oxide film or a silicon nitride film formed by a VD method.
【請求項6】 層間絶縁膜を形成すべき下地の上に第1
の絶縁膜を堆積形成する工程と、 上記第1の絶縁膜の上にSOG溶液を塗布し、これを熱
処理して第2の絶縁膜である第1のSOG膜を形成する
工程と、 上記第1のSOG膜の上にSOG溶液を塗布し、これを
熱処理して第3の絶縁膜である第2のSOG膜を形成す
る工程と、 上記第2のSOG膜の上に第4の絶縁膜を堆積形成する
工程と、 上記第1の絶縁膜、上記第1のSOG膜、上記第2のS
OG膜及び上記第4の絶縁膜からなる絶縁膜をエッチバ
ックする工程と、 全面に第5の絶縁膜を堆積形成する工程とを有すること
を特徴とする半導体装置の製造方法。
6. A first substrate on which an interlayer insulating film is to be formed.
The step of depositing and forming an insulating film, the step of applying an SOG solution on the first insulating film, and heat-treating the solution to form a first SOG film which is a second insulating film; A step of applying an SOG solution on the first SOG film and heat-treating the SOG solution to form a second SOG film which is a third insulating film; and a fourth insulating film on the second SOG film. Depositing and forming the first insulating film, the first SOG film, and the second S film.
A method of manufacturing a semiconductor device, comprising: a step of etching back an insulating film composed of an OG film and the fourth insulating film; and a step of depositing and forming a fifth insulating film on the entire surface.
【請求項7】 上記第1の絶縁膜、上記第4の絶縁膜及
び上記第5の絶縁膜が、プラズマCVD法により形成さ
れたシリコン酸化膜又はシリコン窒化膜であることを特
徴とする請求項6に記載の半導体装置の製造方法。
7. The first insulating film, the fourth insulating film, and the fifth insulating film are silicon oxide films or silicon nitride films formed by a plasma CVD method. 7. The method for manufacturing a semiconductor device according to 6.
【請求項8】 上記第2のSOG膜を形成するための熱
処理をプラズマCVD装置内で行うことを特徴とする請
求項5又は7に記載の半導体装置の製造方法。
8. The method of manufacturing a semiconductor device according to claim 5, wherein the heat treatment for forming the second SOG film is performed in a plasma CVD apparatus.
JP11645293A 1993-04-20 1993-04-20 Method for manufacturing semiconductor device Expired - Fee Related JP3327994B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11645293A JP3327994B2 (en) 1993-04-20 1993-04-20 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11645293A JP3327994B2 (en) 1993-04-20 1993-04-20 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH06310505A true JPH06310505A (en) 1994-11-04
JP3327994B2 JP3327994B2 (en) 2002-09-24

Family

ID=14687471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11645293A Expired - Fee Related JP3327994B2 (en) 1993-04-20 1993-04-20 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3327994B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1914812A2 (en) * 2006-10-18 2008-04-23 Sony Corporation Light emitting device and method of manufacturing the same
CN104810275A (en) * 2014-01-26 2015-07-29 北大方正集团有限公司 Wafer surface flattening process

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1914812A2 (en) * 2006-10-18 2008-04-23 Sony Corporation Light emitting device and method of manufacturing the same
EP1914812A3 (en) * 2006-10-18 2009-10-14 Sony Corporation Light emitting device and method of manufacturing the same
US7858418B2 (en) 2006-10-18 2010-12-28 Sony Corporation Light emitting device and method of manufacturing the same
CN104810275A (en) * 2014-01-26 2015-07-29 北大方正集团有限公司 Wafer surface flattening process

Also Published As

Publication number Publication date
JP3327994B2 (en) 2002-09-24

Similar Documents

Publication Publication Date Title
JPH08181210A (en) Manufacture of semiconductor device
JPH0936116A (en) Multilayer wiring forming method
US5731225A (en) Method for fabricating semiconductor device having buried contact structure
JPH09102492A (en) Manufacture of semiconductor device and semiconductor manufacturing apparatus
JPH08222559A (en) Manufacture of semiconductor device
US5904576A (en) Method of forming wiring structure
JP2000068261A (en) Manufacture of semiconductor device
JP3327994B2 (en) Method for manufacturing semiconductor device
JP2000049227A (en) Manufacture of semiconductor device
KR100256818B1 (en) Semiconductor element isolation layer manufacturing method
JPH10261596A (en) Manufacture of semiconductor device
JPS62274082A (en) Dry etching method
JPH05206282A (en) Manufacturing method of multilayer wiring structure of semiconductor device
JPH08306681A (en) Formation of flattened coat insulating film
JPH04186838A (en) Manufacture of semiconductor device
JPH09172081A (en) Manufacture of semiconductor device
KR100248344B1 (en) Method for manufacturing semiconductor device
JPS62221120A (en) Manufacture of semiconductor device
JP3592209B2 (en) Method for manufacturing semiconductor device
JPH08203892A (en) Method and system for producing semiconductor device
JP2629587B2 (en) Method for manufacturing semiconductor device
JPH09199495A (en) Sog film forming method of semiconductor device
JPH08222544A (en) Treatment of laminated films
JPH1022382A (en) Manufacture of semiconductor device
JPH07176613A (en) Fabrication of semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020604

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070712

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080712

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080712

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090712

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090712

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100712

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110712

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120712

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees