JPH06301592A - データ管理方法 - Google Patents

データ管理方法

Info

Publication number
JPH06301592A
JPH06301592A JP5083227A JP8322793A JPH06301592A JP H06301592 A JPH06301592 A JP H06301592A JP 5083227 A JP5083227 A JP 5083227A JP 8322793 A JP8322793 A JP 8322793A JP H06301592 A JPH06301592 A JP H06301592A
Authority
JP
Japan
Prior art keywords
data
stored
storage means
main memory
link
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5083227A
Other languages
English (en)
Other versions
JP3318787B2 (ja
Inventor
Koji Yoshimura
光司 吉村
Akiya Ishida
秋也 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP08322793A priority Critical patent/JP3318787B2/ja
Publication of JPH06301592A publication Critical patent/JPH06301592A/ja
Application granted granted Critical
Publication of JP3318787B2 publication Critical patent/JP3318787B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Devices For Executing Special Programs (AREA)
  • Memory System (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】 【目的】 CPUがリンク構造を有するデータを高速に
処理することができるデータ管理方法を提供する。 【構成】 CPUから直接アクセスされるデータが記憶
されたメインメモリ空間4aに空き領域を作成する必要
が生じた場合に、2次メモリ空間8a上のデータからメ
インメモリ空間4a上のデータに対してのリンク情報を
管理する外部参照表を参照し、たとえば、str1のs
s3からリンクされているメインメモリ空間4a上のm
m6を選択する。そして、選択されたmm6、および、
mm6から直接または間接的にリンクされているmm1
0,mm11などを2次メモリ空間8aに退避させるデ
ータとして決定し、2次メモリ空間8aに退避させる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、リストデータなど複数
のデータがリンクされた構造を有するデータを、そのリ
ンク構造を反映させてメインメモリと2次メモリとの間
を転送し、CPU(Central Processing Unit)の処理に
必要なデータを効率よくメインメモリに記憶させるデー
タ管理方法に関する。
【0002】
【従来の技術】人工知能、数式処理、自然言語処理など
の分野において用いられるリスト構造のデータをコンピ
ュータで高速に処理するためには、データを、そのリン
ク構造を考慮して、CPUによる高速アクセスが可能な
メインメモリと、アクセス速度は遅いが記憶容量が大き
い2次メモリとに効率よく記憶させることが必要であ
る。つまり、CPUによって高頻度に処理されるデータ
をメインメモリに記憶させ、CPUが必要とするデータ
が2次メモリに記憶されているために発生する、2次メ
モリからメインメモリに対して必要なデータを転送する
処理の実行を可能な限り少なくすることが必要である。
【0003】たとえば、特開平2−263233号公報
は、密にリンクされた構造を有する複数のデータを、メ
インメモリと2次メモリとの間を転送させる単位として
取り扱うことでメインメモリに密にリンクされたデータ
を記憶させることを開示する。通常、リンクされた複数
のデータは、CPUによって同時またはかなり短い時間
間隔で処理されるため、上記公報が開示するように密に
リンクされた複数のデータをメインメモリに記憶させる
ことで、CPUが処理するデータがメインメモリに記憶
されている確率を高めることができ、コンピュータにお
ける高速処理が可能となる。
【0004】また、上記公報は、メインメモリの記憶領
域を有効に使用するために、以下に示すような処理を行
い不用な間接ポインタを削除することを開示する。ここ
で、間接ポインタは、メインメモリに記憶されたセル
(データ)の2次メモリに記憶されたセルに対してのリ
ンクを示すセルである。たとえば、図8(A)に示すよ
うに、2次メモリのストラクチャ1(str1)に対し
てリンクするメインメモリの間接ポインタmm6が、ス
トラクチャ1のセルss1およびストラクチャ2のセル
ss2からもリンクされている場合がある。この場合に
は、図8(A)に示すデータのリンク構造は、図8
(B)に示すようなリンク構造に簡略化することができ
る。しかし、この簡略化には、2次メモリに記憶された
セルのリスト構造を変更する処理が含まれ、CPUがア
クセス速度の遅い2次メモリに記憶されたセルに対して
逐次処理を行うのでは、処理時間が長くなる。
【0005】この問題の解決策として上記公報は、図9
(A)に示す、2次メモリに記憶されたセルの外部セル
に対してのリンク情報をストラクチャ毎に管理する外部
参照表(XRT)と、図9(B)に示す、メインメモリ
に記憶されたセルに対しての2次メモリに記憶されたセ
ルからのリンク情報を一括して管理する逆参照表(DR
T)と、ストラクチャ毎にXRTおよびDRTが記憶さ
れたメインメモリ上のアドレスを管理するストラクチャ
管理表(SRT)とを用いて行い、2次メモリに対して
のアクセス数を低減させることを開示する。このとき、
XRTは、図9(A)に示すように、リンク情報を、外
部に対してリンクするセルを特定する情報(ptr.i
d)と、このセルがリンクしているセルのポインタ(d
st)を用いて管理している。また、DRTは、図9
(B)に示すように、リンク情報を、リンクされるメイ
ンメモリに記憶されたセルを特定する情報(dst.i
d)と、このセルに対してリンクする2次メモリに記憶
されたセルを特定する情報(ptr.list)を用い
て管理している。
【0006】上述したように、特開平2−263233
号公報は、メインメモリと2次メモリとの間のデータ転
送を密なリンク構造を有する複数のデータを単位として
行い、CPUからのアクセス頻度の高いデータをメイン
メモリに記憶させること、および、上記SRT,XRT
およびDRTを用いて、不用な間接ポインタを高速に削
除することを開示する。
【0007】
【発明が解決しようとする課題】ところで、CPUの処
理において、メインメモリに所定の空き領域が必要とな
り、メインメモリに記憶されたデータを上記単位で2次
メモリに退避させる場合がある。また、CPUの処理に
おいて必要なデータを2次メモリからメインメモリに対
して転送するために、メインメモリに記憶されたデータ
を上記単位で2次メモリに退避させる場合がある。しか
し、メインメモリから2次メモリに退避させるさせるこ
とで、メインメモリに記憶されたデータと2メモリに記
憶されたデータとの間のリンク数が増大し、2次メモリ
に記憶されたデータに対してのCPUのアクセス数が増
加し、CPUにおける効率的処理の妨げとなる場合があ
る。
【0008】本発明は、上述した従来技術の課題を達成
し、CPUがリンク構造を有するデータを高速に処理す
ることができるデータ管理方法を提供することを目的と
する。
【0009】
【課題を解決するための手段】上述した従来技術の問題
を解決し、上述した目的を達成するために、本発明のデ
ータ管理方法では、第1の記憶手段に記憶されたデータ
を第2の記憶手段に退避させる際に、第1の記憶手段に
記憶されたデータのうち、第2の記憶手段に記憶された
データからリンクされているデータ、および、該データ
にリンクされたデータを前記退避させるデータとするこ
とで、データ退避に起因して、第1の記憶手段に記憶さ
れるデータのリンク構造が演算制御手段の処理に不適当
な構造に変化することを有効に防止する。
【0010】本発明のデータ管理方法は、第2の記憶手
段に記憶されたデータの第1の記憶手段に記憶されたデ
ータに対しての単数または複数のリンクに関するリンク
情報をそれぞれ記憶し、前記記憶されたリンク情報に基
づいて、前記第2の記憶手段に記憶されたデータからリ
ンクされた前記第1の記憶手段に記憶されたデータ、お
よび、該データと直接または間接的にリンクされたデー
タを前記第2の記憶手段に退避する。
【0011】また、本発明のデータ管理方法では、好ま
しくは、前記第2の記憶手段に記憶されたデータの前記
第1の記憶手段に記憶されたデータに対しての複数のリ
ンクに関する前記リンク情報を、それぞれリンクさせて
記憶し、該リンクに基づいて、複数のリンク情報のなか
から単数または複数のリンク情報を検索し、該検索され
たリンク情報に基づいて、前記第2の記憶手段に記憶さ
れたデータからリンクされた前記第1の記憶手段に記憶
されたデータ、および、該データと直接または間接的に
リンクされたデータを前記第2の記憶手段に退避する。
【0012】また、本発明のデータ管理方法では、好ま
しくは、前記第1の記憶手段から前記第2の記憶手段に
退避したデータのうち、前記第1の記憶手段のデータに
対してのリンクに関するリンク情報を、リンクされて記
憶された前記リンク情報に対してさらにリンクさせて記
憶する。
【0013】また、本発明のデータ管理方法では、好ま
しくは、前記リンク情報は、前記第1の記憶手段に記憶
されたデータと、前記第2の記憶されたデータとの間の
リンクに関する情報である。
【0014】さらに、本発明のデータ管理方法では、前
記第1の記憶手段と、前記第2の記憶手段との間のデー
タ転送を、直接または間接的にリンクされた複数のデー
タを単位として行う。
【0015】
【作用】本発明のデータ管理方法では、第1の記憶手段
および第2の記憶手段にリンク構造を有するデータを記
憶する。また、データに含まれるリンク情報とは別に、
前記第2の記憶手段に記憶されたデータの前記第1の記
憶手段に記憶されたデータに対しての単数または複数の
リンクに関するリンク情報をそれぞれ記憶する。そし
て、第1の記憶手段に記憶されたデータを、第2の記憶
手段に退避する場合に、前記記憶されたリンク情報に基
づいて、前記第2の記憶手段に記憶されたデータからリ
ンクされた前記第1の記憶手段に記憶されたデータを、
前記退避するデータとして決定する。そして、この決定
されたデータと直接または間接的にリンクされたデータ
を検索し、前記退避するデータとしてさらに決定する。
そして、リンク構造を有する前記決定された複数のデー
タを前記第2の記憶手段に退避する。
【0016】また、本発明のデータ管理方法では、第2
の記憶手段に記憶されたデータからリンクされた第1の
記憶手段に記憶されたデータに関する前記リンク情報
を、このリンク情報の検索を高速に実行するために、こ
のリンク情報にリンク関係を持たせて記憶する。
【0017】
【実施例】図1は、本実施例のデータ管理方法を用いた
計算システムの構成図である。図1に示すように、内部
バス14を介して、演算制御手段としてのCPU(Cent
ral Processing Unit )2および第1の記憶手段として
のメインメモリ4が接続されている。また、CPU2
は、内部バス12、入出力回路6および外部バス10を
介して第2の記憶手段としての2次メモリ8と接続され
ている。CPU2は、たとえば、予め組み込まれたプロ
グラムに応じた演算処理を行う。メインメモリ4は、高
速アクセスが可能な、たとえば、バイポーラ型半導体メ
モリであり、後述するようにCPU2における使用頻度
が比較的高いリンク構造のデータとしてのリスト構造の
データを保持する。
【0018】2次メモリ8は、メインメモリ4に比べて
大きな記憶容量を有する、たとえば、ハードディスクド
ライブなどが用いられ、CPU2が処理するリスト構造
のデータのうち、たとえば、メインメモリ4に記憶され
ないデータを記憶する。CPU2は、演算処理を行う際
に、必要なデータを内部バス12を介して2次メモリ8
から入力する。このとき、必要なデータがメインメモリ
4に存在しない場合には、2次メモリ8に記憶された上
記必要なデータを含むデータが後述するストラクチャ単
位で、外部バス10,入出力回路6および内部バス12
を介して、メインメモリ4に転送される。
【0019】メインメモリ空間4aおよび2次メモリ空
間8aに記憶されたリスト構造のデータについて説明す
る。図2は、メインメモリ空間4aおよび2次メモリ空
間8aに記憶されたデータを説明するための図である。
図2において、メインメモリ空間4aのmm1〜mm
2,mm4〜mm8,mm10,mm11と、2次メモ
リ空間8aのストラクチャ1のss1〜ss3およびス
トラクチャ2のss1,ss2とは、それぞれ、リスト
構造を構成している個々のセル(データ)を示す。セル
は、記憶すべきデータ部の他に、関連する別のセルをリ
ンクする(結び付ける)ためのポインタ部で構成され
る。このとき、データの部には、データの代わりにポイ
ンタが記憶されていてもよい。図2では、各セルのデー
タ部には、ポインタが記憶されている。図2における矢
印はセル間のリンクを表し、破線矢印は図示しないセル
に対してのリンクを示す。
【0020】また、メインメモリ空間4aのmm3およ
びmm9は、間接ポインタを示す。この間接ポインタ
は、メインメモリ空間4aのセルを2次メモリ空間8a
のセルに対してリンクさせるためのポインタである。ま
た、2次メモリ空間8aには、リスト構造のセルが、リ
ンク構造が密な複数のセルで構成されるストラクチャを
単位として記憶されている。このストラクチャは、後述
するように、メインメモリ4と2次メモリ8との間でデ
ータを転送するときの単位となる。
【0021】図2に示す、リスト構造のデータでは、メ
インメモリ空間4a上におけるセル間のリンク(たとえ
ば、mm1からmm2に対してのリンク)、および、2
次メモリ空間8a上のセルからメインメモリ空間4a上
のセルに対してのリンク(たとえば、ストラクチャ2の
ss2からmm4に対してのリンク)は、メインメモリ
空間4a上のアドレスをポインタとして表現される。ま
た、メインメモリ空間4a上のセルから2次メモリ空間
8a上のセルに対してのリンク(たとえば、mm2から
ストラクチャ1のss1に対してのリンク)は、上述し
たメインメモリ空間4a上の間接ポインタ(この場合
は、mm3)を用いて表現される。
【0022】また、2次メモリ空間8a上におけるセル
間のリンク(たとえば、ストラクチャ2のss1からs
s2に対してのリンク)は、2次メモリ空間8a上のア
ドレスをポインタとして表現される。
【0023】上述したメインメモリ空間4a上のセルと
2次メモリ空間8a上のセルとのリンク、および、2次
メモリ空間8aの異なるストラクチャ上のセル間のリン
クは、以下に示すSRT(ストラクチャ管理表)を用い
て管理されている。ただし、メインメモリ空間4a上の
セルから2次メモリ空間8a上のセルに対してのリンク
は、上述した間接ポインタによって管理され、SRTで
は管理されない。SRTは、たとえば、メインメモリ空
間4a上の所定の領域に記憶されている。
【0024】図3は、SRTを説明するための図であ
る。図3に示すように、SRT表は、2次メモリ8のス
トラクチャ(str.id)ごとに、外部参照表(XR
T)へのポインタ、および、逆参照表(IRT)へのポ
インタを有するテーブル形式のデータであり、XRTお
よびIRTの管理、検索などを行う際にハッシュ方式な
どで参照される。たとえば、srt1(ストラクチャ
1)の外部参照表へのポインタはXRT1であり、ま
た、逆参照表へのポインタはIRT1である。外部参照
表(XRT)は、2次メモリ8の各ストラクチャごとに
作成され、そのストラクチャ上のセルの、メインメモリ
4上のセルおよび2次メモリ8上の他のストラクチャ上
のセルに対してのリンクに関する情報を有する。この情
報は、たとえば、図3に示すように、リンク元のセルの
ポインタ(prt.id)、リンク先のセルが記憶され
る領域(たとえば、メインメモリ4、ストラクチャ1,
2など)を特定する情報(dstarea)、および、
リンク先のセルのポインタ(dst.id)を有する。
【0025】たとえば、図1に示す2次メモリ空間8a
のストラクチャ1上のセルss3のCAR部(ss3.
car)は、メインメモリ空間4a上のセルmm6に対
してリンクしている。このリンクは、2次メモリ空間8
aのストラクチャ1上のセルからメインメモリ空間4a
のセルへのリンクであり、このリンクに関する情報はX
RT1に記載されている。
【0026】図3に示すように、XRT1には、このリ
ンクに関する情報が、ptr.idとしてss3.ca
r、dstareaとしてmain(メインメモリ空間
4aを示す)、および、dst.idとしてmm6を用
いて記載されている。これと同様に、ストラクチャ2上
のss2.carからメインメモリ空間4a上のmm4
に対してのリンク、および、ss2.cdrからストラ
クチャ1上のss2に対してのリンクに関する情報が、
XRT2に記載されている。
【0027】XRTに記載されたリンク情報のうち、メ
インメモリ空間4aに対してのリンク情報(dstar
eaがmainになっているリンク情報)は、ルート情
報としての管理される。ルート情報は、後述するよう
に、メインメモリ4上に空き記憶領域を確保するため
に、メインメモリ4に記憶されたリスト構造のデータを
2次メモリ8に退避させる際に用いられる。このルート
情報の管理方法としては、ルート情報が複数ある場合
に、たとえば、全てのルート情報をリンクさせて記憶す
る方法を用いる。この方法を用いれば、ルート情報に関
する情報を記憶する管理表を特別に設けた場合に比べ
て、記憶する情報量を少なくすることができる。たとえ
ば、図3に示すように、ストラクチャ1のss3からメ
インメモリ空間4aのmm6へのリンクはルート情報で
あり、ストラクチャ1およびストラクチャ2上の他のル
ート情報と矢印で示されるようにリンクされている。
【0028】このリンクの方法としては、たとえば、最
先にルート情報として管理されるようなったルート情報
を先頭にして、その後、ルート情報として管理されるよ
うになった順に、ルート情報を末尾のルート情報にリン
クさせる方法を採る。そして、後述するデータ転送を行
う際に、リンクされたルート情報のうち、先頭のルート
情報から順に、用いられる。
【0029】逆参照表(IRT)は、XRTと同様に各
ストラクチャごとに作成され、2次メモリ8上の他のス
トラクチャからリンクされるセルのポインタ(dst.
id)、リンク元のセルが記憶されるストラクチャを特
定する情報(ptrarea)、および、。リンク元の
セルのポインタ(ptr.id)を有する。たとえば、
図3に示すように、ストラクチャ1のss2は、ストラ
クチャ2のss2.cdrからリンクされていて、この
リンクに関する情報が、ストラクチャ1についてのIR
T1に記載されている。
【0030】メインメモリ4に記憶されたリスト構造の
データを、2次メモリ8に退避する際の、データ管理方
法について説明する。CPU2の演算処理において、メ
インメモリ4に所定の空き領域を確保する必要が生じる
と、たとえば、メインメモリ4に記憶された直接または
間接的にリンクされた複数のデータを選択し、2次メモ
リ8に転送する。このときに、メインメモリ4に記憶さ
れたデータのうち、2次メモリ8に転送するデータを選
択する際に、上述したリンクして記憶されたルート情報
を用いる。
【0031】つまり、リンクされた複数のルート情報の
うち、先頭にリンクされたルート情報のdst.idで
特定されるメインメモリ空間4a上のセルを選択し、こ
の選択されたセルから直接的または間接的にリンクされ
ているセルを順次、検索し、検索されたセルの全てまた
は一部を2次メモリ8に退避する単位とする。このよう
に、メインメモリ空間4a上のセルのうち、2次メモリ
空間8a上のセルからリンクされている2次メモリ空間
8a上のセルを選択して退避のさせることで、2次メモ
リ空間8a上のセルからメインメモリ空間4a上のセル
に対してのリンク数を低減させることができる。
【0032】また、メインメモリ空間4a上の選択され
たセルから、直接および間接的にリンクされているセル
を選択するのは、データ転送を行うことで、メインメモ
リ空間4a上のセルから2次メモリ空間8a上のセルに
対してのリンク数が爆発的に増加するのを防止するため
である。
【0033】たとえば、図3に示すルート情報のうち、
XRT1におけるss3.carからmm6に対しての
リンク情報が選択された場合には、図2に示すメインメ
モリ空間4a上のセルのうちmm6から直接的または間
接的にリンクされているセル、つまり、mm10,mm
11、および、mm1,mm2にリンクされているセル
の全てまたは一部が2次メモリ8に退避されるセルとし
て選択される。このとき、たとえば、メインメモリ4に
確保する空き領域の容量などに応じて、この容量に応じ
た数の退避されるセルとして選択される。
【0034】また、上記dst.idで特定されるメイ
ンメモリ空間4a上のセルから直接または間接的にリン
クされるセルを全て2次メモリ8に退避させても、確保
する空き領域の容量に達しない場合には、たとえば、処
理を行ったルート情報にリンクされる他のルート情報に
ついて同様の処理を実行し、必要な空き領域の容量が確
保できるまで退避されるセルが選択される。退避するセ
ルが選択されると、選択されたセルが2次メモリ8に転
送される。
【0035】図4は、選択されたセルを転送した後の、
メインメモリ空間4aおよび2次メモリ空間8aに記憶
されたデータを説明するための図である。図2における
mm6から直接的または間接的にリンクされたセルが退
避された場合には、セルmm6に対してリンクしていた
mm5は、図4に示すように間接ポインタmm6にリン
クする。また、図2におけるmm6,mm10,mm1
1は、図4に示すように、2次メモリ空間8aの新しく
作成されたストラクチャ3上に、それぞれss1,ss
3,ss2として記憶される。このとき、メインメモリ
空間4a上の間接ポインタmm6は、メインメモリ空間
4aのストラクチャ3上のss1に対してリンクする。
転送処理による各セルのポインタの変化、および、新し
いストラクチャの作成に応じてXRT,IRTが変更さ
れる。
【0036】図5は、変更後のXRT,IRTを説明す
るための図である。図5に示すように、ストラクチャア
ウト後のSRTには、図3に示すSRTの情報にストラ
クチャ3に対応する情報がさらに加えられている。この
とき、転送処理にともない、ストラクチャ1上のss3
からのリンクは、図2に示すメインメモリ空間4a上の
mm6対してのリンクから、図4に示す2次メモリ空間
8aのストラクチャ3のss1に対してのリンクに変更
される。そのため、図2に示すXRT1のptr.id
がss3.carである部分は、図3に示すように、d
stareaがstr3に、dst.idがss1に変
更される。
【0037】また、図5に示すようにストラクチャ3の
IRTが新たに作成され、SRTにおけるストラクチャ
3のIRT部はポインタIRT3となる。IRT3に
は、dst.idとしてss1、またptrareaと
してstr1、ptr.idとしてss3.carが記
載される。尚、図4に示すように、ストラクチャ3上の
セルから、他のストラクチャ上のセルまたはメインメモ
リ空間4a上のセルに対してのリンクは存在しないた
め、ストラクチャ3のXRTは作成されず、SRTにお
けるストラクチャ3のXRT部はNULLとなる。この
ように、メインメモリ空間4a上のリンク構造のデータ
が2次メモリ空間8a上に転送されると、それに応じて
SRT,XRT,IRTが書き換えられる。
【0038】2次メモリ8に記憶されたリスト構造のデ
ータを、メインメモリ4に転送する際のデータ管理方法
について説明する。CPU2の演算処理において、必要
なデータがメインメモリ4に記憶されていない場合また
はメインメモリ4に空き領域が十分にある場合には、必
要なデータをストラクチャ単位で2次メモリ8からメイ
ンメモリ4に転送する。
【0039】たとえば、リンク構造のデータが、図2に
示すようにメインメモリ空間4aおよび2次メモリ空間
8aに記憶されている場合には、ストラクチャ1上に記
憶された全てのセルまたはストラクチャ2上に記憶され
た全てのセルがメインメモリ4に転送される。たとえ
ば、図2に示す、2次メモリ空間8aのストラクチャ1
上に記憶された全てのセルをメインメモリ4に転送する
と、メインメモリ空間4aおよび2次メモリ空間8a上
のデータのリンク構造は、図6のように変更される。図
6では、図2に示すストラクチャ2上のss1,ss
2,ss3が、メインメモリ空間4a上にそれぞれmm
1’,mm2’mm3’として記憶される。このとき、
図2において、間接ポインタmm3を介して実現されて
いたmm2からss1に対してのリンクは、図6に示す
ように、mm2からmm1’に対しての直接的なリンク
に変更されている。
【0040】図7は、転送後の、SRT,XRT,IR
Tを説明するための図である。転送後において、2次メ
モリ空間8aにはストラクチャ1は、存在しないため、
SRTにはストラクチャ1に対応する情報は記載されず
XRT1,IRT1も存在しない。また、図7に示すX
RT2では、転送前におけるストラクチャ1上のss2
が転送後においてメインメモリ空間4a上のmm2’と
なったことにともない、dst.idとしてmm2’が
記載されている。
【0041】上述したように、本実施例のデータ管理方
法によれば、SRT,IRTから得られるルート情報を
用いて、2次メモリ8からメインメモリ4に対してのデ
ータ転送を行うため、データ転送にともなう、メインメ
モリ4に記憶されたセルと2次メモリ8に記憶されたセ
ルとの間のリンク数の増加を防止することができる。ま
た、本実施例のデータ管理方法によれば、ルート情報を
リンクさせて記憶することで、ルート情報の検索を高速
に行うことができる。
【0042】
【発明の効果】本発明のデータ管理方法によれば、第1
の記憶手段に記憶されたリンク構造のデータを第2の記
憶手段に退避させた場合にも、第1の記憶手段に記憶さ
れたデータのリンク構造を、演算制御手段が処理に必要
なデータを第2の記憶手段に頻繁にアクセスすることな
く第1の記憶手段から効率よく得ることができる状態に
維持することができ、演算制御手段におけるリンク構造
のデータの処理を高速に実行することが可能になる。ま
た、本発明のデータ管理方法によれば、 前記第2の記
憶手段に記憶されたデータの前記第1の記憶手段に記憶
されたデータに対しての複数のリンクに関する前記リン
ク情報を、高速に検索することができ、データ退避にと
もなう処理を高速に実行することができる。
【図面の簡単な説明】
【図1】本実施例のデータ管理方法を用いて計算機シス
テムの構成図である。
【図2】本実施例のメインメモリおよび2次メモリに記
憶されたデータを説明するための図である。
【図3】本実施例のメインメモリに記憶されるSRT,
XRT,IRTを説明するための図である。
【図4】メインメモリのデータを2次メモリに退避させ
た後に、メインメモリおよび2次メモリに記憶されたデ
ータを説明するための図である。
【図5】メインメモリのデータを2次メモリに退避させ
た後に、メインメモリに記憶されるSRT,XRT,I
RTを説明するための図である。
【図6】2次メモリのデータをメインメモリに転送した
後に、メインメモリおよび2次メモリに記憶されるデー
タを説明するため図である。
【図7】2次メモリのデータをメインメモリに転送した
後に、メインメモリに記憶されるSRT,XRT,IR
Tを説明するための図である。
【図8】従来技術を説明するための図である。
【図9】従来技術を説明するための図である。
【符号の説明】
2・・・CPU 4・・・メインメモリ 6・・・入出力回路 8・・・2次メモリ 10・・・外部バス 12・・・内部バス

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】演算制御手段が高速にアクセスすることが
    できる第1の記憶手段と、該第1の記憶手段に記憶され
    たデータを退避可能であり大規模な記憶容量を有する第
    2の記憶手段とに記憶され、演算制御手段で処理されて
    リンク構造が変化するデータを管理するデータ管理方法
    であって、 前記第2の記憶手段に記憶されたデータの前記第1の記
    憶手段に記憶されたデータに対しての単数または複数の
    リンクに関するリンク情報をそれぞれ記憶し、 前記記憶されたリンク情報に基づいて、前記第2の記憶
    手段に記憶されたデータからリンクされた前記第1の記
    憶手段に記憶されたデータ、および、該データと直接ま
    たは間接的にリンクされたデータを前記第2の記憶手段
    に退避するデータ管理方法。
  2. 【請求項2】前記第2の記憶手段に記憶されたデータの
    前記第1の記憶手段に記憶されたデータに対しての複数
    のリンクに関する前記リンク情報を、それぞれリンクさ
    せて記憶し、 該リンクに基づいて、複数のリンク情報のなかから単数
    または複数のリンク情報を検索し、該検索されたリンク
    情報に基づいて、前記第2の記憶手段に記憶されたデー
    タからリンクされた前記第1の記憶手段に記憶されたデ
    ータ、および、該データと直接または間接的にリンクさ
    れたデータを前記第2の記憶手段に退避する請求項1記
    載のデータ管理方法。
  3. 【請求項3】前記第1の記憶手段から前記第2の記憶手
    段に退避したデータのうち、前記第1の記憶手段のデー
    タに対してのリンクに関するリンク情報を、リンクされ
    て記憶された前記リンク情報に対してさらにリンクさせ
    て記憶する請求項2記載のデータ管理方法。
  4. 【請求項4】前記リンク情報は、前記第1の記憶手段に
    記憶されたデータと、前記第2の記憶されたデータとの
    間のリンクに関する情報である請求項1〜3いずれか記
    載のデータ管理方法。
  5. 【請求項5】前記第1の記憶手段と、前記第2の記憶手
    段との間のデータ転送を、直接または間接的にリンクさ
    れた複数のデータを単位として行う請求項1〜4いずれ
    か記載のプログラム処理方法。
  6. 【請求項6】前記第1の記憶手段として、前記リンク情
    報を記憶し、前記演算制御手段が高速にアクセスするこ
    とができる記憶手段を用いる請求項1〜5いずれか記載
    のプログラム処理方法。
JP08322793A 1993-04-09 1993-04-09 データ管理方法およびその装置 Expired - Fee Related JP3318787B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08322793A JP3318787B2 (ja) 1993-04-09 1993-04-09 データ管理方法およびその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08322793A JP3318787B2 (ja) 1993-04-09 1993-04-09 データ管理方法およびその装置

Publications (2)

Publication Number Publication Date
JPH06301592A true JPH06301592A (ja) 1994-10-28
JP3318787B2 JP3318787B2 (ja) 2002-08-26

Family

ID=13796442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08322793A Expired - Fee Related JP3318787B2 (ja) 1993-04-09 1993-04-09 データ管理方法およびその装置

Country Status (1)

Country Link
JP (1) JP3318787B2 (ja)

Also Published As

Publication number Publication date
JP3318787B2 (ja) 2002-08-26

Similar Documents

Publication Publication Date Title
JPH0668736B2 (ja) 2個のシステムクロックサイクルを利用する書込み動作をもったキャッシュメモリユニットを供与する装置及び方法
JPH09293006A (ja) 並列データベースの分割方法及びその管理システム
JP2714952B2 (ja) 計算機システム
JPH06301592A (ja) データ管理方法
JPH04288638A (ja) コンピュータシステム
US5684995A (en) Segment division management system
JP2615046B2 (ja) レコード追加処理方法
JP2787107B2 (ja) バッファ制御方式及び装置
JPH04199338A (ja) データベース管理システム
JPS63261430A (ja) 情報処理方式および装置
JPH03282966A (ja) ハッシュエントリ領域管理方法
JPH0329041A (ja) 分散ページング制御方式
JP2752767B2 (ja) バッファ管理方式
JPH0387941A (ja) 分散データベース処理方式
JPS6380349A (ja) 高速ペ−ジ入出力方式
JPH02118859A (ja) 索引検索バッファ管理方式
JPS62241047A (ja) デ−タベ−ス管理システムによる入出力バツフアの共用制御方法
JPS60196844A (ja) 情報検索装置
JP2000020527A (ja) データベースにおける検索方式
JPS6035692B2 (ja) バッファ管理方式
JPH0346033A (ja) ジヨブ間データ転送制御方法
JPS63285631A (ja) 索引ファイル更新処理方式
JPH06208502A (ja) メモリ管理方法
JPS62165239A (ja) 情報検索方法
JPH0528290A (ja) データ駆動形計算機

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees