JPH06296334A

JPH06296334A - バックアップ・コンデンサ・チェック回路

Info

Publication number: JPH06296334A
Application number: JP5105043A
Authority: JP
Inventors: Hiroyuki Saito; 宏行齋藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1993-04-07
Filing date: 1993-04-07
Publication date: 1994-10-21

Abstract

(57)【要約】【目的】各種の電子装置においてメモリ等の電子回路
の電源をバックアップするバックアップ・コンデンサの
正常／異常をチェックするバックアップ・コンデンサ・
チェック回路に関するものであり、チェックを行うこと
でメモリの格納内容が失われることのない簡単な回路構
成のバックアップ・コンデンサ・チェック回路を提供す
ることを目的とする。【構成】電子回路５２の電源をバックアップするバッ
クアップ・コンデンサ５１の正常／異常をチェックする
ものであって、バックアップ・コンデンサ５１の端子電
圧が所定の第１の設定値を超えるか否かを検出する第１
のチェック回路５３と、バックアップ・コンデンサ５１
の端子電圧が所定の第２の設定値を超えるか否かを検出
する第２のチェック回路５４とを備え、電源投入直後に
第１のチェック回路５３で検出した電圧が第１の設定値
以下であり、かつ電源投入から所定時間経過後に第２の
チェック回路５４で検出した電圧が第２の設定値以上で
あった場合にバックアップ・コンデンサ５１を異常と判
定するように構成されたものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、各種の電子装置におい
てメモリ等の電子回路の電源をバックアップするバック
アップ・コンデンサの正常／異常をチェックするバック
アップ・コンデンサ・チェック回路に関するものであ
る。

【０００２】図６には、バックアップ・コンデンサを備
えた電子装置の一例として、無線通信用の監視制御装置
の構成が示される。図中、４１はＣＰＵ盤、４２はバッ
クアップメモリ盤、４３はＩ／Ｏボードである。ここ
で、ＣＰＵ盤４１はＣＰＵ４１１、ＩＰＬプログラム等
を格納するローカルＲＯＭ４１２、ローカルＲＡＭ４１
３等を含み構成される。バックアップメモリ盤４２はバ
ックアップ・コンデンサ１が付いたＲＡＭ２を含み構成
され、このＲＡＭ２にはＣＰＵ４１１を動作させるため
のソフトウェアおよび監視制御動作のために必要な局デ
ータ等が格納されている。バックアップ・コンデンサ１
は電源の瞬断等に致してこのＲＡＭ２の電源をバックア
ップするものである。

【０００３】この監視制御装置においては、電源オン時
などに、ＣＰＵ４１１は、ＣＰＵ盤４１内のローカルＲ
ＯＭ４１２に格納されているＩＰＬプログラムに従って
バックアップメモリ盤４２から上記ソフトウェアおよび
データを読み出し、これらをＣＰＵ盤４１内のローカル
ＲＡＭ４１３に展開した後に、監視制御動作を開始す
る。

【０００４】この監視制御装置においては、保守などの
ために装置の電源がオフされたときには、バックアップ
メモリ盤４２内のバックアップ・コンデンサ１が動作
し、このバックアップ・コンデンサ１の充電電圧がＲＡ
Ｍ２への電源電圧となってＲＡＭ２をある時間にわたり
バックアップし、ＲＡＭ２内のソフトウェアやデータが
失われないようにしている。

【０００５】このため、万が一、バックアップ・コンデ
ンサ１に容量抜け等の異常が生じた場合には、電源オフ
後もある時間にわたりＲＡＭ２の内容を保持することが
できなくなってしまう。よって、適宜、このようなバッ
クアップ・コンデンサ１の異常の有無を調べ、異常があ
るときにはオペレータに通知し、しかるべき対策処置を
とれるようにする必要がある。

【０００６】

【従来の技術】図７には、かかるバックアップ・コンデ
ンサ１の正常／異常を検査する従来のバックアップ・コ
ンデンサ・チェック回路の例が示される。図中、１はバ
ックアップ・コンデンサ、２はＲＡＭからなるメモリ、
４５は充電遮断回路４６と充電回路４７を含む定電流充
電回路、４８は切替え回路、４９はチェック回路であ
る。

【０００７】この従来回路では、定期的あるいは必要に
応じてなど、あるタイミングで、切替え回路４８によっ
て定電流充電回路４５を制御してバックアップ・コンデ
ンサ１への充電を止め、バックアップ・コンデンサ１に
蓄えられた電荷をチェック回路４９に放電し、電圧の降
下の速度等を調べてバックアップ・コンデンサ１の容量
抜け等の異常を検出している。例えば、充電電流遮断状
態でバックアップ・コンデンサ１の端子電圧が急速に降
下する場合にはバックアップ・コンデンサ１が容量抜け
しているものと判定することができる。

【０００８】

【発明が解決しようとする課題】したがって、従来のバ
ックアップ・コンデンサ・チェック回路は、チェックの
ために定電流充電回路内の充電遮断回路あるいは切替え
回路といった回路を設ける必要があり、回路規模が大き
くなってしまう。

【０００９】また、上述したバックアップ・コンデンサ
１の放電チェックを電子装置運用状態のままで定期的に
行っている。このため、バックアップ・コンデンサ１に
実際に容量抜けなどの異常があるとバックアップ・コン
デンサ１の端子電圧が放電チェックにより著しく低下す
ることになるので、メモリ２に印加する電圧が装置運用
中にもかかわらず著しく低下してしまい、その結果、メ
モリ盤２の記憶内容が失われてしまうおそれがある。

【００１０】本発明は上述の問題点に鑑みてなされたも
のであり、その目的とするところは、チェックを行うこ
とでメモリの格納内容が失われることのない簡単な回路
構成のバックアップ・コンデンサ・チェック回路を提供
することにある。

【００１１】

【課題を解決するための手段】図１は本発明に係る原理
説明図である。本発明のバックアップ・コンデンサ・チ
ェック回路は、電子回路５２の電源をバックアップする
バックアップ・コンデンサ５１の正常／異常をチェック
するものであって、バックアップ・コンデンサ５１の端
子電圧が所定の第１の設定値を超えるか否かを検出する
第１のチェック回路５３と、バックアップ・コンデンサ
５１の端子電圧が所定の第２の設定値を超えるか否かを
検出する第２のチェック回路５４とを備え、電源投入直
後に第１のチェック回路５３で検出した電圧が第１の設
定値以下であり、かつ電源投入から所定時間経過後に第
２のチェック回路５４で検出した電圧が第２の設定値以
上であった場合にバックアップ・コンデンサ５１を異常
と判定するように構成されたものである。

【００１２】上述のバックアップ・コンデンサ・チェッ
ク回路は、第１のチェック回路５３が第１の設定値を発
生する抵抗分圧回路とこの第１の設定値をバックアップ
・コンデンサ５１の端子電圧と比較する第１の比較器と
からなり、また第２のチェック回路５４が第２の設定値
を発生する抵抗分圧回路とこの第２の設定値を該バック
アップ・コンデンサ５１の端子電圧と比較する第２の比
較器とからなり、第１、第２のチェック回路５３、５４
の出力信号をそれぞれ保持するための第１、第２のフリ
ップフロップと、電源投入後の所定時間経過を計数する
カウンタとを備え、第１のフリップフロップは電源投入
直後に第１のチェック回路５３の出力信号を保持し、第
２のフリップフロップは第１のフリップフロップの出力
信号によって動作可能となると共にカウンタからの電源
投入後所定時間経過時の出力信号によって第２のチェッ
ク回路５４の出力信号を保持するように構成することが
できる。

【００１３】また上述のバックアップ・コンデンサ・チ
ェック回路は、第１のチェック回路５３が第１の設定値
を発生する抵抗分圧回路とこの第１の設定値をバックア
ップ・コンデンサ５１の端子電圧と比較する第１の比較
器とからなり、また第２のチェック回路５４が第２の設
定値を発生する抵抗分圧回路とこの第２の設定値を該バ
ックアップ・コンデンサの端子電圧と比較する第２の比
較器とからなり、第１、第２のチェック回路５３、５４
の出力信号をそれぞれ保持するためのレジスタとＣＰＵ
とを備え、このＣＰＵからの制御により第１のチェック
回路５３の出力信号をレジスタに保持すると共に、その
内容がバックアップ・コンデンサ５１の端子電圧が第１
の設定値以下であることを示すものであれば電源投入か
ら所定時間経過後に第２のチェック回路５４の出力信号
をレジスタに保持し、レジスタの内容がバックアップ・
コンデンサ５１の端子電圧が第２の設定値を超えるもの
である場合にバックアップ・コンデンサ５１に異常があ
ると判定するように構成することができる。

【００１４】さらに上述のバックアップ・コンデンサ・
チェック回路は、第１、第２のチェック回路５３、５４
が、バックアップ・コンデンサ５１の端子電圧をそれぞ
れ第１、第２の設定値と比較するための第１、第２の比
較器に代えて後段のフリップフロップまたはレジスタを
ＴＴＬ構成とするようになっており、これらフリップフ
ロップまたはレジスタの入力側のスレッショルド電圧特
性を利用してバックアップ・コンデンサの端子電圧を第
１、第２の設定値と比較できるように構成することがで
きる。

【００１５】

【作用】本発明のバックアップ・コンデンサ・チェック
回路では、電源投入直後にバックアップ・コンデンサ５
１の端子電圧を第１のチェック回路５３で検出し、その
検出電圧が第１の設定値以下であった場合には、さらに
電源投入から所定時間経過後に第２のチェック回路５４
によってバックアップ・コンデンサ５１の端子電圧を検
出し、その検出した電圧が第２の設定値以上であった場
合には、バックアップ・コンデンサ５１を異常と判定す
る。

【００１６】このようにするのは、バックアップ・コン
デンサ５１に容量抜け等の異常があった場合、まず電源
投入時にその端子電圧が大きく降下していることが予想
されるので、これを第１のチェック回路５３で検出し、
端子電圧が大きく降下していた場合には、さらにバック
アップ・コンデンサ５１を所定時間にわたり充電してそ
の充電の様子によりバックアップ・コンデンサ５１に異
常があるか否かをさらに判断する。つまり、所定時間充
電したときの電圧上昇が大きい場合には、バックアップ
・コンデンサ１に容量抜け等の異常が生じているために
急速に充電されてしまったものと考えることができるの
で、それを第２の設定値を目安として第２のチェック回
路５４で検出してアラームを発する。

【００１７】電源投入直後および電源投入後の所定時間
経過時点で第１、第２のチェック回路によりバックアッ
プ・コンデンサ５１の端子電圧をチェックする仕方とし
ては、第１、第２のフリップフロップおよびカウンタを
用い、電源投入直後に第１のフリップフロップに第１の
チェック回路５３の出力信号を保持し、この第１のフリ
ップフロップの出力信号によって第２のフリップフロッ
プを動作可能とすると共に、カウンタからの電源投入後
所定時間経過時の出力信号によって第２のチェック回路
５４の出力信号を保持するようにすればよい。

【００１８】また上記の他の方法として、レジスタとＣ
ＰＵとを用い、このＣＰＵからの制御により、第１のチ
ェック回路５３の出力信号をレジスタに保持すると共
に、その内容がバックアップ・コンデンサ５１の端子電
圧が第１の設定値以下であることを示すものであれば、
電源投入から所定時間経過後に第２のチェック回路５４
の出力信号をレジスタに保持し、レジスタの内容がバッ
クアップ・コンデンサ５１の端子電圧が第２の設定値を
超えるものである場合にバックアップ・コンデンサ５１
に異常があると判定するようにすればよい。

【００１９】さらに、第１、第２のチェック回路５３、
５４として、バックアップ・コンデンサ５１の端子電圧
をそれぞれ第１、第２の設定値と比較するための第１、
第２の比較器に代えて後段のフリップフロップまたはレ
ジスタをＴＴＬにより構成するようにすれば、それらフ
リップフロップまたはレジスタの入力側のスレッショル
ド電圧特性を利用してバックアップ・コンデンサの端子
電圧を抵抗分圧回路の第１、第２の設定値と比較でき、
これにより回路を簡素化することができる。

【００２０】

【実施例】以下、図面を参照して本発明の実施例を説明
する。図２には本発明の一実施例としてのバックアップ
・コンデンサ・チェック回路が示される。図２におい
て、１は静電容量Ｃ０のバックアップ・コンデンサ、２
はＳＲＡＭ等からなるメモリである。バックアップ・コ
ンデンサ１とメモリ２は抵抗器Ｒ０とダイオードＤ１か
らなる電流充電回路を介して電源電圧の供給を受けるよ
うになっている。

【００２１】チェック回路３は、電源投入直後の電源電
圧Ｖccが所定の電圧（例えばＶcc＝＋５Ｖ）に達して安
定した時点で、バックアップ・コンデンサ１の端子電圧
が所定のリファレンス電圧Ｖ１（例えばＳＲＡＭの内容
保証保持電圧でＶ１＝＋２Ｖ）以下かどうかを検出する
回路である。このチェック回路３は比較器ＣＭＰ１とリ
ファレンス電圧Ｖ１を発生するための電圧分割用の抵抗
器Ｒ２、Ｒ３からなり、比較器ＣＭＰ１は抵抗器Ｒ２と
Ｒ３の抵抗比で決まるリファレンス電圧Ｖ１をバックア
ップ・コンデンサ１の端子電圧と比較し、端子電圧がリ
ファレンス電圧Ｖ１以上であると“１”の出力信号をフ
リップフロップ５のデータ端子Ｄに出力する。

【００２２】またチェック回路４はチェック回路３で検
出した電圧が所定のリファレンス電圧Ｖ１以下であった
場合に、一定時間にわたりバックアップ・コンデンサ１
に充電後に、その電圧が所定のリファレンス電圧Ｖ２以
下かどうかを検出する回路である。このチェック回路４
は比較器ＣＭＰ２とリファレンス電圧Ｖ２を発生するた
めの電圧分割用の抵抗器Ｒ４、Ｒ５からなり、比較器Ｃ
ＭＰ２は抵抗器Ｒ４とＲ５の抵抗比で決まるリファレン
ス電圧Ｖ２をバックアップ・コンデンサ１の端子電圧と
比較し、端子電圧がリファレンス電圧Ｖ２以上であると
“１”の出力信号をフリップフロップ６のデータ端子Ｄ
に出力する。

【００２３】抵抗器Ｒ１とコンデンサＣ１は平滑回路を
構成しており、コンデンサＣ１の端子電圧はバッファ回
路７に入力される。バッファ回路７は入力電圧があるし
きい値を超えたとき（抵抗器Ｒ１とコンデンサＣ１の時
定数をＴ０とすると電源投入からＴ０秒後）、出力信号
が“０”から“１”に変化するよう動作する。

【００２４】バッファ回路７の出力信号はフリップフロ
ップ５のクロック端子ＣＫとカウンタ回路８のリセット
端子ＲＳＴに入力される。またカウンタ回路８の出力信
号Ｑn がフリップフロップ６のクロック端子ＣＫに入力
される。このカウンタ出力信号Ｑn はリセットＲＳＴが
解除されてからＴ１秒後に出力される。

【００２５】フリップフロップ５は電源投入直後（Ｔ０
に相当）のチェック回路３の出力状態を保持するための
ＲＳフリップフロップからなる回路であり、バッファ回
路７からの“１”の出力信号がクロック端子ＣＫに入力
されたタイミングで、データ端子Ｄに入力されているチ
ェック回路３の出力信号をラッチする。

【００２６】一方、フリップフロップ６は電源投入後の
所定時間が経過した時点（Ｔ１に相当）でのチェック回
路４の出力状態を保持するためのＲＳフリップフロップ
からなる回路であり、カウンタ８から“１”の出力信号
Ｑn がクロック端子ＣＫに入力されたタイミングで、デ
ータ端子Ｄに入力されているチェック回路４の出力信号
をラッチする。このフリップフロップ６のＲ端子にはフ
リップフロップ５からの出力信号Ｑが入力されており、
また自身の出力信号Ｑはアラーム信号ＡＬＭとして出力
される。

【００２７】この実施例回路の動作を以下に説明する。
いま、バックアップ・コンデンサの正常／異常をチェッ
クするため、電源を一旦、オフにして再び投入したもの
とする。この場合、抵抗器Ｒ１、コンデンサＣ１の時定
数をＴ０秒とすると、電源投入からＴ０秒後にバッファ
回路７の出力が“０”から“１”に変化し、それにより
カウンタ８のリセット端子ＲＳＴに入力されているリセ
ット信号がオフ（“０”から“１”に変化）になり、同
カウンタ８がリセット解除されてカウントを開始する。

【００２８】これと同時に、このバッファ回路７の出力
信号はフリップフロップ５のクロック端子ＣＫにクロッ
クとして入力されるので、このタイミングでチェック回
路３の比較器ＣＭＰ１の出力信号がフリップフロップ５
にラッチされる。したがって、電源投入直後のバックア
ップ・コンデンサ１の端子電圧が抵抗器Ｒ２、Ｒ３で定
めたリファレンス電圧Ｖ１よりも低い場合（すなわちバ
ックアップ・コンデンサ１に容量抜け等の異常が生じて
いる可能性がある場合）には、フリップフロップ５の出
力信号Ｑが“１”となり、この出力信号Ｑがフリップフ
ロップ６のＲ端子に入力されるので、フリップフロップ
６が動作できるようになり、それによりチェック回路４
によってバックアップ・コンデンサ１の更なるチェック
を行うことが可能になる。

【００２９】カウンタ８が動作を始めてからＴ₁秒後に
はその出力信号Ｑn が“０”→“１”となってフリップ
フロップ６のクロック端子ＣＫにクロックとして入力さ
れるので、このタイミングでチェック回路４の比較器Ｃ
ＭＰ２の出力信号がフリップフロップ６にラッチされ
る。よって、Ｔ₁秒経過後に、バックアップ・コンデン
サ１の端子電圧が抵抗器Ｒ４、Ｒ５で定めたリファレン
ス電圧Ｖ２よりも高い場合は、フリップフロップ６の出
力信号Ｑが“１”となり、それがアラーム信号ＡＬＭと
して送出されることになる。

【００３０】このように、実施例回路では、装置に電源
が投入された直後、電源電圧Ｖccが所定の電圧（＝５
Ｖ）に達した時点（Ｔ０秒後）で、バックアップ・コン
デンサ１の端子電圧が所定のリファレンス電圧Ｖ１（例
えばＳＲＡＭの内容保持保証電圧で＋２Ｖ）以下かどう
かをチェック回路５で検査する。端子電圧がリファレン
ス電圧Ｖ１よりも低い場合は、バックアップ・コンデン
サ１に容量抜け等の異常が生じていたため電源投入に先
立って電源をオフした時点でバックアップ・コンデンサ
１の端子電圧が急速に下降したと考えることができるの
で、さらにバックアップ・コンデンサ１をチェックする
ために、バックアップ・コンデンサ１を一定時間（Ｔ１
秒）充電した後に、チェック回路４によりその端子電圧
が所定のリファレンス電圧Ｖ２以上であるかどうかを検
査する。

【００３１】ここで、リファレンス電圧Ｖ２の値は次の
式で与えられる。Ｖ₂＝５（１−ｅ^-T1/R0.C0）＋Ｖ１・ｅ^-T1/R0.C0 但し、電源電圧Ｖcc＝５Ｖであり、Ｒ０は充電回路の抵
抗器Ｒ０の抵抗値、Ｃ０はバックアップ・コンデンサ１
の静電容量である。Ｔ１秒経過後に、バックアップ・コ
ンデンサ１の端子電圧が抵抗器Ｒ４、Ｒ５で定めたリフ
ァレンス電圧Ｖ２よりも高くなっている場合（Ｖ_BC＞Ｖ
１）は、バックアップ・コンデンサ１に容量抜け等の異
常が生じていたため急速に充電されてしまって短時間
（Ｔ１秒）のうちにその端子電圧が上昇したものと考え
ることができるので、その時にはアラーム信号ＡＬＭを
発する。

【００３２】この実施例回路のような構成にすると、装
置運用中に電源電圧を一旦オフにして再投入することに
より、バックアップ・コンデンサの正常／異常を簡単に
チェックすることができる。しかも、バックアップ・コ
ンデンサの検査を実施した場合、従来のようにバックア
ップ・コンデンサの充電電荷を積極的に放電していない
ので、バックアップ・コンデンサの端子電圧がリファレ
ンス電圧Ｖ１（つまりメモリの内容保証保持電圧）以下
に下がる確率は低く、このリファレンス電圧Ｖ１以下に
下がらないかぎりメモリの記憶内容は消失しないので、
バックアップ・コンデンサの検査によりメモリの内容が
失われる確率を従来に比べて格段に低くすることができ
る。

【００３３】図３には本発明の他の実施例としてのバッ
クアップ・コンデンサ・チェック回路が示される。図３
において、バックアップ・コンデンサ１、メモリ２、チ
ェック回路３、４、バッファ回路７等の構成は前述の実
施例のものと同じである。相違点として、ワンチップＣ
ＰＵ１０、レジスタ１１、ラッチ１２、バス１３等を備
えており、バッファ回路７の出力信号はＣＰＵ１０のリ
セット端子ＲＳＴに入力される。レジスタ１１はチェッ
ク回路３、４の出力信号をそれぞれ格納するビットを有
する。バス１３はデータバス、アドレスバス、制御バス
からなる。

【００３４】この実施例回路の動作を以下に説明する。
抵抗器Ｒ１とコンデンサＣ１の時定数をＴ０とすると、
電源投入からＴ０秒後にＣＰＵ１０へのリセット信号が
オフになり、バックアップ・メモリ盤内部に設けられた
ＣＰＵ１０が動作を開始する。

【００３５】ＣＰＵ１０は動作開始直後にレジスタ１１
にアクセスしてチェック回路３、４からの出力信号を取
り込ませる。そして、チェック回路３の比較器ＣＭＰ１
の出力状態を見る。もし、その出力状態が“１”であれ
ば、電源投入直後のバックアップ・コンデンサ１の端子
電圧が抵抗器Ｒ２、Ｒ３で定まるリファレンス電圧Ｖ１
よりも低い場合であるから異常の可能性があるので、さ
らにバックアップ・コンデンサ１を検査するために、Ｔ
１秒後（すなわちＴ１秒にわたりバックアップ・コンデ
ンサ１を充電した後）に、レジスタ１１を再度アクセス
して、今度はチェック回路４の比較器ＣＭＰ２の出力状
態を見る。もし、その出力状態が“１”であれば、Ｔ１
秒後のバックアップ・コンデンサ１の端子電圧が抵抗器
Ｒ４、Ｒ５で定まるリファレンス電圧Ｖ２よりも高い場
合であるので、前述のようにバックアップ・コンデンサ
１に異常があると考えることができ、よってラッチ１２
に“１”を設定するようアクセスして、ラッチ１２から
アラーム信号ＡＬＭを送出する。

【００３６】図５には本発明のまた他の実施例としての
バックアップ・コンデンサ・チェック回路が示される。
図５において、充電回路の抵抗器Ｒ０、ダイオードＤ
１、平滑回路の抵抗器Ｒ１、コンデンサＣ１、バックア
ップ・コンデンサ１、メモリ２バッファ回路７、カウン
タ回路８は前述の図２の実施例で説明したものと同じも
のである。相違点として、バックアップ・コンデンサ１
の端子電圧をそれぞれリファレンス電圧Ｖ１、Ｖ２と比
較するためのチェック回路２１、２２の構成が異なって
いる。

【００３７】すなわち、端子電圧をリファレンス電圧Ｖ
１（例えば２Ｖ）と比較するためのチェック回路２１
は、抵抗器Ｒ２、Ｒ３と、その分圧電圧がデータ端子Ｄ
に入力されるＴＴＬ（Transistor Transistor Logic)構
成のフリップフロップ２３とからなる。このフリップフ
ロップ２３のクロック端子ＣＫにはバッファ回路７の出
力信号が入力されている。ここで、ＴＴＬ型フリップフ
ロップ２３のスレッショルド電圧は約１．６Ｖであるか
ら、１．６／Ｖ１＝Ｒ３／（Ｒ２＋Ｒ３）となるように、抵抗器Ｒ２、Ｒ３の抵抗値を決めると、
バックアップ・コンデンサ１の端子電圧がＶ１以下であ
った場合にフリップフロップ２３の反転出力信号＊Ｑが
“１”となる。

【００３８】同じく、バックアップ・コンデンサ１の端
子電圧をリファレンス電圧Ｖ２と比較するためのチェッ
ク回路２２は、抵抗器Ｒ３、Ｒ４と、その分圧電圧がデ
ータ端子Ｄに入力されるＴＴＬ構成のフリップフロップ
２４とからなる。このフリップフロップ２４のＲ端子に
はフリップフロップ２３の反転出力信号＊Ｑが入力さ
れ、またクロック端子ＣＫにはカウンタ回路８の出力信
号Ｑn が入力され、その出力信号Ｑはアラーム信号ＡＬ
Ｍとなるようになっている。ここで、ＴＴＬ型フリップ
フロップ２４のスレッショルド電圧も約１．６Ｖである
から、１．６／Ｖ２＝Ｒ５／（Ｒ４＋Ｒ５）となるように抵抗器Ｒ４、Ｒ５の抵抗値を決めると、バ
ックアップ・コンデンサ１の端子電圧がＶ２以上であっ
た場合に、フリップフロップ２４の出力信号Ｑが“１”
となる。

【００３９】この図４の実施例回路の動作を以下に説明
する。抵抗器Ｒ１とコンデンサＣ１の時定数をＴ０秒と
すると、電源投入からＴ０秒後にカウンタ回路８に入っ
ているリセット信号ＲＳＴがオフ（“０”→“１”）に
なり、このタイミングでチェック回路２１のフリップフ
ロップ２３にバックアップ・コンデンサ１の端子電圧の
状態が取り込まれる。上述したように、バックアップ・
コンデンサ１の端子電圧がリファレンス電圧Ｖ１以下で
あった場合（異常の可能性がある場合）には、フリップ
フロップ２３の反転出力信号＊Ｑが“１”となり、これ
がフリップフロップ２４のＲ端子に入力されるので、こ
の時点からフリップフロップ２４が動作可能となり、バ
ックアップ・コンデンサ１の端子電圧をリファレンス電
圧Ｖ２と比較できるようになる。

【００４０】カウンタ回路８が動作を始め、Ｔ１秒後に
はそのカウンタ出力信号Ｑn が“０”→“１”となり、
このタイミングでチェック回路２２のフリップフロップ
２４のデータ入力状態（すなわちバックアップ・コンデ
ンサ１の端子電圧の状態）がフリップフロップ２４にラ
ッチされる。バックアップ・コンデンサ１の端子電圧が
リファレンス電圧Ｖ２以上であった場合、フリップフロ
ップ２４の出力信号Ｑは“１”となり、これがアラーム
信号ＡＬＭとして送出される。

【００４１】このように、この図４の実施例は、図２の
実施例と比較すると、フリップフロップ２３、２４自体
が比較器ＣＭＰ１、ＣＭＰ２の役割をするので、回路を
簡素化することができる。

【００４２】図５には本発明のさらに他の実施例として
のバックアップ・コンデンサ・チェック回路が示され
る。この実施例回路は、図３の実施例回路と同様にＣＰ
Ｕ、レジスタ、ラッチ等を用いて回路を構成したもので
あるが、図３の実施例との相違点として、レジスタ３３
はＴＴＬ構成の回路からなり、その入力のスレッショル
ド電圧は約１．６Ｖであり、このスレッショルド特性を
用いてバックアップ・コンデンサ１の端子電圧をリファ
レンス電圧Ｖ１、Ｖ２と比較するように構成されている
ことである。したがって、チェック回路３１、３２には
比較器ＣＭＰ１、ＣＭＰ２が設けられておらず、チェッ
ク回路３１は、１．６／Ｖ１＝Ｒ３（Ｒ２＋Ｒ３）となるように抵抗器Ｒ２、Ｒ３の抵抗値が定められ、ま
たチェック回路３２は、１．６／Ｖ２＝Ｒ５（Ｒ４＋Ｒ５）となるように抵抗器Ｒ４、Ｒ５の抵抗値が定められる。

【００４３】この実施例回路の動作を以下に説明する。
抵抗器Ｒ０とコンデンサＣ１の時定数をＴ０秒とする
と、電源投入からＴ０秒後にＣＰＵ１０へのリセット信
号ＲＳＴがオフにより、バックアップ・メモリ盤内部に
設けられたワンチップＣＰＵ１０が動作を開始する。

【００４４】ＣＰＵ１０は動作開始直後にレジスタ３３
をアクセスしてチェック回路３１の出力状態を取り込ま
せてチェック回路３１の状態を見る。レジタス３１はＴ
ＴＬ構成となっていて１．６Ｖのスレッショルド入力電
圧を持っているので、前述同様にこれを利用してバック
アップ・コンデンサ１の端子電圧を所定のリファレンス
電圧Ｖ１と比較するようにする。

【００４５】バックアップ・コンデンサ１の端子電圧が
リファレンス電圧Ｖ１以下であった場合、レジスタ３３
からはチェック回路３１の状態が“０”に見える。従っ
て、ＣＰＵ１０は、レジスタ３３を介して見たチェック
回路３１の出力状態が“０”であれば、Ｔ１秒経過後
（バックアップ・コンデンサ１をＴ１秒間充電後）にレ
ジスタ３３を再度アクセスして、今度はチェック回路３
２の出力状態を見る。

【００４６】バックアップ・コンデンサ１の端子電圧が
リファレンス電圧Ｖ２以上であった場合、レジスタ３３
ではチェック回路３２の出力状態が“１”に見えるの
で、その場合にはラッチ１２に“１”を設定するようア
クセスして、このラッチ１２からアラーム信号ＡＬＭを
送出するようにする。

【００４７】本発明の実施にあたっては種々の変形形態
が可能である。例えば上述の実施例では、バックアップ
・コンデンサによりバックアップする電子回路をメモリ
としたが、本発明はこれに限られるものではなく、他の
微小消費電力の電子回路をバックアップするものであっ
てもよい。

【００４８】

【発明の効果】以上に説明したように、本発明によれ
ば、装置運用中に電源を一旦オフにして再投入すること
により、バックアップ・コンデンサの異常を装置運用中
に簡単に検査することができるので、バックアップ・コ
ンデンサが異常であるにもかかわらず装置をオフにして
バックアップメモリ盤内のプログラムあるいはデータを
消失してしまうことを未然に防げ、これにより不用意に
システム的動作に危機を与えることを防げる。

【００４９】また、バックアップ・コンデンサのチェッ
クを行っても、バックアップ・コンデンサの端子電圧が
所定のリファレンス電圧（内容保証保持電圧など）以下
にならないかぎりメモリはその内容を保証できるので、
従来のように積極的にバックアップ・コンデンサの充電
電荷を放電させる方法に比べて本発明はメモリの内容が
消失する確率を低くすることが可能である。

【図面の簡単な説明】

【図１】本発明に係る原理説明図である。

【図２】本発明の一実施例としてのバックアップ・コン
デンサ・チェック回路を示すブロック図である。

【図３】本発明の他の実施例としてのバックアップ・コ
ンデンサ・チェック回路を示すブロック図である。

【図４】本発明のまた他の実施例としてのバックアップ
・コンデンサ・チェック回路を示すブロック図である。

【図５】本発明のさらに他の実施例としてのバックアッ
プ・コンデンサ・チェック回路を示すブロック図であ
る。

【図６】バックアップ・コンデンサ・チェック回路が適
用される無線通信用監視制御装置の構成を示す図であ
る。

【図７】バックアップ・コンデンサ・チェック回路の従
来例を示す図である。

【符号の説明】

１バックアップ・コンデンサ２メモリ３、４、２１、２２、３１、３２、４９チェック回路５、６、２３、２４フリップフロップ７バッファ回路８カウンタ回路１０ＣＰＵ１１、３３レジスタ１２ラッチ１３バス４１ＣＰＵ盤４２バックアップメモリ盤４３Ｉ／Ｏボード４５定電流充電回路４６充電遮断回路４７充電回路４８切替え回路Ｒ０〜Ｒ５抵抗器Ｃ１コンデンサ

Claims

【特許請求の範囲】

【請求項１】電子回路（５２）の電源をバックアップ
するバックアップ・コンデンサ（５１）の正常／異常を
チェックするバックアップ・コンデンサ・チェック回路
であって、該バックアップ・コンデンサの端子電圧が所定の第１の
設定値を超えるか否かを検出する第１のチェック回路
（５３）と、該バックアップ・コンデンサの端子電圧が所定の第２の
設定値を超えるか否かを検出する第２のチェック回路
（５４）とを備え、電源投入直後に該第１のチェック回路で検出した電圧が
該第１の設定値以下であり、かつ電源投入から所定時間
経過後に該第２のチェック回路で検出した電圧が該第２
の設定値以上であった場合に該バックアップ・コンデン
サを異常と判定するように構成されたバックアップ・コ
ンデンサ・チェック回路。
【請求項２】上記第１のチェック回路は第１の設定値
を発生する抵抗分圧回路とこの第１の設定値を該バック
アップ・コンデンサの端子電圧と比較する第１の比較器
とからなり、上記第２のチェック回路は第２の設定値を発生する抵抗
分圧回路とこの第２の設定値を該バックアップ・コンデ
ンサの端子電圧と比較する第２の比較器とからなり、該第１、第２のチェック回路の出力信号をそれぞれ保持
するための第１、第２のフリップフロップと、電源投入
後の所定時間経過を計数するカウンタとを備え、第１のフリップフロップは電源投入直後に該第１のチェ
ック回路の出力信号を保持し、第２のフリップフロップ
は第１のフリップフロップの出力信号によって動作可能
となると共に該カウンタからの電源投入後所定時間経過
時の出力信号によって該第２のチェック回路の出力信号
を保持するように構成された請求項１記載のバックアッ
プ・コンデンサ・チェック回路。
【請求項３】該第１のチェック回路は第１の設定値を
発生する抵抗分圧回路とこの第１の設定値を該バックア
ップ・コンデンサの端子電圧と比較する第１の比較器と
からなり、該第２のチェック回路は第２の設定値を発生する抵抗分
圧回路とこの第２の設定値を該バックアップ・コンデン
サの端子電圧と比較する第２の比較器とからなり、該第１、第２のチェック回路の出力信号をそれぞれ保持
するためのレジスタとＣＰＵとを備え、このＣＰＵからの制御により該第１のチェック回路の出
力信号をレジスタに保持すると共に、その内容がバック
アップ・コンデンサの端子電圧が第１の設定値以下であ
ることを示すものであれば電源投入から所定時間経過後
に該第２のチェック回路の出力信号をレジスタに保持
し、該レジスタの内容がバックアップ・コンデンサの端
子電圧が第２の設定値を超えるものである場合に該バッ
クアップ・コンデンサに異常があると判定するように構
成された請求項１記載のバックアップ・コンデンサ・チ
ェック回路。
【請求項４】該第１、第２のチェック回路は、バック
アップ・コンデンサの端子電圧をそれぞれ第１、第２の
設定値と比較するための第１、第２の比較器に代えて後
段のフリップフロップまたはレジスタをＴＴＬ構成とす
るようになっており、これらフリップフロップまたはレ
ジスタの入力側のスレッショルド電圧特性を利用してバ
ックアップ・コンデンサの端子電圧を第１、第２の設定
値と比較できるようにした請求項２または３記載のバッ
クアップ・コンデンサ・チェック回路。