JPH06296035A - Photodetector and manufacture thereof - Google Patents
Photodetector and manufacture thereofInfo
- Publication number
- JPH06296035A JPH06296035A JP5080877A JP8087793A JPH06296035A JP H06296035 A JPH06296035 A JP H06296035A JP 5080877 A JP5080877 A JP 5080877A JP 8087793 A JP8087793 A JP 8087793A JP H06296035 A JPH06296035 A JP H06296035A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- photodetector
- layer
- light
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、光通信、無線通信等に
利用される高周波ICの構成素子である光検出器及びそ
の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photodetector which is a constituent element of a high frequency IC used for optical communication, wireless communication and the like, and a manufacturing method thereof.
【0002】[0002]
【従来の技術】従来より、光/電気変換モジュールとし
てフォトダイオードが一般的に用いられており、該フォ
トダイオードを光検出器として用い、電気処理部を構成
するトランジスタとともに集積化した光電子集積回路
(OEIC)が実現されている(例えば、IEEE J.Light
wave Tech., Vol.8, 846 (1990) M.Dagenaise et al.,"
Application and Challenges of OEIC Technology:A Re
port on the 1989 HiltonHean Workshop"参照)。しか
しながら、フォトダイオードとトランジスタとでは高性
能化のためのデバイス設計(エピタキシャル結晶の構成
等)が大きく異なり、同一チップ上に高性能に集積化す
ることは困難であった。2. Description of the Related Art Conventionally, a photodiode has been generally used as an optical / electrical conversion module, and the photodiode is used as a photodetector, and an optoelectronic integrated circuit integrated with a transistor constituting an electric processing section ( OEIC) has been realized (for example, IEEE J.Light
wave Tech., Vol.8, 846 (1990) M.Dagenaise et al., "
Application and Challenges of OEIC Technology: A Re
port on the 1989 HiltonHean Workshop "). However, it is difficult to integrate high-performance on the same chip because the device design (epitaxial crystal structure, etc.) for high-performance is greatly different between the photodiode and the transistor. Met.
【0003】一方、MESFET,HEMT等の半導体
電子デバイスをそのまま光検出器として用いるOEIC
も提案されており、この構成によれば、光検出器及び電
気処理部を同じトランジスタで構成できるため、集積化
が容易であった(例えば、信学会技術研究報告、MW92
-56 (1992)、馬場 他「マイクロ波・ミリ波デバイスに
よる光検出の検討」参照)。On the other hand, an OEIC which directly uses a semiconductor electronic device such as MESFET or HEMT as a photodetector
According to this configuration, since the photodetector and the electric processing unit can be configured by the same transistor, the integration was easy (for example, IEICE technical research report, MW92.
-56 (1992), Baba et al., "Study of optical detection using microwave / millimeter wave devices").
【0004】図2は前述した従来の光検出器の一例、こ
こではFETによる光検出器を示すもので、半導体基板
1の上面1aにゲート電極2、ソース電極3及びドレイ
ン電極4を形成し、該基板1の上面1a側から光を入射
させるようになしている。この構成では、入射された光
の一部が電極2,3及び4の部分で反射されてしまい、
光結合係数を大きくすることができず、また、光電効果
が最も効率良く生じるゲート電極2の下部での反応を有
効に利用することができないという問題があった。FIG. 2 shows an example of the above-described conventional photodetector, here a photodetector using an FET, in which a gate electrode 2, a source electrode 3 and a drain electrode 4 are formed on an upper surface 1a of a semiconductor substrate 1, Light is made incident from the upper surface 1a side of the substrate 1. In this configuration, part of the incident light is reflected by the electrodes 2, 3 and 4,
There is a problem that the optical coupling coefficient cannot be increased and the reaction under the gate electrode 2 where the photoelectric effect most efficiently occurs cannot be effectively used.
【0005】また、前記光検出器において、光が半導体
基板1に十分当たるように、ゲート電極2とソース電極
3との間及びゲート電極2とドレイン電極4との間を広
くすると、半導体電子デバイスとしての増幅特性が劣化
し、この結果、受光感度も低下させてしまうという問題
があった。In the photodetector, the semiconductor electronic device is made wider by widening the gap between the gate electrode 2 and the source electrode 3 and the gap between the gate electrode 2 and the drain electrode 4 so that the light sufficiently strikes the semiconductor substrate 1. As a result, there is a problem that the amplification characteristic deteriorates, and as a result, the light receiving sensitivity also decreases.
【0006】このように、光を基板の上面側から入射さ
せる従来の光検出器では、受光感度の向上に限界があっ
た。As described above, in the conventional photodetector in which light is incident from the upper surface side of the substrate, there is a limit in improving the light receiving sensitivity.
【0007】[0007]
【発明が解決しようとする課題】本発明は前記従来の問
題点に鑑み、半導体電子デバイスをそのまま光検出器と
して用いるOEICを実現するため、光結合係数を向上
させ、受光感度を向上させた、高性能な半導体電子デバ
イスを用いた光検出器及びその製造方法を提供すること
を目的とする。In view of the above-mentioned conventional problems, the present invention realizes an OEIC in which a semiconductor electronic device is directly used as a photodetector. Therefore, the optical coupling coefficient is improved and the light receiving sensitivity is improved. An object of the present invention is to provide a photodetector using a high-performance semiconductor electronic device and a manufacturing method thereof.
【0008】[0008]
【課題を解決するための手段】本発明では前記目的を達
成するため、電極が半導体基板の一方の面側のみとなる
ように形成された半導体電子デバイスからなる光検出器
において、半導体基板の半導体電子デバイスに対応する
部分に、該半導体基板の他方の面側から半導体電子デバ
イスの下部に達する光導入用窓を設けた光検出器、並び
に第1の半導体層上に、該第1の半導体層のみを選択的
にエッチング可能とする第2の半導体層を積層する工程
と、第2の半導体層上に半導体電子デバイスを作製する
工程と、半導体電子デバイスに対応する部分の第1の半
導体層をエッチングし、光導入用窓を形成する工程とか
らなる光検出器の製造方法を提案する。In order to achieve the above object, the present invention provides a photodetector comprising a semiconductor electronic device in which an electrode is formed only on one surface side of a semiconductor substrate. A photodetector having a light introduction window reaching the lower part of the semiconductor electronic device from the other surface side of the semiconductor substrate in a portion corresponding to the electronic device, and the first semiconductor layer on the first semiconductor layer. A step of laminating a second semiconductor layer capable of selectively etching only the first semiconductor layer, a step of manufacturing a semiconductor electronic device on the second semiconductor layer, and a step of forming a portion of the first semiconductor layer corresponding to the semiconductor electronic device. We propose a method for manufacturing a photodetector, which comprises the steps of etching and forming a window for introducing light.
【0009】[0009]
【作用】本発明装置によれば、半導体電子デバイスに入
射させる光を、光導入用窓を通して電極のない面側から
入射させることが可能となり、光を有効に入射させるこ
とが可能となり、光結合係数及び受光感度を大幅に向上
させることができる。また、本発明方法によれば、第2
の半導体層を設けたことにより、バイアホールと同様の
プロセスでプロセスマージンを大きく且つ安定して光導
入用窓を形成することが可能となり、高性能な半導体電
子デバイスを用いた光検出器を製造することができる。According to the device of the present invention, the light to be incident on the semiconductor electronic device can be incident from the surface side without the electrode through the light introducing window, and the light can be effectively incident to the optical coupling. The coefficient and the light receiving sensitivity can be greatly improved. According to the method of the present invention, the second
By providing the semiconductor layer of, it is possible to form a window for introducing light stably with a large process margin in the same process as the via hole, and manufacture a photodetector using a high-performance semiconductor electronic device. can do.
【0010】[0010]
【実施例】図1は本発明の光検出器の第1の実施例を示
すもので、ここでは半導体電子デバイスとしてMESF
ETを用いた例を示す。図中、10は半導体基板であ
り、GaAs基板11上にノンドープGaAsバッファ
層12、ノンドープAlGaAsエッチングストッパ層
13及びデバイス作製用ノンドープGaAs層14を積
層してなっている。また、20はMESFETであり、
前記デバイス作製用ノンドープGaAs層14に、埋め
込みp層21、チャネル層22、ソース用半導体層2
3、ドレイン用半導体層24、ゲート電極25、ソース
電極26及びドレイン電極27を形成してなっている。
また、30は光導入用窓であり、MESFET20に対
応する部分の半導体基板10のうち、ノンドープGaA
sバッファ層12までが除去されてなっている。1 shows a first embodiment of the photodetector of the present invention, in which MESF is used as a semiconductor electronic device.
An example using ET will be shown. In the figure, 10 is a semiconductor substrate, which is formed by laminating a non-doped GaAs buffer layer 12, a non-doped AlGaAs etching stopper layer 13, and a non-doped GaAs layer 14 for device fabrication on a GaAs substrate 11. 20 is a MESFET,
A buried p layer 21, a channel layer 22, and a semiconductor layer 2 for a source are formed on the non-doped GaAs layer 14 for device fabrication.
3, a semiconductor layer 24 for drain, a gate electrode 25, a source electrode 26 and a drain electrode 27 are formed.
Reference numeral 30 denotes a light introducing window, which is a non-doped GaA portion of the semiconductor substrate 10 corresponding to the MESFET 20.
The s buffer layer 12 is removed.
【0011】図3は図1の光検出器の製造工程を示すも
ので、以下、これに従って製造方法を説明する。FIG. 3 shows the manufacturing process of the photodetector of FIG. 1, and the manufacturing method will be described below.
【0012】まず、GaAs基板11上にノンドープG
aAsバッファ層12を200 nm、ノンドープAlGa
Asエッチングストッパ層13を100 nm、デバイス作
製用ノンドープGaAs層14を5000nm、MBEやM
OCVD等によって順次積層して半導体基板10を作製
する(図3(a) )。次に、半導体基板10に、フォトレ
ジストをマスクとして、イオン注入法により、埋め込み
p層21及びチャネル層22を形成する(図3(b) )。First, a non-doped G is formed on the GaAs substrate 11.
aAs buffer layer 12 of 200 nm, undoped AlGa
As etching stopper layer 13 is 100 nm, non-doped GaAs layer 14 for device fabrication is 5000 nm, MBE and M
The semiconductor substrate 10 is manufactured by sequentially stacking it by OCVD or the like (FIG. 3A). Next, the buried p layer 21 and the channel layer 22 are formed on the semiconductor substrate 10 by ion implantation using the photoresist as a mask (FIG. 3 (b)).
【0013】次に、W,Ni等のゲート材料を積層し、
フォトレジストをマスクとして、RIE等により、ゲー
ト電極25を形成する(図3(c) )。次に、ゲート電極
25をマスクとして、セルファライン的にソース用半導
体層23及びドレイン用半導体層24を形成し、さら
に、該半導体層上にSiO2 等のアニール保護膜を積層
して、800 ℃、20分の活性化アニールを行なう(図3
(d) )。Next, a gate material such as W or Ni is laminated,
The gate electrode 25 is formed by RIE or the like using the photoresist as a mask (FIG. 3 (c)). Next, using the gate electrode 25 as a mask, the source semiconductor layer 23 and the drain semiconductor layer 24 are formed in a self-aligning manner, and an annealing protection film such as SiO 2 is further laminated on the semiconductor layer, and the temperature is set to 800 ° C. Activation annealing for 20 minutes (Fig. 3
(d)).
【0014】次に、前記アニール保護膜(図示せず)を
除去した後、リフトオフ法等により、ソース電極26及
びドレイン電極27を形成し、MESFET20を作製
する(図3(e) )。Next, after removing the annealing protection film (not shown), the source electrode 26 and the drain electrode 27 are formed by the lift-off method or the like to fabricate the MESFET 20 (FIG. 3 (e)).
【0015】最後に、半導体基板10の裏面から、フォ
トレジストをマスクとして、塩素系ガスを用いたRIE
又はウェットエッチングにより、エッチングストッパ層
13まで、GaAs基板11及びノンドープGaAsバ
ッファ層12をエッチングして、MESFET20の下
部に光導入用窓30を空け、図1に示すような光検出器
を得る。Finally, RIE using a chlorine-based gas from the back surface of the semiconductor substrate 10 using the photoresist as a mask.
Alternatively, the GaAs substrate 11 and the non-doped GaAs buffer layer 12 are etched up to the etching stopper layer 13 by wet etching, and the light introducing window 30 is opened under the MESFET 20 to obtain the photodetector as shown in FIG.
【0016】本実施例では、GaAs基板11及びノン
ドープGaAsバッファ層12に対し、エッチングスト
ッパ層13としてAlGaAsを用いたが、GaP、I
nAs、InP、AlGaP、InGaAs、InAl
As等でも同様に大きなエッチング選択比を得ることが
できる。また、本実施例では、イオン注入型GaAsM
ESFETを用いたが、エピタキシャル成長チャネルを
有するMESFETでも同様に製造できる。In this embodiment, AlGaAs is used as the etching stopper layer 13 for the GaAs substrate 11 and the non-doped GaAs buffer layer 12, but GaP, I
nAs, InP, AlGaP, InGaAs, InAl
Similarly, a large etching selection ratio can be obtained with As or the like. In addition, in this embodiment, the ion implantation type GaAsM is used.
Although ESFET was used, MESFET having an epitaxial growth channel can be manufactured in the same manner.
【0017】図4は本発明の第2の実施例を示すもの
で、ここでは半導体電子デバイスとしてHEMTを用い
た例を示す。図中、40は半導体基板であり、InP基
板41上にノンドープInPバッファ層42及びノンド
ープInAlAsエッチングストッパ層43を積層して
なっている。また、50はHEMTであり、前記半導体
基板40上に、ノンドープInGaAsチャネル層5
1、n型InAlAs電子供給層52、ソース用半導体
層53、ドレイン用半導体層54、ゲート電極55、ソ
ース電極56及びドレイン電極57を作製してなってい
る。また、60は光導入用窓であり、HEMT50に対
応する部分の半導体基板40のうち、ノンドープInP
バッファ層42までが除去されてなっている。FIG. 4 shows a second embodiment of the present invention, in which a HEMT is used as a semiconductor electronic device. In the figure, reference numeral 40 denotes a semiconductor substrate, which is formed by laminating a non-doped InP buffer layer 42 and a non-doped InAlAs etching stopper layer 43 on an InP substrate 41. Further, 50 is a HEMT, which is a non-doped InGaAs channel layer 5 on the semiconductor substrate 40.
1, n-type InAlAs electron supply layer 52, semiconductor layer 53 for source, semiconductor layer 54 for drain, gate electrode 55, source electrode 56 and drain electrode 57 are formed. Reference numeral 60 denotes a light introducing window, which is a portion of the semiconductor substrate 40 corresponding to the HEMT 50 and is made of non-doped InP.
The buffer layer 42 is removed.
【0018】図5は図4の光検出器の製造工程を示すも
ので、以下、これに従って製造方法を説明する。FIG. 5 shows the manufacturing process of the photodetector of FIG. 4, and the manufacturing method will be described below in accordance with this.
【0019】まず、InP基板41上にノンドープIn
Pバッファ層42を200 nm、ノンドープInAlAs
エッチングストッパ層43を200 nm、ノンドープIn
GaAsチャネル層51を50nm、n型InAlAs
電子供給層52、ソース及びドレイン用n型InAlA
s半導体層及びn型InGaAs半導体層58を、MB
EやMOCVD等によって順次積層する(図5(a) )。First, non-doped In is deposited on the InP substrate 41.
200 nm of P buffer layer 42, undoped InAlAs
The etching stopper layer 43 is 200 nm thick and is non-doped In
GaAs channel layer 51 of 50 nm, n-type InAlAs
Electron supply layer 52, n-type InAlA for source and drain
The s semiconductor layer and the n-type InGaAs semiconductor layer 58 are
The layers are sequentially laminated by E or MOCVD (FIG. 5 (a)).
【0020】次に、フォトレジストをマスクとして、塩
素系ガスを用いたRIEにより、デバイス分離のための
メサエッチングを行なう(図5(b) )。次に、フォトレ
ジストをマスクとして、AuGe/Ni等のオーミック
電極材料を堆積及びリフトオフし、ソース電極56及び
ドレイン電極57を形成する(図5(c) )。Next, using the photoresist as a mask, mesa etching for device isolation is performed by RIE using a chlorine-based gas (FIG. 5 (b)). Next, using the photoresist as a mask, an ohmic electrode material such as AuGe / Ni is deposited and lifted off to form a source electrode 56 and a drain electrode 57 (FIG. 5 (c)).
【0021】次に、フォトレジストをマスクとして、R
IE等により、ゲート電極下部のソース及びドレイン用
n型InAlAs半導体層及びn型InGaAs半導体
層58を、n型InAlAs電子供給層52まで除去
し、ソース用半導体層53及びドレイン用半導体層54
を形成する(図5(d) )。Next, using the photoresist as a mask, R
The n-type InAlAs semiconductor layer 58 for the source and the drain and the n-type InGaAs semiconductor layer 58 under the gate electrode are removed up to the n-type InAlAs electron supply layer 52 by IE or the like, and the source semiconductor layer 53 and the drain semiconductor layer 54 are removed.
Are formed (FIG. 5 (d)).
【0022】次に、フォトレジストをマスクとして、シ
ョットキー電極材料Ti/Pt/Auを堆積及びリフト
オフして、ゲート電極55を形成し、HEMT50を作
製する(図5(e) )。Next, using the photoresist as a mask, the Schottky electrode material Ti / Pt / Au is deposited and lifted off to form the gate electrode 55, and the HEMT 50 is manufactured (FIG. 5 (e)).
【0023】最後に、半導体基板40の裏面から、フォ
トレジストをマスクとして、塩素系ガスを用いたRIE
又はウェットエッチングにより、エッチングストッパ層
43まで、InP基板41及びノンドープInPバッフ
ァ層42をエッチングして、HEMT50の下部に光導
入用窓60を空け、図4に示すような光検出器を得る。Finally, from the back surface of the semiconductor substrate 40, using the photoresist as a mask, RIE using chlorine-based gas.
Alternatively, the InP substrate 41 and the non-doped InP buffer layer 42 are etched up to the etching stopper layer 43 by wet etching, and the light introducing window 60 is opened under the HEMT 50 to obtain a photodetector as shown in FIG.
【0024】本実施例では、InP基板41及びノンド
ープInPバッファ層42に対して、エッチングストッ
パ層43としてInAlAsを用いたが、GaAs、I
nAs、InGaAs、InAlAs、AlGaAs等
でも同様に大きなエッチング選択比を得ることができ
る。また、本実施例では、GaAs基板を用いた場合に
も、第1の実施例と同様のエッチングストッパ層を用い
て光検出器を製造することができる。In this embodiment, InAlAs is used as the etching stopper layer 43 for the InP substrate 41 and the non-doped InP buffer layer 42.
Even with nAs, InGaAs, InAlAs, AlGaAs, etc., a large etching selection ratio can be obtained. Further, in this embodiment, even when the GaAs substrate is used, the photodetector can be manufactured by using the same etching stopper layer as in the first embodiment.
【0025】図6は本発明の第3の実施例を示すもの
で、ここでは半導体電子デバイスとしてHBTを用いた
例を示す。図中、70は半導体基板であり、GaAs基
板71上に、ノンドープGaAsバッファ層72及びノ
ンドープAlGaAsエッチングストッパ層73を積層
してなっている。また、80はHBTであり、前記半導
体基板70上に、ノンドープGaAsコレクタ用半導体
層81、n型GaAs半導体層82、p型AlGaAs
ベース用半導体層83、n型AlGaAsエミッタ用半
導体層84、ベース電極85,86、エミッタ電極87
及びコレクタ電極88,89を作製してなっている。ま
た、90は光導入用窓であり、HBT80に対応する部
分の半導体基板70のうち、ノンドープGaAsバッフ
ァ層72までが除去されてなっている。FIG. 6 shows a third embodiment of the present invention, in which an HBT is used as a semiconductor electronic device. In the figure, reference numeral 70 denotes a semiconductor substrate, and a non-doped GaAs buffer layer 72 and a non-doped AlGaAs etching stopper layer 73 are laminated on a GaAs substrate 71. Further, reference numeral 80 is an HBT, and on the semiconductor substrate 70, a non-doped GaAs collector semiconductor layer 81, an n-type GaAs semiconductor layer 82, and a p-type AlGaAs.
Base semiconductor layer 83, n-type AlGaAs emitter semiconductor layer 84, base electrodes 85 and 86, emitter electrode 87
And collector electrodes 88 and 89 are produced. Reference numeral 90 denotes a light introducing window, which is formed by removing even the non-doped GaAs buffer layer 72 in the semiconductor substrate 70 in the portion corresponding to the HBT 80.
【0026】図7は図6の光検出器の製造工程を示すも
ので、以下、これに従って製造方法を説明する。FIG. 7 shows the manufacturing process of the photodetector shown in FIG. 6, and the manufacturing method will be described below.
【0027】まず、GaAs基板71上にノンドープG
aAsバッファ層72を200 nm、ノンドープAlGa
Asエッチングストッパ層73を100 nm、ノンドープ
GaAsコレクタ用半導体層81を200 nm、n型Ga
As半導体層82を100 nm、p型AlGaAsベース
用半導体層83を5nm、n型AlGaAsエミッタ用
半導体層84を20nm、MBEやMOCVD等によっ
て順次積層する(図7(a) )。First, non-doped G is formed on the GaAs substrate 71.
200 nm of aAs buffer layer 72, undoped AlGa
The As etching stopper layer 73 is 100 nm, the non-doped GaAs collector semiconductor layer 81 is 200 nm, and the n-type Ga is
An As semiconductor layer 82 of 100 nm, a p-type AlGaAs base semiconductor layer 83 of 5 nm, and an n-type AlGaAs emitter semiconductor layer 84 of 20 nm are sequentially laminated by MBE, MOCVD or the like (FIG. 7A).
【0028】次に、フォトレジストをマスクとして、塩
素系ガスを用いたRIEにより、エミッタ用半導体層8
4を形成する(図7(b) )。次に、SiO2 を用いたサ
イドウォール101,102を形成した後、オーミック
電極材料AuGe/Niを堆積し、Arミリングによ
り、エミッタ電極87を形成する(図7(c) )。Next, the semiconductor layer 8 for the emitter is formed by RIE using a chlorine-based gas with the photoresist as a mask.
4 is formed (FIG. 7 (b)). Next, after forming the side walls 101 and 102 using SiO 2 , an ohmic electrode material AuGe / Ni is deposited and an emitter electrode 87 is formed by Ar milling (FIG. 7 (c)).
【0029】次に、フォトレジストをマスクとして、A
rミリングにより、ベース電極85,86を形成し、さ
らに、塩素系ガスを用いたRIEによりベースメサエッ
チングし、ベース用半導体層83を形成する(図7(d)
)。Next, using the photoresist as a mask, A
The base electrodes 85 and 86 are formed by r milling, and the base mesa etching is further performed by RIE using a chlorine-based gas to form the base semiconductor layer 83 (FIG. 7D).
).
【0030】次に、フォトレジストをマスクとして、オ
ーミック電極材料AuGe/Niを堆積及びリフトオフ
して、コレクタ電極88,89を形成し、さらに、フォ
トレジストをマスクとして、塩素系ガスを用いたRIE
により素子間分離を行ない、HBT80を作製する(図
7(e) )。Next, using the photoresist as a mask, the ohmic electrode material AuGe / Ni is deposited and lifted off to form collector electrodes 88 and 89. Further, using the photoresist as a mask, RIE using chlorine-based gas is performed.
Then, the elements are separated from each other to manufacture the HBT 80 (FIG. 7 (e)).
【0031】最後に、半導体基板70の裏面から、フォ
トレジストをマスクとして、塩素系ガスを用いたRIE
又はウェットエッチングにより、エッチングストッパ層
73まで、GaAs基板71及びノンドープGaAsバ
ッファ層72をエッチングして、HBT80の下部に光
導入用窓90を空け、図6に示すような光検出器を得
る。Finally, RIE using chlorine gas from the back surface of the semiconductor substrate 70 with the photoresist as a mask.
Alternatively, the GaAs substrate 71 and the non-doped GaAs buffer layer 72 are etched up to the etching stopper layer 73 by wet etching, and a light introducing window 90 is opened under the HBT 80 to obtain a photodetector as shown in FIG.
【0032】なお、本実施例では、InP基板を用いた
場合にも、第2の実施例と同様のエッチングストッパ層
を用いて光検出器を製造することができる。In this embodiment, even when the InP substrate is used, the photodetector can be manufactured by using the same etching stopper layer as in the second embodiment.
【0033】[0033]
【発明の効果】以上説明したように本発明の光検出器に
よれば、電極が半導体基板の一方の面側のみとなるよう
に形成された半導体電子デバイスからなる光検出器にお
いて、半導体基板の半導体電子デバイスに対応する部分
に、該半導体基板の他方の面側から半導体電子デバイス
の下部に達する光導入用窓を設けたため、半導体電子デ
バイスに入射させる光を、光導入用窓を通して電極のな
い面側から入射させることが可能となり、電極のある面
から光を入射する場合に比べて、光を有効に入射させる
ことが可能となり、光結合係数及び受光感度を大幅に向
上させることができる。また、フォトダイオードを用い
た場合に比べて、高速動作が可能であり、半導体電子デ
バイスの増幅作用を生かすことができる。As described above, according to the photodetector of the present invention, in the photodetector composed of the semiconductor electronic device in which the electrodes are formed only on one surface side of the semiconductor substrate, Since a light introduction window reaching the lower portion of the semiconductor electronic device from the other surface side of the semiconductor substrate is provided in the portion corresponding to the semiconductor electronic device, light incident on the semiconductor electronic device does not have an electrode through the light introduction window. The light can be made incident from the surface side, and the light can be effectively made to enter as compared with the case where the light is made incident from the surface on which the electrode is provided, and the optical coupling coefficient and the light receiving sensitivity can be significantly improved. Further, as compared with the case where a photodiode is used, high speed operation is possible and the amplifying action of the semiconductor electronic device can be utilized.
【0034】また、本発明の製造方法によれば、第1の
半導体層上に、該第1の半導体層のみを選択的にエッチ
ング可能とする第2の半導体層を積層する工程と、第2
の半導体層上に半導体電子デバイスを作製する工程と、
半導体電子デバイスに対応する部分の第1の半導体層を
エッチングし、光導入用窓を形成する工程とからなるた
め、バイアホールと同様のプロセスでプロセスマージン
を大きく、例えばエッチング選択比を100 〜1000程度に
することができ、安定して光導入用窓を形成することが
可能となり、高性能な半導体電子デバイスを用いた光検
出器を製造することができる。Further, according to the manufacturing method of the present invention, a step of laminating a second semiconductor layer on the first semiconductor layer so that only the first semiconductor layer can be selectively etched, and a second step
Manufacturing a semiconductor electronic device on the semiconductor layer of
The process comprises a step of etching the first semiconductor layer in a portion corresponding to the semiconductor electronic device to form a light introducing window, and therefore, a process margin is increased by a process similar to that of a via hole, for example, an etching selection ratio of 100 to 1000. The window for introducing light can be stably formed, and a photodetector using a high-performance semiconductor electronic device can be manufactured.
【図1】本発明の光検出器の第1の実施例を示す断面図FIG. 1 is a sectional view showing a first embodiment of a photodetector of the present invention.
【図2】従来の光検出器の一例を示す断面図FIG. 2 is a sectional view showing an example of a conventional photodetector.
【図3】図1の光検出器の製造工程を示す図FIG. 3 is a diagram showing a manufacturing process of the photodetector of FIG.
【図4】本発明の光検出器の第2の実施例を示す断面図FIG. 4 is a sectional view showing a second embodiment of the photodetector of the present invention.
【図5】図4の光検出器の製造工程を示す図FIG. 5 is a diagram showing a manufacturing process of the photodetector of FIG.
【図6】本発明の光検出器の第3の実施例を示す断面図FIG. 6 is a sectional view showing a third embodiment of the photodetector of the present invention.
【図7】図6の光検出器の製造工程を示す図FIG. 7 is a diagram showing a manufacturing process of the photodetector of FIG.
10,40,70…半導体基板、11,71…GaAs
基板、12,72…ノンドープGaAsバッファ層、1
3,73…ノンドープAlGaAsエッチングストッパ
層、14…デバイス作製用ノンドープGaAs層、20
…MESFET、21…埋め込みp層、22…チャネル
層、23…ソース用半導体層、24…ドレイン用半導体
層、25,55…ゲート電極、26,56…ソース電
極、27,57…ドレイン電極、30,60,90…光
導入用窓、41…InP基板、42…ノンドープInP
バッファ層、43…ノンドープInAlAsエッチング
ストッパ層、50…HEMT、51…ノンドープInG
aAsチャネル層、52…n型InAlAs電子供給
層、53…ソース用半導体層、54…ドレイン用半導体
層、80…HBT、81…ノンドープGaAsコレクタ
用半導体層、82…n型GaAs半導体層、83…p型
AlGaAsベース用半導体層、84…n型AlGaA
sエミッタ用半導体層、85,86…ベース電極、87
…エミッタ電極、88,89…コレクタ電極。10, 40, 70 ... Semiconductor substrate, 11, 71 ... GaAs
Substrate, 12, 72 ... Non-doped GaAs buffer layer, 1
3, 73 ... Non-doped AlGaAs etching stopper layer, 14 ... Non-doped GaAs layer for device fabrication, 20
... MESFET, 21 ... Embedded p layer, 22 ... Channel layer, 23 ... Source semiconductor layer, 24 ... Drain semiconductor layer, 25, 55 ... Gate electrode, 26, 56 ... Source electrode, 27, 57 ... Drain electrode, 30 , 60, 90 ... Window for introducing light, 41 ... InP substrate, 42 ... Undoped InP
Buffer layer, 43 ... Non-doped InAlAs etching stopper layer, 50 ... HEMT, 51 ... Non-doped InG
aAs channel layer, 52 ... n-type InAlAs electron supply layer, 53 ... source semiconductor layer, 54 ... drain semiconductor layer, 80 ... HBT, 81 ... non-doped GaAs collector semiconductor layer, 82 ... n-type GaAs semiconductor layer, 83 ... p-type AlGaAs base semiconductor layer, 84 ... n-type AlGaA
s emitter semiconductor layer, 85, 86 ... base electrode, 87
... Emitter electrodes, 88, 89 ... Collector electrodes.
Claims (2)
るように形成された半導体電子デバイスからなる光検出
器において、 半導体基板の半導体電子デバイスに対応する部分に、該
半導体基板の他方の面側から半導体電子デバイスの下部
に達する光導入用窓を設けたことを特徴とする光検出
器。1. A photodetector comprising a semiconductor electronic device in which an electrode is formed only on one surface side of a semiconductor substrate, wherein a portion of the semiconductor substrate corresponding to the semiconductor electronic device is provided on the other side of the semiconductor substrate. A photodetector comprising a light introduction window reaching from the surface side to the lower part of the semiconductor electronic device.
のみを選択的にエッチング可能とする第2の半導体層を
積層する工程と、 第2の半導体層上に半導体電子デバイスを作製する工程
と、 半導体電子デバイスに対応する部分の第1の半導体層を
エッチングし、光導入用窓を形成する工程とからなるこ
とを特徴とする光検出器の製造方法。2. A step of laminating a second semiconductor layer on the first semiconductor layer, which enables selective etching of only the first semiconductor layer, and a semiconductor electronic device on the second semiconductor layer. A method of manufacturing a photodetector, comprising: a manufacturing step; and a step of etching a portion of the first semiconductor layer corresponding to a semiconductor electronic device to form a light introducing window.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5080877A JPH06296035A (en) | 1993-04-07 | 1993-04-07 | Photodetector and manufacture thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5080877A JPH06296035A (en) | 1993-04-07 | 1993-04-07 | Photodetector and manufacture thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06296035A true JPH06296035A (en) | 1994-10-21 |
Family
ID=13730581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5080877A Pending JPH06296035A (en) | 1993-04-07 | 1993-04-07 | Photodetector and manufacture thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06296035A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7834413B2 (en) | 2003-12-04 | 2010-11-16 | Hamamatsu Photonics K.K. | Semiconductor photodetector and method of manufacturing the same |
US7868408B2 (en) | 2004-03-29 | 2011-01-11 | Hamamatsu Photonics K.K. | Semiconductor light detecting element includes film which covers light receiving region near main surface of multilayer structure and electrode on main surface |
-
1993
- 1993-04-07 JP JP5080877A patent/JPH06296035A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7834413B2 (en) | 2003-12-04 | 2010-11-16 | Hamamatsu Photonics K.K. | Semiconductor photodetector and method of manufacturing the same |
US7868408B2 (en) | 2004-03-29 | 2011-01-11 | Hamamatsu Photonics K.K. | Semiconductor light detecting element includes film which covers light receiving region near main surface of multilayer structure and electrode on main surface |
US7968429B2 (en) | 2004-03-29 | 2011-06-28 | Hamamatsu Photonics K.K. | Method of manufacturing a semiconductor photodetector device by removing the semiconductor substrate on one surface after forming the light-transmitting layer on the opposing surface |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6670652B2 (en) | Monolithically integrated E/D mode HEMT and method for fabricating the same | |
KR0175179B1 (en) | Method of fabricating monolithic multifunction intergrated circuit devices | |
JP2581452B2 (en) | Field effect transistor | |
US7449729B2 (en) | Heterojunction bipolar transistor and method for fabricating the same | |
US7495268B2 (en) | Semiconductor device and manufacturing method of the same | |
US5063426A (en) | InP/InGaAs monolithic integrated photodetector and heterojunction bipolar transistor | |
JPH1056168A (en) | Field-effect transistor | |
JP2007335586A (en) | Semiconductor integrated circuit device and its manufacturing method | |
JP2599131B2 (en) | Integrated photodetector-amplifier device | |
JP3377022B2 (en) | Method of manufacturing heterojunction field effect transistor | |
JP3253824B2 (en) | GaAs semiconductor power device operable at low power supply voltage and method of manufacturing the same | |
JPS61129883A (en) | Photodetector | |
JPH06342811A (en) | Field effect transistor and its manufacture | |
JP2630446B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH06296035A (en) | Photodetector and manufacture thereof | |
JP2004241471A (en) | Compound semiconductor device, method of manufacturing the same, semiconductor device, and high frequency module | |
JPH10173137A (en) | Semiconductor device and manufacturing method thereof | |
JP2868083B2 (en) | Method for manufacturing semiconductor device | |
KR100568567B1 (en) | Heterojunction bipolar transistor and fabrication method thereof | |
JPH08316522A (en) | Photodetector with hemt type photo-detecting part | |
JP3164150B2 (en) | Method for manufacturing field effect transistor | |
JP2005294804A (en) | Hetero-junction bipolar transistor and manufacturing method thereof | |
KR920006876B1 (en) | Compound semiconductor device and its manufacturing method | |
JP2894801B2 (en) | Semiconductor transistor and method of manufacturing the same | |
KR950013437B1 (en) | Opto electric ic and the manufacturing method |