JPH08316522A - Photodetector with hemt type photo-detecting part - Google Patents

Photodetector with hemt type photo-detecting part

Info

Publication number
JPH08316522A
JPH08316522A JP7145496A JP14549695A JPH08316522A JP H08316522 A JPH08316522 A JP H08316522A JP 7145496 A JP7145496 A JP 7145496A JP 14549695 A JP14549695 A JP 14549695A JP H08316522 A JPH08316522 A JP H08316522A
Authority
JP
Japan
Prior art keywords
layer
hemt
photodetector
amplifying
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7145496A
Other languages
Japanese (ja)
Inventor
Shinsuke Takeuchi
慎介 武内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP7145496A priority Critical patent/JPH08316522A/en
Publication of JPH08316522A publication Critical patent/JPH08316522A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To obtain a photodetector excellent in photofrequency response characteristics, photoelectric current characteristics, time response characteristics and noise characteristics. CONSTITUTION: Within the title photodetector with HEMT type photodetector detecting light by the current running between source/drain electrodes 11, 12 using ϕ-GaAs layer 5 including the secondary element electron gas layer as a light detecting layer, a photo-detecting part 10, a discharge electrode 14 of the hole made in the region excluding the photo-detecting layer 5 of the part 10 and a signal amplifying HEMT 20 in the same layer composition and electrode material as those of the part 10 are monolighically integrated on the same substrate 1. Besides, the hole discharge electrode 14 and the amplifying HEMT 20 are electrically isolated while the gate electrode 13 of one amplifying HEMT 20 is impressed with the photocurrent of part 10. Finally, the amplifying part 20 in the same layer composition is electrically isolated from the hole discharge electrode 14 not to be affected thereby so that the channel strangulation of the amplifying part 20 may be avoided to improve the amplifying efficiency as well as power consumption to be cut down.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、光通信等における光信
号の検出器に関するものであり、更に詳しくはHEMT
構造を用いて光を検出する光検出部と光検出信号の増幅
器の集積化に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical signal detector in optical communication and the like, and more specifically to a HEMT.
The present invention relates to integration of a photodetection unit that detects light using a structure and an amplifier of a photodetection signal.

【0002】[0002]

【従来の技術】従来、高速の光検出器としてPINフォ
トダイオード、アバランシェフォトダイオードなどが知
られている。また、HEMT(High Electron Mobility
Transistor; 高電子移動度トランジスタ)構造を用い
た光検出器も、高速動作が期待され、いくつかの報告例
がある(例えば、C.Y.Chen et.al., Appl Phys Lett. 4
1, p1040(1983),馬場他 信学会誌OQE92−43,
p81(1992))。
2. Description of the Related Art Conventionally, PIN photodiodes and avalanche photodiodes are known as high-speed photodetectors. In addition, HEMT (High Electron Mobility)
A photodetector using a Transistor (high electron mobility transistor) structure is also expected to operate at high speed, and there are some reports (eg, CYChen et.al., Appl Phys Lett. 4
1, p1040 (1983), Baba et al. SIQ OQE92-43
p81 (1992)).

【0003】図7及び図8は、HEMT構造を有する光
検出器の従来例である。各々を、素子A、素子Bと呼ぶ
ことにする。素子Aは、半絶縁性(以下、SIと記す)
−GaAs基板1001上に、φ−GaAsバッファ層
1002を厚さ1.0μmで、n−Al0.3Ga0.7As
層1003を厚さ0.1μmで、n+−GaAsコンタ
クト層1004を厚さ0.05μmで順次積層し、その
上に、ソース電極1011とドレイン電極1012を設
けた後、n+−GaAsコンタクト層1004をエッチ
ングし、リセス型ゲート1013を設けることで作製さ
れている。素子Aでは、2次元電子ガス(以下2DEG
と記す)層はφ−GaAsバッファ層1002とφ−A
0.3Ga0.7As層1003との界面に形成される。一
方、素子Bは、p−GaAs基板1021上に、p−G
aAsバッファ層1022を厚さ1.0μmで、2DE
G層を含むφ−GaAs層1023を厚さ0.05μm
で、n−Al0.3Ga0.7As層1024を厚さ0.1μ
mで、n+−GaAsコンタクト層1025を厚さ0.
05μmで順次積層し、その上に、ソース電極1031
とドレイン電極1032を設けた後、n+−GaAsコ
ンタクト層1025をエッチングし、リセス型ゲート1
033を設け、更に基板1021裏面にホール吐き出し
電極1034を設けることで作製される。
7 and 8 show a conventional example of a photodetector having a HEMT structure. Each of them will be referred to as an element A and an element B. Element A is semi-insulating (hereinafter referred to as SI)
On a -GaAs substrate 1001, a φ-GaAs buffer layer 1002 having a thickness of 1.0 μm and n-Al 0.3 Ga 0.7 As.
A layer 1003 having a thickness of 0.1 μm and an n + -GaAs contact layer 1004 having a thickness of 0.05 μm are sequentially stacked, and a source electrode 1011 and a drain electrode 1012 are provided thereon, and then an n + -GaAs contact layer is formed. It is manufactured by etching 1004 and providing a recess type gate 1013. In the element A, a two-dimensional electron gas (hereinafter referred to as 2DEG
Layer) is the φ-GaAs buffer layer 1002 and φ-A.
It is formed at the interface with the 0.3 Ga 0.7 As layer 1003. On the other hand, the device B has a structure in which p-G is formed on the p-GaAs substrate 1021.
The aAs buffer layer 1022 has a thickness of 1.0 μm and 2DE
The φ-GaAs layer 1023 including the G layer has a thickness of 0.05 μm.
Then, the thickness of the n-Al 0.3 Ga 0.7 As layer 1024 is set to 0.1 μm.
m, the n + -GaAs contact layer 1025 has a thickness of 0.
The source electrode 1031 is stacked on top of this with a thickness of 05 μm.
And the drain electrode 1032 are provided, the n + -GaAs contact layer 1025 is etched to form the recess type gate 1
033 is provided, and further, a hole discharge electrode 1034 is provided on the back surface of the substrate 1021, which is a manufacturing process.

【0004】以下、各素子の動作について説明する。The operation of each element will be described below.

【0005】素子Aをバイアス状態とし、φ−GaAs
バッファ層1002とφ−Al0.3Ga0.7As層100
3との界面に形成される2DEG層に電子が存在しない
(ピンチオフ)状態になるようにゲート電圧を設定す
る。この状態で、上面から光を入射すると、φ−GaA
s層1002で吸収された光によりキャリアが生成され
る。ここで生じるキャリアは電子とホール(正孔)であ
り、その量は光強度に依存する。電子は2DEG層を電
子の流れるチャネルとして、電界により直ちにドレイン
電極1012に到達して検出される。一方、2DEG層
直下に生成されるホールは電子が走行するチャネルの幅
を広げ、その結果、光強度に応じた電流IDが流れるよ
うになる。
With element A in a biased state, φ-GaAs
The buffer layer 1002 and the φ-Al 0.3 Ga 0.7 As layer 100
The gate voltage is set so that electrons do not exist in the 2DEG layer formed at the interface with 3 (pinch off). In this state, when light is incident from the upper surface, φ-GaA
Carriers are generated by the light absorbed in the s layer 1002. The carriers generated here are electrons and holes, and the amount thereof depends on the light intensity. The electrons immediately reach the drain electrode 1012 and are detected by the electric field using the 2DEG layer as a channel through which the electrons flow. On the other hand, the holes generated just below the 2DEG layer widen the width of the channel in which electrons travel, and as a result, the current I D corresponding to the light intensity flows.

【0006】素子Bは、基板1021側をp型にし、こ
れにバイアスを掛けることでホールを吐き出すことによ
り応答速度を高めたものである。
The element B has a p-type on the substrate 1021 side, and a bias is applied to the p-type to expel holes to improve the response speed.

【0007】[0007]

【発明が解決しようとしている課題】ホールは、電子に
比べ移動速度が非常に遅い。従って、上記従来例の素子
Aでは、2DEG層より基板1001側は電界がほとん
ど掛かっていないので、この領域で生成されたホール
は、高速変調を受けた光信号を受光する場合には、次の
信号を受ける瞬間まで蓄積されてしまい応答速度の劣化
を招く。また、こうした電荷の蓄積は基板1001側電
位を変化させるため、光電流特性を不安定とする要因と
なる。
Holes have a much slower moving speed than electrons. Therefore, in the element A of the above-mentioned conventional example, an electric field is hardly applied to the substrate 1001 side from the 2DEG layer. Therefore, when the hole generated in this region receives the optical signal subjected to the high speed modulation, The signal is accumulated until the moment the signal is received, which causes deterioration in response speed. In addition, since the accumulation of such charges changes the potential on the substrate 1001 side, it becomes a factor that makes the photocurrent characteristics unstable.

【0008】これに対し素子Bでは、基板1021側を
p型にしホールを吐き出す機構1034を設けること
で、応答速度と光電流特性を向上させた。しかし、素子
Aで蓄積されるホールのうち2DEG層直下にあるもの
は、先に述べたように2DEGチャネルを基板方向に広
げる働きをしており、これは光電流の増幅作用に直接関
係している。それ故、素子Bでは、p型領域で発生した
ホールが光電流特性に一切関与しないため、光電流は極
めて小さなものになってしまう。結果として、素子Bを
用いるには増幅回路が必要となるが、外付けのものを使
うと全体としての容量や抵抗が大きくなり、結局、応答
特性が悪くなる。また、この構造のままのHEMTを光
の光検出用HEMTと集積し、増幅に用いる場合、増幅
用HEMTの基板側準位が光信号に応じて変動し不安定
とならないようにするには、ホール吐き出し電極に大き
なバイアスが必要である。しかし、その結果、チャネル
は狭まり、ドレインに大きな電圧を掛けねば十分な増幅
が得られなくなる。そのため、消費電力が増加するだけ
でなく素子全体の雑音特性も劣化する。
On the other hand, in the element B, the response speed and the photocurrent characteristic are improved by making the substrate 1021 side p-type and providing the mechanism 1034 for discharging holes. However, among the holes accumulated in the element A, the holes directly under the 2DEG layer have a function of expanding the 2DEG channel toward the substrate as described above, which is directly related to the amplification effect of the photocurrent. There is. Therefore, in the device B, the holes generated in the p-type region do not participate in the photocurrent characteristics at all, and the photocurrent becomes extremely small. As a result, an amplifier circuit is required to use the element B, but if an external one is used, the capacitance and resistance as a whole increase, and the response characteristics eventually deteriorate. When the HEMT having this structure is integrated with the HEMT for detecting light and used for amplification, in order to prevent the substrate side level of the amplification HEMT from varying and becoming unstable in accordance with an optical signal, A large bias is required for the hole discharge electrode. However, as a result, the channel becomes narrow, and sufficient amplification cannot be obtained unless a large voltage is applied to the drain. Therefore, not only the power consumption increases, but also the noise characteristics of the entire element deteriorate.

【0009】従って、本発明の目的は、これらの問題点
を解決した上記両素子の特徴を併せ持った光検出器を提
供する事にある。
Accordingly, it is an object of the present invention to provide a photodetector having the features of both the above-mentioned elements which solves these problems.

【0010】[0010]

【課題を解決するための手段】本発明の上記目的は、2
次元電子ガス層を含むφ−GaAs層を光検出層として
ソース・ドレイン電極間を流れる電流により光を検出す
るHEMT型光検出部を備えた光検出器であって、前記
光検出部と、該光検出部の光検出層外の領域に生じるホ
ールを吐き出す手段と、前記光検出部と同一層構成で同
一電極材料である信号を増幅させるための少なくとも1
つの増幅用HEMTとが同一基板上にモノリシックに集
積されており、ホールを吐き出す手段と増幅用HEMT
とは電気的にアイソレートされており、光検出部の光電
流を1つの増幅用HEMTのゲート電極に印加すること
を特徴とする光検出器により達成される。この構成によ
り、作製工程を実質的にほとんど変えることなく、光検
出部単体の光応答特性と光電流特性を向上させると同時
に、検出部と増幅部との間に生ずる浮遊容量・入力容量
を低下させることで、雑音・応答特性を向上し、光検出
部単体の特性をほとんど劣化させることなく光電流出力
を増幅することが可能になっている。また、光検出特性
を向上させ、さらに、同一層構成の増幅部を、ホール吐
き出し電極からの影響を受けないように電気的に分離す
ることで、増幅部のチャネルの狭窄を防ぎ増幅効率を上
げると共に消費電力を低減する。
SUMMARY OF THE INVENTION The object of the present invention is as follows.
A photodetector comprising a HEMT type photodetector for detecting light by a current flowing between a source electrode and a drain electrode using a φ-GaAs layer including a three-dimensional electron gas layer as a photodetection layer, the photodetector comprising: Means for ejecting holes generated in a region outside the photodetection layer of the photodetection unit and at least 1 for amplifying a signal having the same layer structure and the same electrode material as the photodetection unit
The two amplifying HEMTs are monolithically integrated on the same substrate, and means for discharging holes and the amplifying HEMTs.
Are electrically isolated from each other, and are achieved by a photodetector characterized by applying a photocurrent of the photodetection section to the gate electrode of one amplification HEMT. With this configuration, the photoresponse characteristics and photocurrent characteristics of the photodetector unit can be improved and the stray capacitance / input capacitance generated between the detector and amplifier can be reduced without changing the fabrication process substantially. By doing so, it is possible to improve the noise / response characteristics and to amplify the photocurrent output without substantially degrading the characteristics of the photodetector unit. Further, by improving the photodetection characteristics and electrically isolating the amplification section having the same layer structure so as not to be affected by the hole discharge electrode, the channel narrowing of the amplification section is prevented and the amplification efficiency is increased. Along with this, power consumption is reduced.

【0011】[0011]

【実施例1】図1に、本発明の第1の実施例を示す。本
実施例においてはIII−V族化合物半導体であるAl
xGa1-xAs/GaAs系にて説明を行う。本素子の光
検出部と光増幅部は、HEMT構成であるため、ソース
電極11、21、ドレイン電極12、22として、Au
/Ni/Au−Geをオーミック接触で用い、また、ゲ
ート電極13、23としてTi/Pt/Auをショット
キー接触で用い、そして、ホール吐き出し用電極14に
はCr/Auをオーミック接触で用いる。光検出用HE
MTの素子サイズとしては、ゲート長1μm、ゲート幅
5μm、ソース・ゲート間隔2μm、ゲート・ドレイン
間隔2μmであり、一方、増幅用HEMTのゲート幅は
150μmで、他は光検出用HEMTの素子サイズと同
サイズであり、また、光検出用HEMT10と増幅用H
EMT20の間隔は150μmとなっている。光検出用
HEMT10と信号増幅用HEMT20とは、ホール吐
き出し電極14以外は層構成、電極材料共に全く同一の
ものとなっている。
First Embodiment FIG. 1 shows a first embodiment of the present invention. In this embodiment, Al is a III-V compound semiconductor.
The description will be made using the xGa1 - xAs / GaAs system. Since the light detection portion and the light amplification portion of this element have the HEMT structure, the source electrodes 11 and 21 and the drain electrodes 12 and 22 are made of Au.
/ Ni / Au-Ge is used in ohmic contact, Ti / Pt / Au is used in Schottky contact as the gate electrodes 13 and 23, and Cr / Au is used in ohmic contact for the hole discharge electrode 14. HE for light detection
The MT element size is a gate length of 1 μm, a gate width of 5 μm, a source-gate interval of 2 μm, and a gate-drain interval of 2 μm. On the other hand, the amplification HEMT has a gate width of 150 μm, and the others are of a photodetection HEMT element size. Same size as the HEMT10 for photodetection and H for amplification
The distance between the EMTs 20 is 150 μm. The photodetection HEMT 10 and the signal amplification HEMT 20 have exactly the same layer structure and electrode material except for the hole discharge electrode 14.

【0012】ここで、作成プロセスについて説明する。
SI−GaAs基板1上に、φ−GaAsバッファ層2
を厚さ1.0μmで、p+−GaAsコンタクト層3を
厚さ0.5μmで、p−GaAs層4を厚さ0.5μm
で、2次元電子ガス層を含むφ−GaAs光検出層5を
厚さ0.05μmで、φ−Al0.3Ga0.7Asスペーサ
層6を厚さ0.008μmで、n−Al0.3Ga0.7As
層7を厚さ0.05μmで、n+−GaAsコンタクト
層8を厚さ0.03μmで、MBE法を用いて順次積層
する。まず、フォトリソグラフィ法によりソース電極1
1、21の形成部、ドレイン電極12、22の形成部以
外をレジストで覆い、n+−GaAsコンタクト層8を
エッチング除去する。同じくフォトリソグラフィ法によ
りホール吐き出し電極14の形成部以外をレジストで覆
い、p+−GaAsコンタクト層3までエッチングす
る。ここで、サンプルを加熱し、スパッタリング法によ
り全面に酸化シリコン9を厚さ0.05μmで蒸着した
後、光検出用HEMT10と信号増幅用HEMT20と
の間に電気的分離部30を形成するため、電気的分離部
30以外の部分をフォトリソグラフィ法によりレジスト
で覆い、酸化シリコン9をバッファフッ酸で、半導体ウ
ェハーを硫酸系のエッチング液によりφ−GaAsバッ
ファ層2に達する迄エッチングし、MOCVD法により
φ−As0.3Ga0.7As高抵抗埋め込み層31を形成す
る。
Here, the creation process will be described.
Φ-GaAs buffer layer 2 on SI-GaAs substrate 1
Is 1.0 μm thick, the p + -GaAs contact layer 3 is 0.5 μm thick, and the p-GaAs layer 4 is 0.5 μm thick.
Then, the φ-GaAs photodetection layer 5 including the two-dimensional electron gas layer has a thickness of 0.05 μm, the φ-Al 0.3 Ga 0.7 As spacer layer 6 has a thickness of 0.008 μm, and n-Al 0.3 Ga 0.7 As.
The layer 7 has a thickness of 0.05 μm, and the n + -GaAs contact layer 8 has a thickness of 0.03 μm, which are sequentially laminated using the MBE method. First, the source electrode 1 is formed by photolithography.
The portions other than the formation portions 1 and 21 and the formation portions of the drain electrodes 12 and 22 are covered with a resist, and the n + -GaAs contact layer 8 is removed by etching. Similarly, a portion other than the portion where the hole discharge electrode 14 is formed is covered with a resist by photolithography, and the p + -GaAs contact layer 3 is etched. Here, after heating the sample and depositing silicon oxide 9 with a thickness of 0.05 μm on the entire surface by a sputtering method, in order to form the electrical separation section 30 between the HEMT 10 for photodetection and the HEMT 20 for signal amplification, A portion other than the electrical isolation portion 30 is covered with a resist by a photolithography method, the silicon oxide 9 is etched with buffer hydrofluoric acid, the semiconductor wafer is etched with a sulfuric acid-based etching solution until the φ-GaAs buffer layer 2 is reached, and the MOCVD method is used. A φ-As 0.3 Ga 0.7 As high resistance buried layer 31 is formed.

【0013】次いで、ホール吐き出し電極14の形成部
以外をレジストで覆い酸化シリコン9をバッファフッ酸
を用いてエッチングし、Cr/Auを連続蒸着した後、
レジストを剥離剤で除去することで、ホール吐き出し用
電極14をリフトオフ形成する。同様に、ソース電極1
1、12とドレイン電極21、22の部分、カソード電
極41の部分以外をレジストで覆い酸化シリコン9をエ
ッチングし、Au−Ge/Ni/Auを連続蒸着した
後、ソース電極11、21、ドレイン電極12、22、
ドーナツ状のカソード電極41をリフトオフ形成する。
ここで、これまで形成された電極のオーミックコンタク
トをとるためにアロイを行う。次いで、レジストパター
ンを形成後Ti/Auを連続蒸着し、引き出し電極(相
互接続メタル)15をリフトオフ形成する。
Next, the portions other than the portion where the hole discharge electrode 14 is formed are covered with a resist, the silicon oxide 9 is etched using buffer hydrofluoric acid, and Cr / Au is continuously vapor-deposited.
By removing the resist with a release agent, the hole discharge electrode 14 is lifted off. Similarly, the source electrode 1
1, 12 and the portions other than the drain electrodes 21 and 22 and the cathode electrode 41 are covered with a resist to etch the silicon oxide 9, and Au-Ge / Ni / Au is continuously vapor-deposited. Then, the source electrodes 11 and 21 and the drain electrode are formed. 12, 22,
The doughnut-shaped cathode electrode 41 is lifted off.
Here, alloying is performed to make ohmic contact with the electrodes formed so far. Next, after forming a resist pattern, Ti / Au is continuously vapor-deposited to lift-off the extraction electrode (interconnection metal) 15.

【0014】最後に、ゲート電極13、23の部分、ア
ノード電極42の部分以外をレジストマスクで覆い、酸
化シリコン9をバッファフッ酸で、n+−GaAsコン
タクト層6をアンモニア系のエッチング液により選択的
にエッチングし、Ti/Pt/Auを連続蒸着した後、
リフトオフによりゲート電極13、23、円形のアノー
ド電極42を形成する。
Finally, the portions other than the gate electrodes 13 and 23 and the anode electrode 42 are covered with a resist mask, the silicon oxide 9 is selected with buffer hydrofluoric acid, and the n + -GaAs contact layer 6 is selected with an ammonia-based etching solution. Etching and continuously depositing Ti / Pt / Au,
The gate electrodes 13 and 23 and the circular anode electrode 42 are formed by lift-off.

【0015】上記プロセスにより容易に集積された光検
出器の動作について説明する。光検出用HEMT10の
ドレイン電極12に、ソース電極11に対して正の電界
Dを印加し、ゲート電極13にソース電極11に対し
て負の電界VGを印加してバイアス状態とする。図2
は、本素子の光検出用HEMT10のゲート電極13下
の半導体層のエネルギーバンド図を示したもので、同図
において、破線はゲート13に電圧を掛けない場合を示
し、実線は後に説明するピンチオフ状態を示したもので
ある。本素子においては、ゲート電極13はn−Al
0.3Ga0.7As層7に対しショットキー接触しており、
ここから基板1側に空乏層が伸びている。負のゲート電
圧VGを印加すればエネルギーバンドは破線のものか
ら、実線の方へと変わって行き、チャネル幅は狭くな
る。その結果、ドレイン電極12とソース11電極間に
流れる電流IDが減少する。いま、VGを変化させ、実線
に示すように2次元電子ガス層に電子が存在しない(ピ
ンチオフ)状態にすると、チャネルが閉じられ、電流I
Dの値は0となる。この状態で、上面から光50を入射
すると、光検出層5で吸収された光は、電流キャリアで
ある電子とホール(正孔)を光強度に応じた量だけ生成
する。電子は、平衡状態時に2次元電子ガス層を形成し
ていた部分に流れ込み、電界により直ちにドレイン電極
12に到達して検出される。その結果、光強度に応じた
電流IDが流れるようになる。本素子においては、n−
Al0.3Ga0.7As層7直下にスペーサ層6をおくこと
で、2次元電子ガス層から染み出して走行する電子の移
動度を高めている。
The operation of the photodetector easily integrated by the above process will be described. A positive electric field V D is applied to the source electrode 11 to the drain electrode 12 of the HEMT 10 for light detection, and a negative electric field V G is applied to the gate electrode 13 to the source electrode 11 to set the bias state. Figure 2
Shows an energy band diagram of the semiconductor layer under the gate electrode 13 of the HEMT 10 for light detection of the present element, in which the broken line shows the case where no voltage is applied to the gate 13, and the solid line shows the pinch-off described later. It shows the state. In this device, the gate electrode 13 is n-Al.
0.3 Ga 0.7 As layer 7 is in Schottky contact,
A depletion layer extends from here to the substrate 1 side. When a negative gate voltage V G is applied, the energy band changes from the broken line to the solid line, and the channel width becomes narrow. As a result, the current I D flowing between the drain electrode 12 and the source 11 electrode decreases. Now, when V G is changed so that electrons do not exist (pinch off) in the two-dimensional electron gas layer as shown by the solid line, the channel is closed and the current I
The value of D becomes 0. In this state, when the light 50 is incident from the upper surface, the light absorbed by the photodetection layer 5 generates electrons and holes (holes) which are current carriers in an amount according to the light intensity. The electrons flow into the portion forming the two-dimensional electron gas layer in the equilibrium state and immediately reach the drain electrode 12 by the electric field and are detected. As a result, the current I D according to the light intensity starts to flow. In this element, n−
By placing the spacer layer 6 immediately below the Al 0.3 Ga 0.7 As layer 7, the mobility of electrons leached from the two-dimensional electron gas layer and traveling is increased.

【0016】一方、ホール吐き出し電極14がソース1
1に対して負の電界を掛けられ逆バイアス状態になって
いるので、ホールは電極14から吐き出され、光検出に
は関与せず、応答特性が高まるが、その反面、電流ID
の値は小さなものとなっている。そこで、このIDを増
幅するために、本実施例では図3に示すようなトランス
インピーダンス型増幅回路を構成する。
On the other hand, the hole discharge electrode 14 is the source 1
Since a negative electric field is applied to 1 and it is in a reverse bias state, holes are discharged from the electrode 14 and do not participate in light detection, and response characteristics are improved, but on the other hand, the current I D
The value of is small. Therefore, in order to amplify this ID , a transimpedance type amplifier circuit as shown in FIG. 3 is constructed in this embodiment.

【0017】図3中、10aはHEMT光検出部で、2
0a、20b、20cが増幅用のHEMT、40a、4
0bがショットキーダイオード、そして、RFが帰還抵
抗である。本素子ではこれら3つの増幅用HEMTと1
つの光検出用HEMT、および、2つのダイオードがモ
ノリシックに集積されたものである。光検出用HEMT
10aのドレイン電流IDが増幅用HEMT20aのゲ
ートに接続することで増幅回路に信号を入力する。ここ
で、増幅用HEMT20a、20b、20cはホール吐
き出し電極14とは電気的に分離されているため、通常
のHEMTとして動作可能となる。トランスインピーダ
ンス型増幅回路は広いダイナミックレンジで動作するの
で、たとえ入力パワーが大きくかなり大きな光電電流を
発生させる様な場合でも、殆ど全てのバイアス電圧がダ
イオード端に現れる。帰還抵抗RFは熱ノイズを決定す
る。ノイズを最小にし出力電圧を最大にする為には、帰
還抵抗RFは大きくなければならない。
In FIG. 3, reference numeral 10a denotes a HEMT photodetection section, 2
0a, 20b, 20c are HEMTs for amplification, 40a, 4
0b is a Schottky diode, and R F is a feedback resistor. In this device, these three HEMTs for amplification and 1
One HEMT for light detection and two diodes are monolithically integrated. HEMT for light detection
The drain current I D of 10a is connected to the gate of the HEMT 20a for amplification to input a signal to the amplifier circuit. Here, since the amplification HEMTs 20a, 20b, 20c are electrically separated from the hole discharge electrode 14, they can operate as a normal HEMT. Since the transimpedance type amplifier operates in a wide dynamic range, almost all the bias voltage appears at the diode end even when the input power is large and a considerably large photoelectric current is generated. The feedback resistor R F determines the thermal noise. The feedback resistor R F must be large in order to minimize noise and maximize the output voltage.

【0018】本実施例においては、ダイオード40a、
40bは電圧を合わせるために2段に接続されている
が、合わせる電圧によって、その数を増源させることは
容易である。こういった回路を構成する場合、電極間を
結ぶための配線容量が問題となるが、本実施例において
は、光検出素子10aと、増幅用の電気素子20a、2
0b、20cとが全く同じ層構成であるために、余分な
層構成を積層する必要もなく、素子間の段差もほとんど
ない。よって、相互接続メタル15の幅も2μm程度に
抑えることができ、容量を低下できる。
In this embodiment, the diode 40a,
40b is connected in two stages to match the voltages, but it is easy to increase the number by adjusting the voltages. When constructing such a circuit, the wiring capacitance for connecting the electrodes becomes a problem, but in the present embodiment, the photodetection element 10a and the amplification electric elements 20a, 2
Since 0b and 20c have exactly the same layer structure, it is not necessary to stack an extra layer structure and there is almost no step between elements. Therefore, the width of the interconnect metal 15 can be suppressed to about 2 μm, and the capacitance can be reduced.

【0019】[0019]

【実施例2】図3に本発明の第2の実施例を示す。本実
施例においてもIII−V族化合物半導体であるAlx
Ga1-xAs/GaAs系にて説明を行う。本素子の光
検出部は、変調ドープによる2次元電子ガス層をチャネ
ルに用いたpnヘテロ接合ゲートを有するHEMT構成
である。
Second Embodiment FIG. 3 shows a second embodiment of the present invention. Also in this embodiment, Al x which is a III-V group compound semiconductor is used.
The description will be given using the Ga 1-x As / GaAs system. The photodetection part of this element has a HEMT structure having a pn heterojunction gate using a two-dimensional electron gas layer by modulation doping as a channel.

【0020】SI−GaAs基板1上に、φ−GaAs
バッファ層2を厚さ1.0μmで、p+−GaAsコン
タクト層3を厚さ0.5μmで、p+−Al0.5Ga0.5
As下部クラッド層61を厚さ0.8μmで、φ−Al
0.2Ga0.8As下部光ガイド層62を厚さ0.2μm
で、電子走行層であるφ−GaAs量子井戸層63を厚
さ150Åで、φ−Al0.2Ga0.8Asスペーサ層64
を厚さ30Åで、1×1018Siをドープしたn−Al
0.2Ga0.8As電子供給層65を厚さ500Åで、n−
GaAsエッチストップ層66を厚さ100Åで、p−
Al0.2Ga0.8As上部光ガイド層67を厚さ0.2μ
mで、p−Al0.5Ga0.5As上部クラッド層68を厚
さ0.8μmで、p+−GaAsゲート電極コンタクト
層69を厚さ0.5μmで、MBE法を用いて順次積層
する。層62、63、64、65、66、67が光ガイ
ド層を形成する。フォトリソグラフィ法によりゲート電
極73、83の部分をレジストで覆いn−GaAs活性
層66までエッチングすることで、幅2.3μmのスト
ライプ状のゲート兼リッジを形成し、今度は、ホール吐
き出し電極74を形成する部分以外をレジストで覆いp
+−GaAsコンタクト層3までエッチングし、次い
で、電気的分離部90以外をレジストで覆い、φ−Ga
Asバッファ層2までエッチングすることで電気的分離
部80を形成する。ここで、全面にスパッタリング法に
よりSiO2保護膜91を成膜し、レジストのスピンコ
ート塗布とCF4ガスのドライエッチングを用いたセル
フアラインプロセスによりゲート電極73、83の部分
のSiO2膜91をエッチング除去しCr/Auを連続
蒸着した後、リフトオフによりゲート電極73、83を
形成する。次いで、吐き出し電極74の部分の回りと電
気的分離部90をレジストで覆い、このレジストとゲー
ト電極73、83をマスクとしてSiO2膜91をエッ
チング除去しAu−Ge/Auを連続蒸着し、レジスト
剥離液によりリフトオフすることでソース電極71、8
1及びドレイン電極72、82を形成する。そして、吐
き出し電極74の部分以外をレジストでマスクし、バッ
ファフッ酸によりSiO2膜91をエッチング除去して
Cr/Auを連続蒸着した後、リフトオフにより吐き出
し電極74を形成し、これまで形成された電極全てにつ
いてオーミックコンタクトをとるためにアロイを行う。
On the SI-GaAs substrate 1, φ-GaAs
The buffer layer 2 has a thickness of 1.0 μm, the p + -GaAs contact layer 3 has a thickness of 0.5 μm, and p + -Al 0.5 Ga 0.5
The As lower clad layer 61 has a thickness of 0.8 μm and is φ-Al.
0.2 Ga 0.8 As Lower optical guide layer 62 with a thickness of 0.2 μm
Then, the φ-GaAs quantum well layer 63, which is an electron transit layer, has a thickness of 150Å, and the φ-Al 0.2 Ga 0.8 As spacer layer 64 is formed.
N-Al with a thickness of 30 Å and doped with 1 × 10 18 Si
0.2 Ga 0.8 As electron supply layer 65 with a thickness of 500 Å, n-
The GaAs etch stop layer 66 has a thickness of 100 Å and p-
Al 0.2 Ga 0.8 As Upper optical guide layer 67 has a thickness of 0.2 μm.
Then, the p-Al 0.5 Ga 0.5 As upper cladding layer 68 having a thickness of 0.8 μm and the p + -GaAs gate electrode contact layer 69 having a thickness of 0.5 μm are sequentially laminated by the MBE method. The layers 62, 63, 64, 65, 66, 67 form the light guide layer. The gate electrodes 73 and 83 are covered with a resist by photolithography to etch the n-GaAs active layer 66 to form a stripe-shaped gate / ridge having a width of 2.3 μm. Cover parts other than the part to be formed with resist p
Etching is performed up to the + -GaAs contact layer 3, and then the portions other than the electrical isolation portion 90 are covered with a resist, and φ-Ga
The electrical isolation portion 80 is formed by etching the As buffer layer 2. Here, the SiO 2 protective film 91 was formed by sputtering on the entire surface by self-alignment process using the dry etching of the spin-coated and CF 4 gas of the resist portion of the gate electrode 73, 83 of SiO 2 film 91 After removal by etching and continuous vapor deposition of Cr / Au, the gate electrodes 73 and 83 are formed by lift-off. Next, the area around the discharge electrode 74 and the electrical isolation portion 90 are covered with a resist, the SiO 2 film 91 is removed by etching using the resist and the gate electrodes 73 and 83 as a mask, and Au—Ge / Au is continuously vapor-deposited. The source electrodes 71, 8 are lifted off by the peeling liquid.
1 and the drain electrodes 72 and 82 are formed. Then, the portion other than the discharge electrode 74 is masked with a resist, the SiO 2 film 91 is removed by etching with buffer hydrofluoric acid to continuously deposit Cr / Au, and then the discharge electrode 74 is formed by lift-off. Alloy to make ohmic contact with all electrodes.

【0021】上記プロセスにより集積された光検出器の
動作について説明する。光検出用HEMT70のドレイ
ン電極72に、ソース電極71に対して正の電界VD
印加し、ゲート電極73にソース電極71に対して負の
電界VGを印加してバイアス状態とする。図5は、本素
子の光検出用HEMT70のゲート電極73下の電子走
行層63付近のエネルギーバンド図を示したものであ
る。電子走行層であるφ−GaAs量子井戸層63に
は、図5に示すように、n−Al0.2Ga0.8As電子供
給層65から電子が移り2次元電子ガスを形成する。本
素子においては、ゲート電極73下のp−Al0.2Ga
0.8As67とn−GaAs層66の界面が、第1実施
例におけるゲート電極13、23とn−Al0.3Ga0.7
As層7の界面に相当する。したがって、この界面に掛
かる電圧VGを変化させることで、2次元電子ガスの濃
度は変化し、その結果、ドレイン電極とソース電極間の
電流IDが変化し、ピンチオフ状態を形成できる。本素
子においては、ゲート電極73下のφ−Al0.2Ga0.8
As下部光ガイド層62からp−Al0.2Ga0.8As上
部光ガイド層67を光ガイド層とした3次元導波路構造
となっており、φ−GaAs量子井戸層63では効率良
く電子−正孔対が生成されて光電流に変わる。この時、
電子はすぐに電子走行層63を介してドレイン電極に流
れ込む。本素子では、電子走行層63近傍から基板側の
光侵入領域で生成されたホールは電極14を介して吐き
出され、また、ゲート電極73側の光侵入領域ではゲー
ト電極73によりホールが吸い出されるので、ホールは
光検出に関与せず、応答速度は高いが、光電流IDの値
は小さなものとなっている。そこで、このIDを増幅す
るために、本実施例では図6に示すようなハイインピー
ダンス型増幅回路を構成する。
The operation of the photodetector integrated by the above process will be described. A positive electric field V D is applied to the drain electrode 72 of the photodetection HEMT 70 with respect to the source electrode 71, and a negative electric field V G is applied to the gate electrode 73 with respect to the source electrode 71 to bring the gate electrode 73 into a biased state. FIG. 5 is an energy band diagram in the vicinity of the electron transit layer 63 below the gate electrode 73 of the HEMT 70 for light detection of this element. In the φ-GaAs quantum well layer 63, which is an electron transit layer, as shown in FIG. 5, electrons are transferred from the n-Al 0.2 Ga 0.8 As electron supply layer 65 to form a two-dimensional electron gas. In this device, p-Al 0.2 Ga below the gate electrode 73 is used.
The interface between 0.8 As67 and the n-GaAs layer 66 is n-Al 0.3 Ga 0.7 with the gate electrodes 13 and 23 in the first embodiment.
It corresponds to the interface of the As layer 7. Therefore, by changing the voltage V G applied to this interface, the concentration of the two-dimensional electron gas changes, and as a result, the current I D between the drain electrode and the source electrode changes, and a pinch-off state can be formed. In this element, φ-Al 0.2 Ga 0.8 under the gate electrode 73
The As lower optical guide layer 62 has a three-dimensional waveguide structure in which the p-Al 0.2 Ga 0.8 As upper optical guide layer 67 is used as an optical guide layer, and the φ-GaAs quantum well layer 63 efficiently uses electron-hole pairs. Are generated and converted into photocurrent. This time,
The electrons immediately flow into the drain electrode through the electron transit layer 63. In this element, holes generated in the light penetration region on the substrate side from the vicinity of the electron transit layer 63 are discharged through the electrode 14, and holes are sucked by the gate electrode 73 in the light penetration region on the gate electrode 73 side. Therefore, the holes do not participate in light detection and the response speed is high, but the value of the photocurrent I D is small. Therefore, in order to amplify this ID , a high impedance type amplifier circuit as shown in FIG. 6 is constructed in this embodiment.

【0022】図6中、70aがホール吐き出し電極を備
えた光検出用HEMTであり、80a、80b、80c
が増幅用のHEMT、そして、RFが負荷抵抗である。
本素子はこれら3つの増幅用HEMTと光検出用HEM
T1つとが集積されたものである。ハイインピーダンス
型増幅回路では、負荷抵抗RFが大きく増幅器の入力イ
ンピーダンスは大きくなり、熱ノイズは最小になる。し
かし、帯域幅は狭くなるので、高感度(低ノイズ)検出
と狭いダイナミックレンジでよい場合に好適に用いられ
る。
In FIG. 6, reference numeral 70a denotes a photodetection HEMT having a hole discharge electrode, and 80a, 80b and 80c.
Is a HEMT for amplification, and R F is a load resistance.
This device consists of these three HEMTs for amplification and HEMs for photodetection.
T1 is integrated. In the high impedance type amplifier circuit, the load resistance R F is large, the input impedance of the amplifier is large, and the thermal noise is minimized. However, since the bandwidth is narrow, it is preferably used when high sensitivity (low noise) detection and a narrow dynamic range are sufficient.

【0023】本実施例においても、光検出素子70a
と、増幅用の電気素子80a、80b、80cとが全く
同じ層構成であるために、余分な層構成を積層する必要
もなく、容量を低下でき、また、集積するために追加さ
れるプロセスも工程数はわずかで、容易なものとなって
いる。特に、本素子のように光を半導体内に導波させる
場合は、光吸収層以外で、光が照射される部分が大き
く、基板側部分が半絶縁性でかつバイアスされていない
時には、格子の欠陥、不純物等が光照射により活性化さ
れたりすることで、フェルミ準位が不安定となり、その
結果、光電流特性や、さらには周波数応答特性にも悪影
響を与える。従って、本実施例のように、光吸収層以外
の光が照射される領域もバイアスを掛けてキャリアが流
れるようにおくことは極めて有効である。また、本素子
では、光検出部にのみホール吐き出し機構を設けている
ため、両素子を電気的に分離せずに、両素子にホール吐
き出し機構を設けた場合に比べ、動作時の消費電力は圧
倒的に少ない。
Also in this embodiment, the light detecting element 70a is used.
Since the electric elements 80a, 80b, 80c for amplification have exactly the same layer structure, it is not necessary to stack an extra layer structure, the capacity can be reduced, and a process added for integration is also required. The number of steps is small and easy. In particular, when light is guided in the semiconductor as in the present device, when the part to be irradiated with light is large except the light absorption layer and the part on the substrate side is semi-insulating and is not biased, The Fermi level becomes unstable due to activation of defects, impurities, etc. by light irradiation, and as a result, the photocurrent characteristic and the frequency response characteristic are also adversely affected. Therefore, as in this embodiment, it is extremely effective to bias the regions other than the light absorption layer to which light is irradiated so that the carriers flow. Further, in this element, since the hole discharge mechanism is provided only in the light detection unit, the power consumption during operation is lower than that in the case where the hole discharge mechanism is provided for both elements without electrically separating them. Overwhelmingly few.

【0024】[0024]

【発明の効果】以上説明したように、本発明では以下の
ような効果がある。 1.ホール吐き出しにより、光周波数応答特性が向上す
る。 2.ホールの蓄積による電界が発生しなくなるので、光
検出部全体に渡って電位が安定し光電流特性が向上す
る。 3.光検出部と増幅部が同一層構成となっているので、
層構成による容量を低減でき、時間応答特性、雑音特性
が向上する。 4.ホールを吐き出すことにより微弱になる光電流を、
特性をほとんど劣化させることなく増幅できるので、検
出感度が向上する。 5.集積化するために増えたプロセスはほとんどなく、
またあっても容易なものである。
As described above, the present invention has the following effects. 1. By discharging holes, the optical frequency response characteristic is improved. 2. Since the electric field due to the accumulation of holes is not generated, the potential is stabilized and the photocurrent characteristic is improved over the entire photodetector. 3. Since the photo detector and the amplifier have the same layer structure,
The capacity due to the layer structure can be reduced, and the time response characteristic and the noise characteristic are improved. 4. The photocurrent which becomes weak by spitting out the holes,
Since the amplification can be performed without substantially deteriorating the characteristics, the detection sensitivity is improved. 5. There are few additional processes to integrate,
It's also easy to find.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例の断面図。FIG. 1 is a sectional view of a first embodiment of the present invention.

【図2】本発明の第1の実施例のキャリアの動きを示し
たエネルギーバンド図。
FIG. 2 is an energy band diagram showing the movement of carriers according to the first embodiment of the present invention.

【図3】本発明の第1の実施例の回路図。FIG. 3 is a circuit diagram of a first embodiment of the present invention.

【図4】本発明の第2の実施例の断面図。FIG. 4 is a sectional view of a second embodiment of the present invention.

【図5】本発明の第2の実施例のキャリアの動きを示し
たエネルギーバンド図。
FIG. 5 is an energy band diagram showing the movement of carriers according to the second embodiment of the present invention.

【図6】本発明の第2の実施例の回路図。FIG. 6 is a circuit diagram of a second embodiment of the present invention.

【図7】本発明の第1の従来例(素子A)を表す図。FIG. 7 is a diagram showing a first conventional example (element A) of the present invention.

【図8】本発明の第2の従来例(素子B)を表す図。FIG. 8 is a diagram showing a second conventional example (element B) of the present invention.

【符号の説明】[Explanation of symbols]

1、1001 半絶縁性GaAs基板 2、1002 φ−GaAsバッファ層 3 p+−GaAsコンタクト層 4 p-−GaAs層 5 φ−GaAs光検出層 6 φ−Al0.3Ga0.7Asスペーサ層 7、1003 n−Al0.3Ga0.7As層 8、1004 n+−GaAsコンタクト層 9、91 酸化シリコン 10、10a 光検出用HEMT 11、21、71、81、1011、1031 ソー
ス電極 12、22、72、82、1012、1032 ドレ
イン電極 13、23、73、83、1013、1033 ゲー
ト電極 14、74、1034 ホール吐き出し電極 15 引き出し電極 20、20a、20b、20c、80、80a、80
b、80c 信号増幅用HEMT 30、90 電気的分離部 31 φ−Al0.3Ga0.7As高抵抗埋め込み層 40、40a、40b ダイオード 41 カソード電極 42 アノード電極 50 入射光 61 p+−Al0.5Ga0.5As下部クラッド層 62 φ−Al0.2Ga0.8As下部光ガイド層 63 φ−GaAs量子井戸層 64 φ−Al0.2Ga0.8Asスペーサ層 65 n−Al0.2Ga0.8As電子供給層 66 n−GaAsエッチストップ層 67 p−Al0.2Ga0.8As上部光ガイド層 68 p −Al0.5Ga0.5As上部クラッド層 69 p+−GaAsゲート電極コンタクト層 70、70a 光検出用HEMT 1021 p−GaAs基板 1022 p−GaAsバッファ層 1023 φ−Ga As層 1024 n−Al0.3Ga0.7As層 1025 n+−GaAsコンタクト層
 1, 1001 Semi-insulating GaAs substrate 2, 1002 φ-GaAs buffer layer 3 p+-GaAs contact layer 4 p--GaAs layer 5 φ-GaAs photodetection layer 6 φ-Al0.3Ga0.7As spacer layer 7,1003 n-Al0.3Ga0.7As layer 8,1004 n+-GaAs contact layer 9,91 Silicon oxide 10, 10a HEMT for light detection 11, 21, 71, 81, 1011, 1031 Saw
Electrode 12, 22, 72, 82, 1012, 1032
In electrodes 13, 23, 73, 83, 1013, 1033 games
Electrode 14, 74, 1034 Hole discharge electrode 15 Extraction electrode 20, 20a, 20b, 20c, 80, 80a, 80
b, 80c HEMT for signal amplification 30, 90 Electrical separation part 31 φ-Al0.3Ga0.7As high-resistance embedded layer 40, 40a, 40b diode 41 cathode electrode 42 anode electrode 50 incident light 61 p+-Al0.5Ga0.5As lower clad layer 62 φ-Al0.2Ga0.8As lower optical guide layer 63 φ-GaAs quantum well layer 64 φ-Al0.2Ga0.8As spacer layer 65 n-Al0.2Ga0.8As electron supply layer 66 n-GaAs etch stop layer 67 p-Al0.2Ga0.8As upper light guide layer 68 p -Al0.5Ga0.5As upper clad layer 69 p+-GaAs gate electrode contact layer 70, 70a HEMT for light detection 1021 p-GaAs substrate 1022 p-GaAs buffer layer 1023 φ-Ga As layer 1024 n-Al0.3Ga0.7As layer 1025 n+-GaAs contact layer

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 2次元電子ガスを含む層を光検出層と
し、ソース−ドレイン電極間を流れる電流により該光検
出層に入力される光を検出するHEMT型光検出部を備
えた光検出器であって、前記光検出部と、該光検出部の
光検出層外の領域に生じるホールを吐き出す手段と、前
記光検出部と同一層構成で同一電極材料構成である信号
を増幅するための少なくとも1つの増幅用HEMTとが
同一基板上にモノリシックに集積されており、該増幅用
HEMTは前記ホールを吐き出す手段とは電気的にアイ
ソレートされており、前記光検出部の光電流が1つの増
幅用HEMTのゲートに印加されていることを特徴とす
る光検出器。
1. A photodetector comprising a layer containing a two-dimensional electron gas as a photodetection layer, and a HEMT type photodetection unit for detecting light input to the photodetection layer by a current flowing between a source electrode and a drain electrode. The photodetector, means for ejecting holes generated in a region outside the photodetection layer of the photodetector, and means for amplifying a signal having the same layer material and the same electrode material configuration as the photodetector At least one amplifying HEMT is monolithically integrated on the same substrate, the amplifying HEMT is electrically isolated from the means for ejecting the hole, and the photocurrent of the photodetector is one. A photodetector characterized by being applied to the gate of an amplifying HEMT.
【請求項2】 前記増幅用HEMTで構成される増幅回
路が、ダイオードを備えたトランスインピーダンス型の
ものであり、該ダイオードは、HEMTと同一層構成、
同一電極材料で構成されたショットキーダイオードであ
ることを特徴とする請求項1記載の光検出器。
2. An amplifier circuit composed of the HEMT for amplification is a transimpedance type including a diode, and the diode has the same layer structure as the HEMT.
The photodetector according to claim 1, wherein the photodetector is a Schottky diode made of the same electrode material.
【請求項3】 前記増幅用HEMTで構成される増幅回
路がハイインピーダンス型のものであることを特徴とす
る請求項1記載の光検出器。
3. The photodetector according to claim 1, wherein the amplifier circuit composed of the HEMT for amplification is of a high impedance type.
【請求項4】 前記光検出層に入力される光は導波光で
ある様に構成されていることを特徴とする請求項1記載
の光検出器。
4. The photodetector according to claim 1, wherein the light input to the photodetection layer is configured to be guided light.
JP7145496A 1995-05-19 1995-05-19 Photodetector with hemt type photo-detecting part Pending JPH08316522A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7145496A JPH08316522A (en) 1995-05-19 1995-05-19 Photodetector with hemt type photo-detecting part

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7145496A JPH08316522A (en) 1995-05-19 1995-05-19 Photodetector with hemt type photo-detecting part

Publications (1)

Publication Number Publication Date
JPH08316522A true JPH08316522A (en) 1996-11-29

Family

ID=15386610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7145496A Pending JPH08316522A (en) 1995-05-19 1995-05-19 Photodetector with hemt type photo-detecting part

Country Status (1)

Country Link
JP (1) JPH08316522A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100290858B1 (en) * 1999-03-13 2001-05-15 구자홍 quantum dot infrared detection device and method for fabricating the same
JP2002151668A (en) * 2000-11-10 2002-05-24 Denso Corp Optical integrated circuit and manufacturing method therefor
US6541803B1 (en) * 2000-04-21 2003-04-01 The United States Of America As Represented By The Secretary Of The Army High-speed high electron mobility transistor photodetector using low temperature gallium arsenide
WO2007135739A1 (en) * 2006-05-24 2007-11-29 Meijo University Ultraviolet photosensor
US20120025087A1 (en) * 2010-06-23 2012-02-02 Daghighian Henry M MODFET active pixel X-ray detector

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100290858B1 (en) * 1999-03-13 2001-05-15 구자홍 quantum dot infrared detection device and method for fabricating the same
US6541803B1 (en) * 2000-04-21 2003-04-01 The United States Of America As Represented By The Secretary Of The Army High-speed high electron mobility transistor photodetector using low temperature gallium arsenide
JP2002151668A (en) * 2000-11-10 2002-05-24 Denso Corp Optical integrated circuit and manufacturing method therefor
JP4496636B2 (en) * 2000-11-10 2010-07-07 株式会社デンソー Optical integrated circuit and manufacturing method thereof
WO2007135739A1 (en) * 2006-05-24 2007-11-29 Meijo University Ultraviolet photosensor
KR101027225B1 (en) * 2006-05-24 2011-04-06 각코우호우징 메이조다이가쿠 Ultraviolet photosensor
JP4977695B2 (en) * 2006-05-24 2012-07-18 学校法人 名城大学 Ultraviolet light receiving element
US20120025087A1 (en) * 2010-06-23 2012-02-02 Daghighian Henry M MODFET active pixel X-ray detector
US8729486B2 (en) * 2010-06-23 2014-05-20 The Board Of Trustees Of The Leland Stanford Junior University MODFET active pixel X-ray detector

Similar Documents

Publication Publication Date Title
US7556976B2 (en) Method of fabricating semiconductor devices employing at least one modulation doped quantum well structure and one or more etch stop layers for accurate contact formation
US20110018086A1 (en) Low-level signal detection by semiconductor avalanche amplification
US5063426A (en) InP/InGaAs monolithic integrated photodetector and heterojunction bipolar transistor
US5185272A (en) Method of producing semiconductor device having light receiving element with capacitance
EP0452801B1 (en) Semiconductor device having light receiving element and method of producing the same
JP4084958B2 (en) Manufacturing method of semiconductor light receiving device
JP2599131B2 (en) Integrated photodetector-amplifier device
JP2006040919A (en) Avalanche photodiode
JP3233983B2 (en) Photodetector having means for discharging carrier and optical communication system using the same
JPH08316522A (en) Photodetector with hemt type photo-detecting part
US7015120B2 (en) Method of fabricating semiconductor devices employing at least one modulation doped quantum well structure and one or more etch stop layers for accurate contact formation
JP2012124404A (en) Photodiode and manufacturing method therefor
US4982256A (en) Optoelectronic integrated circuit
JPH07122774A (en) Photodetector
JP2005005600A (en) Semiconductor light receiving element
JP2004342733A (en) Method of manufacturing semiconductor device and semiconductor device manufactured therethrough
JP3721586B2 (en) Photodetector
CN111312835A (en) Single electron transmission avalanche photodiode structure and manufacturing method
JPH02199877A (en) Optical receiver and photoelectric integrated circuit
JP4168531B2 (en) High electron mobility phototransistor
US20230253516A1 (en) Photodetector
JP2570424B2 (en) Semiconductor light receiving element
US4999695A (en) MSM type semiconductor light responsive element
JP2741763B2 (en) Semiconductor device
JP2813217B2 (en) Semiconductor device