JPH06295591A - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device

Info

Publication number
JPH06295591A
JPH06295591A JP10181593A JP10181593A JPH06295591A JP H06295591 A JPH06295591 A JP H06295591A JP 10181593 A JP10181593 A JP 10181593A JP 10181593 A JP10181593 A JP 10181593A JP H06295591 A JPH06295591 A JP H06295591A
Authority
JP
Japan
Prior art keywords
voltage
diode
circuit
zener diode
electrically
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10181593A
Other languages
Japanese (ja)
Inventor
Yasuhiro Sakurai
保宏 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP10181593A priority Critical patent/JPH06295591A/en
Publication of JPH06295591A publication Critical patent/JPH06295591A/en
Pending legal-status Critical Current

Links

Landscapes

  • Read Only Memory (AREA)
  • Electronic Switches (AREA)

Abstract

PURPOSE:To manufacture through a simple process a semiconductor integrated circuit that is provided with a plural number of stable clamp voltage with few variation, by using a p-n junction diode, which is formed on a polycrystal Si film on an insulating film, in a voltage clamping circuit so as to be an electrically forward direction. CONSTITUTION:For example, two pieces of p-n junction diode 3 are serially connected, and three sets of the combination in which a switch MOSFE 5 is parallelly connected to the serially connected p-n diodes 3 are serially connected in this case. In addition, to one end of these serially connected three sets, a Zener diode 1 is serially connected. Furthermore, to one end of these serially connected three sets, a Zener diode 1 is connected serially and in a reverse direction to the p-n junction diode 3. One terminal on the diode 1 side of the voltage clamping circuit thus formed is connected to the output of a high voltage generating circuit, and the terminal of the opposite side is connected to a grounding potential. Thus, the plural number of stable clamp voltage with a simple manufacturing process and few manufacturing variation are obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、半導体集積回路装置
に関するもので、たとえば、EEPROMの高電圧発生
回路(昇圧回路)などに利用して有効な技術に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit device and, more particularly, to a technique effectively applied to a high voltage generating circuit (booster circuit) of an EEPROM.

【0002】[0002]

【従来の技術】高電圧発生回路を内蔵したEEPROM
などの半導体集積回路装置については、従来より種々の
製品が発売されており、公知である。
2. Description of the Related Art EEPROM having a built-in high voltage generation circuit
For semiconductor integrated circuit devices such as, various products have hitherto been released and are known.

【0003】このようなEEPROMなどでは、そのア
ドレスデコーダなど通常の論理回路に+5Vや+3.3
Vなどの電源電圧が用いられ、そのメモリセルへの書き
込みあるいは消去を行うために+9Vや+15Vのよう
な比較的高い電圧を必要とする。そして通常内部高電圧
発生回路だけでは、その必要とする電圧を正確に出力で
きないので、ツェナーダイオードなどからなる電圧クラ
ンプ回路が用いられている。
In such an EEPROM or the like, a normal logic circuit such as its address decoder has + 5V or +3.3.
A power supply voltage such as V is used, and a relatively high voltage such as + 9V or + 15V is required to write or erase the memory cell. Since the internal high voltage generating circuit alone cannot output the required voltage accurately, a voltage clamp circuit composed of a Zener diode or the like is used.

【0004】高電圧発生回路を内蔵したEEPROMな
どの初期の製品は、書き込みや消去のための高電圧は1
種類だけのものが主であったが、最近では複数の高電圧
を用いるものが多くなってきている。
Early products such as EEPROMs having a built-in high voltage generation circuit have a high voltage of 1 for writing and erasing.
Although only types were mainly used, recently, many types use a plurality of high voltages.

【0005】その理由は、書き込みと消去の動作時間の
均一化を図るためや、あるいは検査段階で通常の使用電
圧よりも高い電圧で書き換えを行うことにより、検査時
間の短縮を図るためなどである。
The reason therefor is to make the operation time of writing and erasing uniform, or to shorten the inspection time by rewriting at a voltage higher than the normal operating voltage in the inspection stage. .

【0006】このような複数の高電圧を発生させるため
に、電圧クランプ回路に対し従来より種々の工夫がなさ
れている。
In order to generate such a plurality of high voltages, various measures have been conventionally made to the voltage clamp circuit.

【0007】そのような工夫のうちの最初のものは、ブ
レイクダウン電圧の異なる複数のツェナーダイオードを
並列に接続し、制御信号によりこれらを切り替えて複数
のクランプ電圧を得るというものである。
The first of such measures is to connect a plurality of Zener diodes having different breakdown voltages in parallel and switch them by a control signal to obtain a plurality of clamp voltages.

【0008】この方法は、ブレイクダウン電圧の異なる
複数のツェナーダイオードを作る必要があるために、製
造プロセスが複雑になるという欠点がある。そこでこの
欠点を解消するために考えだされたものが、ツェナーダ
イオードに直列に、通常の製造プロセスで形成できる他
の回路素子を接続し、その回路素子の両端の電圧を、ツ
ェナーダイオードのブレイクダウン電圧に足し合わせる
か否かを、制御信号で選択するというものであり、たと
えば下記の特許が公開されている。
This method has a drawback in that the manufacturing process is complicated because it is necessary to form a plurality of Zener diodes having different breakdown voltages. What was devised in order to eliminate this drawback is to connect another circuit element that can be formed by a normal manufacturing process in series with the Zener diode, and to apply the voltage across the circuit element to the breakdown of the Zener diode. Whether or not the voltage is added is selected by a control signal. For example, the following patents have been published.

【0009】特開昭62−275395号公報 「半導
体集積回路装置」氏家 和聡 1982年 日立超エル
・エス・アイエンジニアリング株式会社
Japanese Unexamined Patent Publication No. 62-275395 “Semiconductor integrated circuit device” Kazutoshi Ujiie 1982 Hitachi Cho-LS Engineering Co., Ltd.

【0010】以下図面を用いて従来例における電圧クラ
ンプ回路の構成を説明する。図5は上記の公開特許公報
に記載されている図1を転記したものである。ただし、
電圧クランプ回路以外の部分である高電圧発生回路と、
その高電圧発生回路を動かすためのクロックを発生する
発振回路については、本発明の説明には不要であるので
ブロック図で略記し、詳しい説明を省略する。
The structure of a conventional voltage clamp circuit will be described below with reference to the drawings. FIG. 5 is a transcription of FIG. 1 described in the above-mentioned published patent publication. However,
A high voltage generation circuit that is a part other than the voltage clamp circuit,
The oscillator circuit for generating the clock for operating the high voltage generating circuit is not necessary for the description of the present invention, and therefore is omitted in the block diagram and its detailed description is omitted.

【0011】図5の回路図に示すように、ツェナーダイ
オードD1と、このツェナーダイオードD1と直列に設
ける、ダイオード形態とされた複数のMOSFETQC
1,QC2,QC3,QC4による定電圧回路とにより
電圧クランプ回路を構成し、そしてこれら直列形態にさ
れるダイオード接続のMOSFETQC1,QC2,Q
C3,QC4の数を、スイッチMOSFETQC5,Q
C6,QC7により選択的に短絡することによって、複
数種類のクランプ電圧動作を実現している。
As shown in the circuit diagram of FIG. 5, a Zener diode D1 and a plurality of MOSFET QCs in diode form provided in series with the Zener diode D1.
1, QC2, QC3, QC4 and a constant voltage circuit form a voltage clamp circuit, and these diode-connected MOSFETs QC1, QC2, Q are connected in series.
Change the number of C3 and QC4 to the switch MOSFETs QC5 and Q
A plurality of types of clamp voltage operations are realized by selectively short-circuiting with C6 and QC7.

【0012】[0012]

【発明が解決しようとする課題】このような図5に示す
従来の電圧クランプ回路においては、製造プロセスを複
雑にしないという点では優れている。
The conventional voltage clamp circuit shown in FIG. 5 is excellent in that the manufacturing process is not complicated.

【0013】しかしながら、定電圧回路にダイオード形
態としたMOSFETを使用している。このために、M
OSFETのスレショールド電圧の製造ばらつきなどが
原因となって定電圧回路の電圧がばらついてしまい、そ
れが多段に接続されていることにより、クランプ電圧の
製造ばらつきが大きくなってしまうという問題点があ
る。
However, a diode type MOSFET is used in the constant voltage circuit. Because of this, M
There is a problem in that the voltage of the constant voltage circuit fluctuates due to the manufacturing variation of the threshold voltage of the OSFET, and the variation of the clamp voltage increases due to the multi-stage connection of the voltage. is there.

【0014】この発明の目的は、製造プロセスの簡便さ
は従来技術のレベルを保ちながら、製造ばらつきが少な
い安定したクランプ電圧を得ることができる電圧クラン
プ回路を有するEEPROMなどの半導体集積回路装置
を提供することである。
An object of the present invention is to provide a semiconductor integrated circuit device such as an EEPROM having a voltage clamp circuit capable of obtaining a stable clamp voltage with little manufacturing variation while maintaining the simplicity of the manufacturing process at the level of the prior art. It is to be.

【0015】[0015]

【課題を解決するための手段】この出願において開示さ
れる発明のうち、代表的なものの概要を簡単に説明すれ
ば、下記のとおりである。
The typical ones of the inventions disclosed in this application will be briefly described as follows.

【0016】この発明の半導体集積回路装置は、電気的
に逆方向で使用するツェナーダイオードと、このツェナ
ーダイオードに直列に接続し、かつ電気的に順方向で使
用する、複数のpn接合ダイオードの直列接続とにより
電圧クランプ回路を構成し、これら直列形態にしたpn
接合ダイオードの数を、スイッチMOSFETにより選
択的に短絡することによって、複数種類のクランプ電圧
動作を実現するものであり、さらにこれら電気的に順方
向で使用するpn接合ダイオードを、絶縁膜上の多結晶
シリコン膜に形成するというものである。
The semiconductor integrated circuit device of the present invention comprises a Zener diode electrically used in the reverse direction and a plurality of pn junction diodes connected in series to the Zener diode and electrically used in the forward direction. A voltage clamp circuit is configured by connecting the
By selectively short-circuiting the number of junction diodes by a switch MOSFET, a plurality of types of clamp voltage operation are realized. Furthermore, a pn junction diode that is electrically used in the forward direction is provided on the insulating film. It is formed on a crystalline silicon film.

【0017】[0017]

【作用】このような手段によれば、1個のツェナーダイ
オードと、他の回路と共通の製造プロセスで容易に得ら
れる多結晶シリコン膜のpn接合ダイオードを組み合わ
せた定電圧回路とにより、製造ばらつきの少ない安定な
複数のクランプ電圧が得られる。
According to such means, the manufacturing variation is caused by one zener diode and the constant voltage circuit in which the pn junction diode of the polycrystalline silicon film which is easily obtained by the common manufacturing process with other circuits is combined. It is possible to obtain a plurality of stable clamp voltages with less.

【0018】この発明において、製造ばらつきの少ない
クランプ電圧が実現できる理由は、pn接合ダイオード
の順方向特性を定電圧回路に用いているためである。p
n接合ダイオードの順方向特性は、直列抵抗成分を除け
ば、不純物濃度などに依存しない極めて安定なものであ
ることが知られており、この発明は、そのようなpn接
合ダイオードの性質を利用したものである。
In the present invention, the reason why the clamp voltage with less manufacturing variation can be realized is that the forward characteristic of the pn junction diode is used for the constant voltage circuit. p
It is known that the forward characteristics of the n-junction diode are extremely stable, independent of the impurity concentration, etc., except for the series resistance component, and the present invention utilizes the characteristics of such a pn-junction diode. It is a thing.

【0019】そして、本願発明者は、半導体集積回路の
一般的な製造プロセスによって半導体基板内に形成した
pn接合ダイオードの場合、半導体基板がコレクタの役
目を果たし、バイポーラトランジスタ動作を引き起こす
ために、決して順方向では使えないことを見い出してお
り、そのためこの発明においては、順方向で使用するp
n接合ダイオードを絶縁膜上に形成しているのである。
In the case of a pn junction diode formed in a semiconductor substrate by a general manufacturing process of a semiconductor integrated circuit, the present inventor never knows that the semiconductor substrate acts as a collector and causes a bipolar transistor operation. It has been found that it cannot be used in the forward direction. Therefore, in the present invention, p used in the forward direction is used.
The n-junction diode is formed on the insulating film.

【0020】さらに、上述のような電圧クランプ回路に
おけるpn接合ダイオードは、電気的に逆方向で使われ
ることがないため、本願発明者は、逆方向特性の劣るp
n接合ダイオードであってもなんら問題なく使用可能で
あることを見い出している。そこで、逆方向特性が悪い
という理由で、これまで半導体集積回路装置に使われる
ことがなかった多結晶シリコン膜のpn接合ダイオード
を用いることとし、これによって製造プロセスの簡便さ
を保っているのである。
Further, since the pn junction diode in the voltage clamp circuit as described above is not electrically used in the reverse direction, the inventor of the present invention has p-type diode having a poor reverse direction characteristic.
It has been found that even an n-junction diode can be used without any problem. Therefore, a pn junction diode made of a polycrystalline silicon film, which has never been used in a semiconductor integrated circuit device until now, is used because of its poor reverse direction characteristics, thereby keeping the manufacturing process simple. .

【0021】このように、多結晶シリコン膜にpn接合
ダイオードを形成することにより、製造プロセスをなん
ら複雑にすることなく、順方向で使用するpn接合ダイ
オードを、半導体集積回路装置に搭載することが可能に
なっているである。
By thus forming the pn junction diode in the polycrystalline silicon film, the pn junction diode used in the forward direction can be mounted on the semiconductor integrated circuit device without complicating the manufacturing process. It is possible.

【0022】[0022]

【実施例】以下図面によりこの発明の一実施例を詳述す
る。図1はこの発明による電圧クランプ回路の一実施例
を示す回路図である。ただし高電圧発生回路について
は、この発明にとって本質的な部分ではないので、ブロ
ック図で示し、詳細な説明を省略する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a circuit diagram showing an embodiment of a voltage clamp circuit according to the present invention. However, the high voltage generating circuit is not an essential part of the present invention, and therefore is shown in a block diagram and detailed description thereof is omitted.

【0023】図1に示すように、2個のpn接合ダイオ
ード3を直列に接続し、この直列接続したpn接合ダイ
オード3に並列にスイッチMOSFET5を接続したも
のを3組直列に接続する。さらに、この3組の直列接続
の一方の端にツェナーダイオード1を直列に、かつpn
接合ダイオード3とは逆向きに接続する。このようにし
て電圧クランプ回路を構成し、この電圧クランプ回路の
ツェナーダイオード1側の端子を高電圧発生回路の出力
に、また反対側の端子を接地電位に、それぞれ接続して
いる。
As shown in FIG. 1, two pn junction diodes 3 are connected in series, and three pn junction diodes 3 connected in series with a switch MOSFET 5 are connected in series. Furthermore, the Zener diode 1 is connected in series at one end of the three series connections, and pn
The junction diode 3 is connected in the opposite direction. The voltage clamp circuit is configured in this way, and the terminal on the side of the Zener diode 1 of this voltage clamp circuit is connected to the output of the high voltage generation circuit, and the terminal on the opposite side is connected to the ground potential.

【0024】3個のスイッチMOSFET5のゲート
は、それぞれ異なる制御信号に接続し、その信号によっ
て、オン状態にあるスイッチMOSFET5の数を制御
し、それによってクランプ電圧の選択を行っている。
The gates of the three switch MOSFETs 5 are respectively connected to different control signals, and the signals control the number of the switch MOSFETs 5 in the ON state, thereby selecting the clamp voltage.

【0025】図1の例においては、スイッチMOSFE
T5と並列に接続するpn接合ダイオード3を2個とし
たが、その個数には制約はなく、選択したいクランプ電
圧の電圧間隔に応じて任意に設定してよい。
In the example of FIG. 1, switch MOSFE
Two pn junction diodes 3 are connected in parallel with T5, but the number is not limited and may be arbitrarily set according to the voltage interval of the clamp voltage to be selected.

【0026】また図1の例においては、pn接合ダイオ
ード3とスイッチMOSFET5との並列接続を3組と
したが、これもクランプ電圧の選択数に応じて任意に設
定してよい。
In the example of FIG. 1, the pn junction diode 3 and the switch MOSFET 5 are connected in parallel in three sets, but this may be set arbitrarily according to the number of clamp voltages selected.

【0027】どのような個数を設定するにしても、図1
のようにpn接合ダイオード3を順方向で使用すること
により、製造ばらつきの少ない安定なクランプ電圧を得
ることができる。
No matter how many numbers are set, FIG.
As described above, by using the pn junction diode 3 in the forward direction, it is possible to obtain a stable clamp voltage with little manufacturing variation.

【0028】次に、図1に示されるような、電気的に順
方向で使用されるpn接合ダイオード3の構成を詳述す
る。図2はこの発明によるpn接合ダイオード3の一実
施例であり、保護膜を除いた断面図で示している。
Next, the configuration of the pn junction diode 3 which is used electrically in the forward direction as shown in FIG. 1 will be described in detail. FIG. 2 shows an embodiment of the pn junction diode 3 according to the present invention, and is shown in a sectional view without a protective film.

【0029】図2において、半導体基板7の表面を被う
絶縁膜9上の一部に多結晶シリコン膜11を設け、この
多結晶シリコン膜11の一部にボロンなどの不純物を拡
散させたp型領域と、多結晶シリコン膜11の他の部分
にリンなどの不純物を拡散させたn型領域とを設けてp
n接合ダイオードとする。そしてこれらのp型領域とn
型領域とには、それぞれ中間絶縁膜13の開口部を通し
て、アルミニウムなどの金属配線膜15を接続して電極
としている。
In FIG. 2, a polycrystalline silicon film 11 is provided on a portion of the insulating film 9 covering the surface of the semiconductor substrate 7, and a portion of the polycrystalline silicon film 11 is diffused with impurities such as boron. A p-type region and an n-type region in which impurities such as phosphorus are diffused are provided in the other part of the polycrystalline silicon film 11 to form a p-type region.
It is an n-junction diode. And these p-type regions and n
A metal wiring film 15 of aluminum or the like is connected to the mold region through the opening of the intermediate insulating film 13 to form an electrode.

【0030】図2において、この発明の目的を達成する
ための重要なポイントは2点である。
In FIG. 2, there are two important points for achieving the object of the present invention.

【0031】まず第1点は、pn接合ダイオードを絶縁
膜9上に形成していることである。このことによりこの
pn接合ダイオードは、半導体集積回路内の他の回路素
子とは金属配線膜15を通してのみ接続されることにな
り、たとえ順方向で使用したとしても、バイポーラトラ
ンジスタ動作を引き起こす原因となる、コレクタに相当
する部分が存在しないため、なんらの問題も生じないの
である。
First, the first point is that the pn junction diode is formed on the insulating film 9. As a result, this pn junction diode is connected to other circuit elements in the semiconductor integrated circuit only through the metal wiring film 15, which causes a bipolar transistor operation even if it is used in the forward direction. Since there is no part corresponding to the collector, no problem occurs.

【0032】そして第2点目は、このpn接合ダイオー
ドを多結晶シリコン膜11に形成していることである。
前述のように、このpn接合ダイオードは順方向で使用
されるものであるから、逆方向特性については不問であ
り、このため、単結晶シリコンに比べて逆方向特性が劣
る多結晶シリコン膜のpn接合ダイオードでも使用する
ことができ、絶縁膜9上に単結晶シリコン膜を形成する
という複雑な製造プロセスを必要とせずに、容易にpn
接合ダイオードを得ることができるのである。
The second point is that the pn junction diode is formed in the polycrystalline silicon film 11.
As described above, since the pn junction diode is used in the forward direction, the reverse characteristic is irrelevant. Therefore, the pn of the polycrystalline silicon film, which is inferior to the single crystal silicon in the reverse characteristic, is used. It can also be used as a junction diode, and can easily be formed by pn without the need for a complicated manufacturing process of forming a single crystal silicon film on the insulating film 9.
It is possible to obtain a junction diode.

【0033】次に、図2に示したpn接合ダイオードを
用いた他の実施例を詳述する。図3はこの発明による電
圧クランプ回路の他の実施例を示す回路図である。ただ
し、高電圧発生回路については、この発明にとって本質
的な部分ではないので、ブロック図で示し、詳細な説明
を省略する。
Next, another embodiment using the pn junction diode shown in FIG. 2 will be described in detail. FIG. 3 is a circuit diagram showing another embodiment of the voltage clamp circuit according to the present invention. However, the high voltage generating circuit is not an essential part of the present invention, and therefore is shown in a block diagram and detailed description thereof is omitted.

【0034】図3に示すように、4個のpn接合ダイオ
ード3を直列に接続し、この直列接続したpn接合ダイ
オード3の一方の端にツェナーダイオード1を直列に、
かつpn接合ダイオード3とは逆向きに接続する。そし
てこの直列接続の他の端と、2番目と3番目とのpn接
合ダイオード3の接続点と、ツェナーダイオード1とp
n接合ダイオード3との接続点とに、それぞれスイッチ
MOSFET5を接続する。これら3個のスイッチMO
SFET5のソース側端子を接地電位に接続し、ツェナ
ーダイオード1を高電圧発生回路の出力に接続してい
る。
As shown in FIG. 3, four pn junction diodes 3 are connected in series, and the Zener diode 1 is connected in series to one end of the pn junction diodes 3 connected in series.
And it is connected in the opposite direction to the pn junction diode 3. Then, the other end of this series connection, the connection point of the second and third pn junction diodes 3 and the Zener diode 1 and p
The switch MOSFET 5 is connected to each connection point with the n-junction diode 3. These three switches MO
The source side terminal of the SFET 5 is connected to the ground potential, and the Zener diode 1 is connected to the output of the high voltage generating circuit.

【0035】3個のスイッチMOSFET5のゲート
は、それぞれ異なる制御信号に接続し、その信号によっ
て、3個のスイッチMOSFET5のうちのどれか1つ
がオンとなるよう制御し、それによってクランプ電圧の
選択を行っている。
The gates of the three switch MOSFETs 5 are respectively connected to different control signals, and the signals are controlled so that any one of the three switch MOSFETs 5 is turned on, thereby selecting the clamp voltage. Is going.

【0036】次に図面により他の実施例を詳述する。図
4はこの発明による電圧クランプ回路の他の実施例を示
す回路図である。ただし、高電圧発生回路については、
この発明にとって本質的な部分ではないので、ブロック
図で示し、詳細な説明を省略する。
Next, another embodiment will be described in detail with reference to the drawings. FIG. 4 is a circuit diagram showing another embodiment of the voltage clamp circuit according to the present invention. However, regarding the high voltage generation circuit,
Since it is not an essential part of the present invention, it is shown in a block diagram and detailed description thereof is omitted.

【0037】図4に示すように、高電圧発生回路の出力
にツェナーダイオード1を接続し、このツェナーダイオ
ード1と接地電位との間にスイッチMOSFET5を接
続する。そして、2個のpn接合ダイオード3と他のス
イッチMOSFET5との直列接続と、4個のpn接合
ダイオード3と他のスイッチMOSFET5との直列接
続とを、それぞれ初めのスイッチMOSFET5に並列
に接続している。
As shown in FIG. 4, the Zener diode 1 is connected to the output of the high voltage generating circuit, and the switch MOSFET 5 is connected between the Zener diode 1 and the ground potential. The two pn junction diodes 3 and another switch MOSFET 5 are connected in series, and the four pn junction diodes 3 and another switch MOSFET 5 are connected in parallel to the first switch MOSFET 5, respectively. There is.

【0038】3個のスイッチMOSFET5のゲート
は、それぞれ異なる制御信号に接続し、その信号によっ
て、3個のスイッチMOSFET5のうちのどれか1つ
がオンとなるよう制御し、それによってクランプ電圧の
選択を行っている。
The gates of the three switch MOSFETs 5 are respectively connected to different control signals, and the signals are controlled so that any one of the three switch MOSFETs 5 is turned on, thereby selecting the clamp voltage. Is going.

【0039】ツェナーダイオード1は逆方向に、またp
n接合ダイオード3は順方向にそれぞれ接続すること
は、図1あるいは図3と同様である。
Zener diode 1 is in the opposite direction, and p
The connection of the n-junction diodes 3 in the forward direction is the same as in FIG. 1 or 3.

【0040】以上のように実施例に基づきこの発明を具
体的に説明したが、この発明は上記の実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々の変
更が可能であることはいうまでもない。
The present invention has been specifically described based on the embodiments as described above, but the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say.

【0041】たとえば、図1あるいは図3あるいは図4
において、電圧クランプ回路を挿入する位置を、正極性
の高電圧と接地電位との間としたが、負極性の高電圧と
正極性の電源電圧との間として、実質的に同じクランプ
電圧を得るようにしたものであってもよい。
For example, FIG. 1, FIG. 3, or FIG.
In the above, the position where the voltage clamp circuit is inserted is between the positive high voltage and the ground potential, but substantially the same clamp voltage is obtained between the negative high voltage and the positive power supply voltage. It may be the one that has been done.

【0042】その場合もツェナーダイオードを逆方向
で、またpn接合ダイオードを順方向で使用すれば、製
造ばらつきの少ない安定なクランプ電圧を得ることがで
きる。
Also in this case, if the Zener diode is used in the reverse direction and the pn junction diode is used in the forward direction, a stable clamp voltage with less manufacturing variation can be obtained.

【0043】[0043]

【発明の効果】以上の説明のように、絶縁膜上の多結晶
シリコン膜に形成したpn接合ダイオードを、電気的に
順方向となるよう電圧クランプ回路に使用することによ
り、製造プロセスの簡便さを保ったままで、製造ばらつ
きの少ない安定な複数のクランプ電圧を有する半導体集
積回路装置を提供することが可能となり、その効果は非
常に大きい。とくにEEPROMなどの半導体集積回路
装置に適用するならば、その効果は甚大である。
As described above, by using the pn junction diode formed in the polycrystalline silicon film on the insulating film in the voltage clamp circuit so as to be electrically forward, the manufacturing process is simplified. It is possible to provide a semiconductor integrated circuit device having a plurality of stable clamp voltages with little manufacturing variation while maintaining the above, and the effect is very large. Especially, when it is applied to a semiconductor integrated circuit device such as an EEPROM, the effect is great.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例における電圧クランプ回路を
示す回路図である。
FIG. 1 is a circuit diagram showing a voltage clamp circuit according to an embodiment of the present invention.

【図2】本発明の一実施例におけるpn接合ダイオード
の構造を示す断面図である。
FIG. 2 is a cross-sectional view showing the structure of a pn junction diode according to an embodiment of the present invention.

【図3】本発明の一実施例における電圧クランプ回路を
示す回路図である。
FIG. 3 is a circuit diagram showing a voltage clamp circuit according to an embodiment of the present invention.

【図4】本発明の一実施例における電圧クランプ回路を
示す回路図である。
FIG. 4 is a circuit diagram showing a voltage clamp circuit according to an embodiment of the present invention.

【図5】従来例における電圧クランプ回路を示す回路図
である。
FIG. 5 is a circuit diagram showing a voltage clamp circuit in a conventional example.

【符号の説明】[Explanation of symbols]

1 ツェナーダイオード 3 pn接合ダイオード 5 スイッチMOSFET 7 半導体基板 9 絶縁膜 11 多結晶シリコン膜 13 中間絶縁膜 15 金属配線膜 1 Zener diode 3 pn junction diode 5 switch MOSFET 7 semiconductor substrate 9 insulating film 11 polycrystalline silicon film 13 intermediate insulating film 15 metal wiring film

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 高電圧発生回路の出力電圧をクランプす
るための電圧クランプ回路として、電気的に逆方向で使
用するツェナーダイオードと、このツェナーダイオード
に直列に接続し、かつ電気的に順方向で使用する、絶縁
膜上の多結晶シリコン膜に形成した複数のpn接合ダイ
オードの直列接続と、制御信号を受けてこれらのpn接
合ダイオードの両端あるいはその相互接続点を電気的に
短絡するMOSFETとを備えることを特徴とする半導
体集積回路装置。
1. A voltage clamp circuit for clamping an output voltage of a high voltage generation circuit, a zener diode electrically used in a reverse direction, and a zener diode connected in series to the zener diode, and electrically connected in a forward direction. Used are a series connection of a plurality of pn junction diodes formed in a polycrystalline silicon film on an insulating film, and a MOSFET which receives a control signal and electrically short-circuits both ends of these pn junction diodes or their interconnection points. A semiconductor integrated circuit device comprising.
【請求項2】 EEPROMの不揮発性記憶素子からな
るメモリセルに対して、電気的に書き込みあるいは消去
を行うための高電圧を発生する内部高電圧発生回路の出
力電圧をクランプするための電圧クランプ回路として、
電気的に逆方向で使用するツェナーダイオードと、この
ツェナーダイオードに直列に接続し、かつ電気的に順方
向で使用する、絶縁膜上の多結晶シリコン膜に形成した
複数のpn接合ダイオードの直列接続と、制御信号を受
けてこれらのpn接合ダイオードの両端あるいはその相
互接続点を電気的に短絡するMOSFETとを備えるこ
とを特徴とする半導体集積回路装置。
2. A voltage clamp circuit for clamping an output voltage of an internal high voltage generating circuit for generating a high voltage for electrically writing or erasing a memory cell composed of a nonvolatile memory element of an EEPROM. As
Series connection of a Zener diode used electrically in the reverse direction and a plurality of pn junction diodes formed in a polycrystalline silicon film on an insulating film, which are connected in series to this Zener diode and used in the forward direction electrically And a MOSFET which receives a control signal and electrically short-circuits both ends of these pn junction diodes or their interconnection points.
【請求項3】 電気的に順方向で使用するダイオードと
して、絶縁膜上の多結晶シリコン膜に形成したpn接合
ダイオードを用いることを特徴とする請求項1あるいは
2に記載の半導体集積回路装置。
3. The semiconductor integrated circuit device according to claim 1, wherein a pn junction diode formed in a polycrystalline silicon film on an insulating film is used as the diode to be electrically used in the forward direction.
JP10181593A 1993-04-06 1993-04-06 Semiconductor integrated circuit device Pending JPH06295591A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10181593A JPH06295591A (en) 1993-04-06 1993-04-06 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10181593A JPH06295591A (en) 1993-04-06 1993-04-06 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JPH06295591A true JPH06295591A (en) 1994-10-21

Family

ID=14310628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10181593A Pending JPH06295591A (en) 1993-04-06 1993-04-06 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JPH06295591A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003525513A (en) * 2000-02-28 2003-08-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Trimming method and system for word line booster to minimize process variation of boosted word line voltage
WO2005027326A1 (en) * 2003-09-10 2005-03-24 Sanken Electric Co., Ltd. Switching element protective circuit
US8409890B2 (en) 2008-10-16 2013-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2015060892A (en) * 2013-09-17 2015-03-30 株式会社メガチップス Esd protection circuit
US9257915B2 (en) 2012-10-05 2016-02-09 Socionext Inc. Bridge rectifier circuit
JP2019036768A (en) * 2017-08-10 2019-03-07 日立オートモティブシステムズ株式会社 Semiconductor device and manufacturing method
JP2019161495A (en) * 2018-03-14 2019-09-19 富士電機株式会社 Semiconductor device and apparatus
CN110797850A (en) * 2018-08-01 2020-02-14 联合汽车电子有限公司 Port voltage protection circuit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003525513A (en) * 2000-02-28 2003-08-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Trimming method and system for word line booster to minimize process variation of boosted word line voltage
WO2005027326A1 (en) * 2003-09-10 2005-03-24 Sanken Electric Co., Ltd. Switching element protective circuit
US8409890B2 (en) 2008-10-16 2013-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9257915B2 (en) 2012-10-05 2016-02-09 Socionext Inc. Bridge rectifier circuit
JP2015060892A (en) * 2013-09-17 2015-03-30 株式会社メガチップス Esd protection circuit
JP2019036768A (en) * 2017-08-10 2019-03-07 日立オートモティブシステムズ株式会社 Semiconductor device and manufacturing method
JP2019161495A (en) * 2018-03-14 2019-09-19 富士電機株式会社 Semiconductor device and apparatus
CN110797850A (en) * 2018-08-01 2020-02-14 联合汽车电子有限公司 Port voltage protection circuit

Similar Documents

Publication Publication Date Title
KR940001251B1 (en) Voltage control circuit
US4399372A (en) Integrated circuit having spare parts activated by a high-to-low adjustable resistance device
US4099069A (en) Circuit producing a common clear signal for erasing selected arrays in a mnos memory system
US4994904A (en) MOSFET having drain voltage detection function
US6639427B2 (en) High-voltage switching device and application to a non-volatile memory
JP2656537B2 (en) Power semiconductor device
JPH06295591A (en) Semiconductor integrated circuit device
US20090058501A1 (en) Semiconductor device
US4825018A (en) Voltage detection circuit
KR940004445B1 (en) Standard voltage generating device
US4864373A (en) Semiconductor circuit device with voltage clamp
JPH1050932A (en) Semiconductor device
JPH0152906B2 (en)
JPH06347337A (en) Temperature detecting circuit
EP0626694B1 (en) Address transition detector circuit and method of driving same
US5841723A (en) Method and apparatus for programming anti-fuses using an isolated well programming circuit
JPH0773207B2 (en) Output circuit
JPS6042630B2 (en) semiconductor equipment
JPH05326890A (en) Output buffer circuit
JP3128813B2 (en) Semiconductor integrated circuit
JP2660715B2 (en) Semiconductor integrated circuit device and lamp lighting method
JPH0722515A (en) Semiconductor integrated circuit
JP2001358300A5 (en)
JPS62160750A (en) Substrate-voltage generating circuit
US5994943A (en) Data output circuits having enhanced ESD resistance and related methods