JPH06292033A - 電源回路 - Google Patents

電源回路

Info

Publication number
JPH06292033A
JPH06292033A JP9664993A JP9664993A JPH06292033A JP H06292033 A JPH06292033 A JP H06292033A JP 9664993 A JP9664993 A JP 9664993A JP 9664993 A JP9664993 A JP 9664993A JP H06292033 A JPH06292033 A JP H06292033A
Authority
JP
Japan
Prior art keywords
voltage
circuit
power supply
output
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9664993A
Other languages
English (en)
Inventor
Shigeru Kashiwagi
茂 柏木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP9664993A priority Critical patent/JPH06292033A/ja
Publication of JPH06292033A publication Critical patent/JPH06292033A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 MOS型FETを使用したチョッパー型電圧
制御回路において、簡単かつ確実に出力電圧の供給を停
止することができる電源回路を提供する。 【構成】 高圧EHTが上昇すると、これに比例してパ
ルスVp及び参照電圧Erfが上昇し、参照電圧Erfが閾
値回路20で定められている閾値を越すと、電圧Eoが
急減し、npnトランジスタ22は遮断状態になる。す
ると、MOS型FET3のソース・ゲート間の順バイア
スがなくなるので、これも遮断状態となり、直流電圧E
b2及び高圧EHTはゼロとなる。閾値回路20は、一度
参照電圧Erfが閾値を割り込むと、電源再投入等のリセ
ット動作を行わない限り、その出力Eoは低下したまま
の状態が維持される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、テレビジョン受像機等
に利用するチョッパー型電圧制御回路を含む電源回路の
改良に係り、特に、機器内に安全性を損なうような異常
状態が生じた時、効果的に出力電圧を遮断することので
きる電源回路に関する。
【0002】
【従来の技術】テレビジョン受像機等の内部で、主直流
電源からの第1の直流電圧をチョッパーレギュレータを
通して、より低い値の第2の直流電圧を生成し、機器内
回路の電源電圧として供給することがある。図5は、そ
の一例を示した回路図である。
【0003】図5において、MOS型FET3のソース
端子に第1の直流電圧Eb1を加えると、良く知られた原
理により、矩形波発生器1から出力される断続用パルス
Vrに応じてMOS型FET3がチョッピング作用を行
い、そのドレイン端子には、図6のように波高値Eb1の
矩形波Vswが生じる。この矩形波Vswは、フライホイー
ルダイオード6,チョークコイル7の働きによって直流
に変換され、平滑コンデンサ8の両端にEb1より低い値
の第2の直流電圧Eb2となって現れる。なお、抵抗4,
5は、MOS型FET3のゲートバイアス抵抗である。
【0004】この直流電圧Eb2は、機器内の回路の必要
な部分に供給されるが、この図5では、テレビジョン受
像機等における高圧発生回路に供給するようにした場合
を一例として揚げている。ここで、符号9は高圧出力ト
ランジスタ,符号10はダンパーダイオード,符号11
は共振コンデンサ,符号12はフライバックトランス,
符号13は高圧整流ダイオードである。このような構成
で、高圧出力トランジスタ9のベースに、励振波形の駆
動パルスVdを加えると、これも良く知られた原理によ
り、そのコレクタに正弦半波のパルスVcを生じ、これ
がフライバックトランス12で昇圧されて高圧パルスV
hvとなり、更に、高圧整流ダイオード13で直流高圧E
HTとなって、ここには図示されない受像管の陽極に加
えられる。
【0005】ここで、前述の直流電圧Eb2は、この高圧
発生回路の電源電圧として、フライバックトランス12
の1次側12aの一端に供給されるから、直流高圧EH
Tの値はほぼ直流電圧Eb2に比例する。この時、MOS
型FET3のドレイン波形Vswは、図6に示すような矩
形波になり、直流電圧Eb2はその平均値となる。従っ
て、この波形VswがハイレベルになっているMOS型F
ET3のオン期間tonと、ゼロレベルになっているオフ
期間toff との比を変えてやれば、直流電圧Eb2の値は
自在に調整することができる。
【0006】実際には、この直流電圧Eb2の電圧値の調
整は、矩形波発生器1を調整して、その断続用パルスV
rのデューティサイクルを変える事で行われる。即ち、
手動で矩形波発生器1の内部の定数の一部を変えるか、
あるいは外部よりの制御電圧Vctを加えて、断続用パル
スVr及びドレイン波形Vswのデューティサイクルを変
更し、結果として、直流電圧Eb2及び直流高圧EHTの
値を変えれば良い。勿論、この制御電圧Vctを高圧EH
Tの変動に応じて、その変化を相殺するような方向に電
圧Eb2を動かすように構成し、高圧値の安定化の動作を
させることも可能である。
【0007】
【発明が解決しようとする課題】この図5に示す回路に
おいて、もし、何らかの原因により矩形波発生器1から
の断続用パルスVrが途絶えた場合、MOS型FET3
は常時導通状態になってしまうので、そのドレイン電圧
は、図6のEb2からEb1に上昇してしまう。これは、そ
のまま同じ割合で高圧EHTが上昇してしまうことを意
味し、回路の安全性上、あるいは受像管のX線放射の点
で問題である。
【0008】このチョッパ型レギュレータにおけるMO
S型FETのゲートのバイアスの方法としては、図7の
ような回路も考えられる。ここで、符号14はクランプ
ダイオード、符号15は放電抵抗を示す。このようにす
ると、MOS型FET3のゲート電圧Vgは図8のよう
になり、印加される断続用パルスVrのハイレベル部
分、即ちMOS型FET3のオフ期間toff に相当する
部分が電圧Eb1にクランプされる。すると、オン期間で
あるtonでは、ソースよりゲートが負になるので、この
部分でMOS型FET3が導通し、チョッパ作用を行
う。
【0009】この図7の場合は、万一断続用パルスVr
が無くなった場合には、MOS型FET3のゲート電圧
は、Eb1即ちソース電圧と等しくなる。その結果、ソー
ス・ドレイン間は遮断状態になり、ドレイン電圧はゼロ
になるので、前述したように断続用パルスVrの消滅に
より、高圧が上昇してしまうような不都合はない。しか
し、一方図7に示す回路では、電源投入時にEb2がゼロ
のところからスタートするので、もし矩形波発生器1の
動作が電圧Eb2の有無に関係するのであると、回路全体
が動作開始をしない恐れがある。特に、ここには図示し
ないが、フライバックトランスの3次巻線で、小パルス
を作って整流、平滑して得た低電圧直流を機器内各部の
回路の動作電源として使用する場合が多く、このような
構成では、電源投入時は矩形波発生器1が動作しないの
で問題になる。
【0010】また、この他にもテレビジョン回路に応用
する場合には、もし水平あるいは垂直偏向が停止した場
合、高圧が正常のままであると受像管のごく一部に電子
ビームが集中し、蛍光面を焼いてしまう恐れがある。そ
こで、このような場合は、水平あるいは垂直の偏向の停
止を検出して、速やかに高圧の発生を停止しなければな
らない。また、特に、矩形波発生器1は、水平偏向に起
因するパルスを基にして動作することが多いので、水平
偏向が停止すると前述したように更に高圧が上昇するこ
ともあり、受像管の保護の点で望ましくない。
【0011】また、フライバックトランス12の巻線の
一部が短絡事故を起こすと、発火の恐れがある。そこ
で、この短絡事故の際には、Eb1あるいはEb2からフラ
イバックトランス1次側12aに流れ込む電流が急増す
るのを検知して、このチョッパー型電圧制御回路が自己
復帰しない遮断状態にする必要がある。これらのことか
ら、必要なときに簡単に出力を遮断でき、かつ正常時に
は確実にチョッパー動作が行えるようなMOS型FET
のチョッパー型電圧制御回路が必要であった。本発明は
これらの課題を良好に解決する電源回路を提供するもの
である。
【0012】
【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、 (1) 第1の直流電圧を、MOS型FETのゲートに断続
用パルスを印加してチョッピングすることによって、第
2の直流電圧に変換するチョッパー型電圧制御回路と、
前記MOS型FETのゲートに順方向直流バイアスを与
えるためのバイアス抵抗に直列に接続されたスイッチ素
子と、機器内の異常を検出すると、前記スイッチ素子を
遮断し、そのまま検出後の状態を保持する検出回路とか
ら構成されることを特徴とする電源回路を提供し、 (2) 前記検出回路は、テレビジョン機器内で前記第2の
直流電圧を電源電圧として動作する高圧発生回路の高圧
出力電圧の異常を検出することを特徴とする(1)記載の
電源回路を提供し、 (3) 前記検出回路は、テレビジョン機器内の水平または
垂直の偏向動作に関連する水平または垂直周期のパルス
が停止したことを検出することを特徴とする(1)記載の
電源回路。 (4) 前記検出回路は、前記チョッパー型電圧制御回路に
流れる電流の異常増大を検出することを特徴とする(1)
記載の電源回路を提供するものである。
【0013】
【実施例】以下、本発明の電源回路について、添付図面
を参照して説明する。図1は本発明の一実施例を示す回
路図である。なお、従来回路を示した図5と同一部分に
は同一符号を付し、その詳細な説明は省略する。
【0014】図1において、符号16は、矩形波Vosc
を出力する発振回路、また、符号17は、出力トランジ
スタ9のスイッチング作用を行わせるための励振波形V
dを生成する励振回路である。なお、この発振回路16
による矩形波Vosc の周期は水平偏向周期に一致させる
ことが多く、その場合にはこの矩形波Vosc は図示しな
い水平偏向回路にも導かれ、同様に水平出力回路のスイ
ッチング作用を行わせることも可能である。
【0015】また、図1において、フライバックトラン
ス12に新たに3次巻線12c(検出回路)を設け、高
圧パルスVhvにほぼ比例する小パルスVpを得ている。
この小パルスVpは整流ダイオード(検出回路)18で
整流され、コンデンサ(検出回路)19の両端に参照電
圧Erfを生じ、これはほぼ高圧EHTの値に比例して動
くことになる。更に、符号20は閾値回路(検出回路)
であり、参照電圧Erfがある閾値を越えるとその出力電
圧Eoが急減する。この電圧Eoは、抵抗(検出回路)
21を通してnpnトランジスタ(スイッチ素子)22
のベースに加えられているので、参照電圧Erfが閾値を
越えない間は、電圧Eoが高く、トランジスタ22のコ
レクタ・エミッタ間が導通状態になっているが、参照電
圧Erfが閾値を越えて出力電圧Eoが急減すると、その
コレクタ・エミッタ間は遮断状態になるように設定され
ている。
【0016】従って、通常動作時においては、抵抗5の
一端は接地されたのと同じ状態であって、従来回路と同
様にMOS型FET3がチョッパー動作を行って直流電
圧Eb2を生じ、更に高圧EHTも正常に出力される。と
ころが、もし励振波形Vdの周波数が異常に低下したな
どの原因で、高圧パルスVhvの波高値が上昇し、高圧E
HTが規定値以上になってしまうことがある。すると、
受像管からのX線の放射が問題になってくるので、この
ような場合は、この高圧の上昇を検知して確実に高圧を
遮断しなければならない。
【0017】図1において、もし高圧EHTが上昇する
と、これに比例して小パルスVp、参照電圧Erfが上昇
し、これが閾値回路20で定められている閾値を越す
と、電圧Eoが急減し、npnトランジスタ22は遮断
状態になる。すると、MOS型FET3のソース・ゲー
ト間の順バイアスがなくなるので、MOS型FET3も
遮断状態となり、直流電圧Eb2及び高圧EHTはゼロと
なる。閾値回路20は、一度参照電圧Erfが閾値を割り
込むと、電源再投入等のリセット動作を行わない限り、
その出力Eoは低下したままなのである。従って、一旦
異常を検出して高圧EHTを遮断すれば、そのままの状
態が維持される。
【0018】図2にこの閾値回路20の具体的な回路例
を示す。図2において、符号23はコンパレータ(検出
回路)、符号24は反転回路(検出回路)、符号25は
ダイオード(検出回路)である。ここで、コンパレータ
23の非反転入力に加えられた参照電圧Erfが、反転入
力に加えられた基準電圧Esを越えると、その出力電圧
Eo1が上昇し、同時に、反転回路24を経た出力電圧E
oが低下する。電圧Eo1の上昇は、ダイオード25を導
通させ、これによって、更に一層非反転入力の電圧値が
上昇するから、一旦参照電圧Erfが基準電圧Esを越え
ると、反転回路24の出力Eoは低下した状態を維持す
る。
【0019】ところで、図1及び図2にでは、高圧EH
Tの異常上昇が起きた場合、直流電圧Eb2を低下させる
ことによって、高圧を遮断する例を示した。しかし、本
発明はこの高圧の異常上昇の対策以外にも応用が可能で
ある。例えば、テレビジョン等受像管を使用した機器に
おいて、もし偏向動作が停止した場合、高圧EHTが存
在し続けると受像管受像面のごく一部に電子ビームが集
中し、蛍光体を焼損してしまうが、これを防止すること
も可能である。
【0020】図3は閾値回路20の別の例を示したもの
である。即ち、ここで、符号26はコンパレータ(検出
回路)、符号27,28,29はダイオード(検出回
路)、符号30は平滑コンデンサ(検出回路)、符号3
1は反転回路(検出回路)である。図2の場合と異なっ
て、ここでのコンパレータ26の入力は、反転入力側に
参照電圧Erfを、非反転入力側に基準電圧Esを接続し
ている。その結果、出力は参照電圧Erfが基準電圧Es
を越えたとき低下するので、コンパレータ26の出力E
oは、図2のコンパレータ23の場合と逆、即ち常時コ
ンパレータ26の電源電圧付近の高い電圧であって、高
圧EHTの異常上昇時にゼロ付近に急減する。従って、
この出力Eoは、そのまま抵抗21を通してトランジス
タ22のベースに加え、目的の動作を達成することがで
きる。
【0021】更に、この出力電圧Eoは、ダイオード2
7を通して発振出力の矩形波Voscに接続され、また、
この矩形波Vosc はダイオード28とコンデンサ30と
で整流平滑され、そのpp値に相当する直流電圧Eosc
を作る。そして、この直流電圧Eosc は、反転回路31
とダイオード29を通してコンパレータ26の反転入力
端子に加えられる。このようにすると、まず高圧EHT
の上昇に伴って参照電圧Erfが基準電圧Esより上昇す
るとEoが急減し、これによってトランジスタ22が導
通状態から遮断状態になるのは、図2と同じである。一
方、Eoが急減すると、ダイオード27が遮断状態から
導通状態に変わり、水平発振出力Vosc を短絡してしま
う。従って、図1において、励振回路17に加わる矩形
波が消滅し、当然遮断動作を行うことになる。
【0022】また、発振出力の矩形波Vosc は、通常状
態ではダイオード28とコンデンサ30によって整流さ
れてEosc となるが、これを反転回路31を通したその
出力はローレベルになっている。従って、このときダイ
オード29は遮断状態で回路には何ら影響は及ぼさな
い。ところが、前述のように高圧EHTが規定値以上に
上昇して電圧Eoが急減し、結果としてVosc ,Eosc
が無くなると、反転回路31の出力は、ハイレベルにな
る。すると、ダイオード29が導通し、コンパレータ2
6の反転入力の電圧を強制的に引き上げることになり、
一旦この動作が起きると高圧EHTがまた再度低下して
も、参照電圧Erfはハイレベルに保持される。
【0023】上述のように、矩形波Vosc の低下が、高
圧遮断動作を引き起こすので、先に説明したように、こ
の発振出力の矩形波を水平偏向回路の励振として共有し
ているような場合、事故によって発振回路16が停止し
て水平偏向動作が行われず、受像管の電子ビームが集中
してしまうようなときでも、高圧EHTが無くなるの
で、蛍光面の焼損が防止できる。この場合、水平偏向の
停止の際の対応について説明したが、垂直偏向停止の際
のビーム集中対策についても本発明を応用することがで
きる。即ち、図3の発振回路16のイネーブル端子a
に、常時ハイレベルで、垂直偏向動作停止の際はローレ
ベルになるような、垂直偏向検知信号Vdfを加えるよう
にすれば良い。垂直偏向動作停止と共に、水平発振波形
Vosc がゼロになるので、前述した一連の動作により、
高圧発生が停止する。勿論、このイネーブル端子aに水
平偏向動作の停止と共に、ローレベルになるような信号
を加えても良い。
【0024】また、フライバックトランス12の負荷の
短絡事故や、巻線のレヤーショート事故等の際、発煙発
火の問題を起こすことがある。従って、このような場合
も速やかに高圧を遮断して安全を図らねばならない。こ
のような時は、1次巻線12aに流れ込む直流電流Ib2
が急増するので、これを検知して高圧発生を停止してや
れば良い。
【0025】図4にこの電流Ib2を検知する回路の一例
を示す。ここで符号32は電流検知抵抗(検出回路)、
符号33は電流検知用pnpトランジスタ(スイッチ素
子)、符号34はそのコレクタ抵抗(検出回路)であ
り、この電流検知抵抗32を直流電流Ib2が流れる結線
の途中に挿入してやれば良い。このようにすると、抵抗
32の両端には、図に示す極性で直流電流Ib2に比例し
た電圧ER が生じる。電流Ib2が増加して、この電圧E
R がpnpトランジスタ33のベース・エミッタ間の順
電圧Vbe(約0.6V)を越えると、そのコレクタ電流
Ic1がコレクタ抵抗34を通して流れる。
【0026】この抵抗34の一端は、図3で説明したコ
ンパレータ26の反転端子の方に参照電圧Erfと共に加
えられているので、もし電流Ib2が増加して電圧ER が
Vbeを越えると、電流Ic1によって、この反転端子の電
圧が強制的に上昇させられる。従って、このときの参照
電圧Erf(高圧EHT)の値にかかわらず、コンパレー
タ26の出力電圧Eoの値が急減し、前述のような動作
でMOS型FET3を遮断、電圧Eb2が無くなって高圧
EHTの発生も停止する。そして、これも前述したよう
に、一旦電圧が低下して、ダイオード29が導通する
と、この状態の保持作用が働くので、MOS型FET3
の遮断によって電流Ib2が途絶えても、また高圧EHT
の発生が自動的に復活することはない。
【0027】また、上記の説明では、電流Ib2の増加で
フライバックトランス回路の短絡事故の有無を検出して
いるが、これは勿論MOS型FET3の入力側の電流I
b1についても同じ傾向で増加するので、同じ方法で検出
しても同様に高圧遮断動作が行われる。
【0028】
【発明の効果】以上詳細に説明したように、本発明の電
源回路は、MOS型FETを使用したチョッパー型電圧
制御回路において、簡単かつ確実に出力電圧の供給を停
止することができ、高圧の異常上昇、偏向動作の停止、
及びフライバックトランス1次電流の増加等に対応して
速やかに回路動作を停止させ、そのままの状態を保持す
るので、回路各部の素子が損なわれることがなく、安全
性を確保するという実用上極めて優れた効果がある。
【図面の簡単な説明】
【図1】本発明の電源回路の一実施例を示す回路図であ
る。
【図2】図1に示す閾値回路の具体的な回路例である。
【図3】図1に示す閾値回路の別の具体的な回路例であ
る。
【図4】図1に示す電流Ib2を検知する回路の一例を示
す図である。
【図5】従来の回路の一例を示す回路図である。
【図6】従来の回路の動作を説明するための波形図であ
る。
【図7】従来の回路の他の例を示す回路図である。
【図8】従来の回路の動作を説明するための波形図であ
る。
【符号の説明】
1 矩形波発生器(チョッパー型電圧制御回路) 3 MOS型FET(チョッパー型電圧制御回路) 4 バイアス抵抗(チョッパー型電圧制御回路) 5 バイアス抵抗(チョッパー型電圧制御回路) 6 フライホイールダイオード(チョッパー型電圧制御
回路) 7 チョークコイル(チョッパー型電圧制御回路) 8 平滑コンデンサ(チョッパー型電圧制御回路) 9 高圧出力トランジスタ 10 ダンパーダイオード 12 フライバックトランス 12c 3次巻線(検出回路) 18 整流ダイオード(検出回路) 19 コンデンサ(検出回路) 20 閾値回路(検出回路) 22 npnトランジスタ(スイッチ素子) 23,26 コンパレータ(検出回路) 24,31 反転回路(検出回路) 25,27〜29 ダイオード(検出回路) 30 平滑コンデンサ(検出回路) 32 電流検知抵抗(検出回路) 33 pnpトランジスタ(スイッチ素子) 34 コレクタ抵抗(検出回路) Eb1 第1の直流電圧 Eb2 第2の直流電圧 Ib2 フライバックトランス2次側直流電流(チョッパ
ー型電圧制御回路に流れる電流) Vr 断続用パルス
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成5年11月4日
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】図1
【補正方法】変更
【補正内容】
【図1】
【手続補正2】
【補正対象書類名】図面
【補正対象項目名】図3
【補正方法】変更
【補正内容】
【図3】

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】第1の直流電圧を、MOS型FETのゲー
    トに断続用パルスを印加してチョッピングすることによ
    って、第2の直流電圧に変換するチョッパー型電圧制御
    回路と、 前記MOS型FETのゲートに順方向直流バイアスを与
    えるためのバイアス抵抗に、直列に接続されたスイッチ
    素子と、 機器内の異常を検出すると、前記スイッチ素子を遮断
    し、そのまま検出後の状態を保持する検出回路とから構
    成されることを特徴とする電源回路。
  2. 【請求項2】前記検出回路は、テレビジョン機器内で前
    記第2の直流電圧を電源電圧として動作する高圧発生回
    路の高圧出力電圧の異常を検出することを特徴とする請
    求項1記載の電源回路。
  3. 【請求項3】前記検出回路は、テレビジョン機器内の水
    平または垂直の偏向動作に関連する水平または垂直周期
    のパルスが停止したことを検出することを特徴とする請
    求項1記載の電源回路。
  4. 【請求項4】前記検出回路は、前記チョッパー型電圧制
    御回路に流れる電流の異常増大を検出することを特徴と
    する請求項1記載の電源回路。
JP9664993A 1993-03-31 1993-03-31 電源回路 Pending JPH06292033A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9664993A JPH06292033A (ja) 1993-03-31 1993-03-31 電源回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9664993A JPH06292033A (ja) 1993-03-31 1993-03-31 電源回路

Publications (1)

Publication Number Publication Date
JPH06292033A true JPH06292033A (ja) 1994-10-18

Family

ID=14170682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9664993A Pending JPH06292033A (ja) 1993-03-31 1993-03-31 電源回路

Country Status (1)

Country Link
JP (1) JPH06292033A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005318223A (ja) * 2004-04-28 2005-11-10 Matsushita Electric Ind Co Ltd 高圧発生回路
JP2010057327A (ja) * 2008-08-29 2010-03-11 Brother Ind Ltd 電源装置および当該装置を備えた画像形成装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005318223A (ja) * 2004-04-28 2005-11-10 Matsushita Electric Ind Co Ltd 高圧発生回路
JP2010057327A (ja) * 2008-08-29 2010-03-11 Brother Ind Ltd 電源装置および当該装置を備えた画像形成装置
JP4548532B2 (ja) * 2008-08-29 2010-09-22 ブラザー工業株式会社 電源装置および当該装置を備えた画像形成装置

Similar Documents

Publication Publication Date Title
JP3784838B2 (ja) スイッチ電源
US6657877B2 (en) Power supply circuit
EP0435628B1 (en) Inverter device
JP3880071B2 (ja) 電源
NZ206434A (en) Shutdown circuit for switching power supply
US4234829A (en) High voltage disabling circuit for a television receiver
US4258309A (en) Switching type power supply circuit
JPH06292033A (ja) 電源回路
KR100254639B1 (ko) 전원 및 수평 편향 시스템
EP0520141B1 (en) High voltage shutdown circuit
JP7182859B2 (ja) 電源装置および記録装置
JPH0785648B2 (ja) スイッチングレギュレータ電源回路
US6826060B2 (en) Power supply apparatus
KR0136032B1 (ko) 과전압시 수평출력트랜지스터 보호장치
KR0173686B1 (ko) 텔레비젼 수상기용 전원 및 편향 시스템
JP2889372B2 (ja) 安定化電源回路
JPS5924217Y2 (ja) X線保護装置
KR0121874Y1 (ko) 과전압 보호 회로
JPH0739349Y2 (ja) 自励型コンバータの過電圧保護回路
JP4167311B2 (ja) 複合出力スイッチング電源装置
KR100208394B1 (ko) 전원 공급 장치의 보호 회로
JPS5828946B2 (ja) デンゲンデンアツキヨウキユウソウチ
KR100374583B1 (ko) 텔레비전의고압상승억제보호장치
JPS58159067A (ja) 電源装置
KR100330638B1 (ko) 스위칭전원장치