JPH06291509A - High frequency filter - Google Patents

High frequency filter

Info

Publication number
JPH06291509A
JPH06291509A JP9881393A JP9881393A JPH06291509A JP H06291509 A JPH06291509 A JP H06291509A JP 9881393 A JP9881393 A JP 9881393A JP 9881393 A JP9881393 A JP 9881393A JP H06291509 A JPH06291509 A JP H06291509A
Authority
JP
Japan
Prior art keywords
coupling capacitance
conductor layers
dielectric
conductor layer
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9881393A
Other languages
Japanese (ja)
Inventor
Tatsuya Imaizumi
達也 今泉
Kenji Yoshimori
健二 吉森
Masao Igarashi
雅夫 五十嵐
Mitsuyoshi Ito
光由 伊藤
Satoshi Kazama
智 風間
Makoto Inoue
真 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP9881393A priority Critical patent/JPH06291509A/en
Publication of JPH06291509A publication Critical patent/JPH06291509A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To suppress the stray capacitance in a band pass filter containing a TEM mode dielectric resonator. CONSTITUTION:In a band pass filter constituted by coupling a first and a second dielectric resonators 1, 2 by a capacitance, a mutual coupling capacitance and an input and output coupling capacitance are constituted of a multi-layer substrate 3. A mutual interval of ground conductor layers 24, 64 and electrode conductor layers 43a, 47a is set so as to be larger than a mutual interval of the electrode conductor layers 43a, 47a for obtaining the mutual coupling capacitance.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、TEMモード誘電体共
振器を使用した高周波フィルタに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high frequency filter using a TEM mode dielectric resonator.

【0002】[0002]

【従来の技術】基板上に第1及び第2の誘電体共振器を
配置し、入力端子と第1の誘電体共振器との間に入力結
合キャパシタンスを設け、出力端子と第2の誘電体共振
器との間に出力結合キャパシタンスを設け、第1及び第
2の誘電体共振器の相互間に相互結合用キャパシタンス
を設けた構成のフィルタは公知である。また、本件特許
出願人は、入力結合キャパシタンス、出力結合キャパシ
タンス及び相互結合キャパシタンスを多層基板で構成す
ることを試みた。
2. Description of the Related Art First and second dielectric resonators are arranged on a substrate, an input coupling capacitance is provided between an input terminal and the first dielectric resonator, and an output terminal and a second dielectric resonator are provided. A filter having a configuration in which an output coupling capacitance is provided between the resonator and a mutual coupling capacitance is provided between the first and second dielectric resonators is known. In addition, the applicant of the present patent has attempted to construct the input coupling capacitance, the output coupling capacitance and the mutual coupling capacitance with a multi-layer substrate.

【0003】[0003]

【発明が解決しようとする課題】ところで、多層基板上
に複数個の誘電体共振器を配置する場合には、多層基板
の両主面にグランド導体層を設けることが必要になる。
この結果、多層基板の内部のキャパシタンスの電極導体
層と多層基板の両主面のグランド導体層との相互間にス
トレーキャパシタンスが生じる。このストレーキャパシ
タンスが大きくなると、ここで損失が発生し、通過帯域
の両側における減衰特性が劣化する。
By the way, in the case of disposing a plurality of dielectric resonators on a multilayer substrate, it is necessary to provide a ground conductor layer on both main surfaces of the multilayer substrate.
As a result, a stray capacitance is generated between the electrode conductor layer having the capacitance inside the multilayer substrate and the ground conductor layers on both main surfaces of the multilayer substrate. When this stray capacitance becomes large, a loss occurs here, and the attenuation characteristics on both sides of the pass band deteriorate.

【0004】そこで、本発明の目的は、多層基板を使用
するにも拘らずストレーキャパシタンスが小さい高周波
フィルタを提供することにある。
Therefore, an object of the present invention is to provide a high frequency filter having a small stray capacitance in spite of using a multilayer substrate.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するため
の本発明は、共振孔を有する柱状誘電体と前記共振孔に
設けられた内導体と前記誘電体の外周面に設けられた外
導体とを夫々有している少なくとも第1及び第2の誘電
体共振器と、前記第1及び第2の誘電体共振器を一方の
主面で支持するように形成され且つ前記第1及び第2の
誘電体共振器の相互間に接続された相互結合キャパシタ
ンスを内部に含んでいる多層基板とを備えた高周波フィ
ルタであり、前記相互結合キャパシタンスを得るための
対の電極導体層は前記多層基板の厚み方向の異なる位置
に埋設され、前記多層基板の前記一方の主面にグランド
導体層と前記第1及び第2の誘電体共振器の前記内導体
を接続するための第1及び第2の接続導体層が設けら
れ、前記多層基板の前記他方の主面にグランド導体層が
設けられ、前記対の電極導体層の一方と前記一方の主面
との間隔及び前記対の電極導体層の他方と前記他方の主
面との間隔のいずれか一方又は両方が前記対の電極導体
層の相互間隔よりも大きく設定されていることを特徴と
する高周波フィルタに係わるものである。なお、請求項
2に示すように多層基板に入力結合キャパシタンス及び
出力結合キャパシタンスを設けることが望ましい。
In order to achieve the above object, the present invention provides a columnar dielectric having a resonance hole, an inner conductor provided in the resonance hole, and an outer conductor provided on the outer peripheral surface of the dielectric. And at least first and second dielectric resonators, respectively, and the first and second dielectric resonators formed so as to support the first and second dielectric resonators on one main surface. And a multi-layer substrate internally containing a mutual coupling capacitance connected between the dielectric resonators, wherein a pair of electrode conductor layers for obtaining the mutual coupling capacitance is First and second connections embedded in different positions in the thickness direction and for connecting the ground conductor layer and the inner conductors of the first and second dielectric resonators to the one main surface of the multilayer substrate. A conductor layer is provided, A ground conductor layer is provided on the other main surface, and one of the distance between one of the pair of electrode conductor layers and the one main surface and the distance between the other of the pair of electrode conductor layers and the other main surface. The present invention relates to a high frequency filter, wherein one or both of them is set to be larger than the mutual distance between the pair of electrode conductor layers. In addition, it is desirable to provide an input coupling capacitance and an output coupling capacitance on the multilayer substrate as described in claim 2.

【0006】[0006]

【発明の作用及び効果】本発明によれば、相互結合キャ
パシタンスの一方及び他方の電極導体層と多層基板の一
方及び他方の主面との相互間隔のいずれか一方又は両方
を相互結合キャパシタンスの一方及び他方の電極導体層
の相互間隔よりも大きく設定したので、相互結合キャパ
シタンスの電極導体層とグランド導体層との間のストレ
ーキャパシタンスが小さくなり、ここでの損失も小さく
なり、フィルタの周波数特性が良くなる。即ち、通過帯
域の両側における減衰特性が良くなる。
According to the present invention, either one or both of the mutual spacing between the electrode conductor layer on one side and the other side of the mutual coupling capacitance and the main surface on the one side and the other side of the multi-layered substrate are set to one side of the mutual coupling capacitance. Since it is set to be larger than the mutual spacing of the other electrode conductor layer, the stray capacitance between the electrode conductor layer and the ground conductor layer of the mutual coupling capacitance becomes small, the loss here also becomes small, and the frequency characteristic of the filter becomes small. Get better. That is, the attenuation characteristics on both sides of the pass band are improved.

【0007】[0007]

【実施例】次に、図1〜図11を参照して本発明の実施
例に係わるTEMモード誘電体共振器を使用した高周波
バンドパスフィルタを説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, a high frequency bandpass filter using a TEM mode dielectric resonator according to an embodiment of the present invention will be described with reference to FIGS.

【0008】このバンドパスフィルタは図1に示すよう
に第1及び第2の誘電体共振器1、2と、キャパシタン
ス(コンデンサ)のための導体層及びグランド導体層等
を有する多層基板3との組み合わせによって構成されて
いる。第1及び第2の誘電体共振器1、2は、図1〜図
3から明らかなように比誘電率が例えば約88の柱状又
は円筒状磁器から成る第1及び第2の誘電体4、5と、
第1及び第2の共振孔6、7内に設けられた第1及び第
2の内導体8、9と、誘電体4、5の外周面10、11
に設けられた外導体12、13とから成る。なお、第1
及び第2の内導体8、9に連続的に第1及び第2の接続
導体14、15が設けられている。これ等の第1及び第
2の接続導体14、15は誘電体4、5の一方の端面を
通って外周面10、11まで延在している。また、第1
及び第2の誘電体4、5の他方の端面上には第1及び第
2の内導体8、9を第1及び第2の外導体12、13に
接続するための第1及び第2の短絡導体16、17が設
けられている。第1及び第2の誘電体共振器1、2は実
質的に同一に構成されているので、図2に第1の誘電体
共振器1のみを詳しく示し、第2の誘電体共振器2の詳
しい図示は省略する。なお、内導体8、9と、外導体1
2、13と、接続導体14、15と、短絡導体16、1
7は夫々銀ペーストを塗布して焼き付けた導電体膜から
成る。なお、各導体を銅メッキ等で形成することもでき
る。
As shown in FIG. 1, this bandpass filter includes first and second dielectric resonators 1 and 2 and a multilayer substrate 3 having a conductor layer for capacitance (capacitor) and a ground conductor layer. It is composed of a combination. As is clear from FIGS. 1 to 3, the first and second dielectric resonators 1 and 2 are composed of columnar or cylindrical porcelain having a relative permittivity of, for example, about 88. 5 and
First and second inner conductors 8 and 9 provided in the first and second resonance holes 6 and 7, and outer peripheral surfaces 10 and 11 of the dielectrics 4 and 5.
And outer conductors 12 and 13 provided on the. The first
The first and second connection conductors 14 and 15 are continuously provided on the first and second inner conductors 8 and 9. These first and second connection conductors 14 and 15 extend to the outer peripheral surfaces 10 and 11 through one end surfaces of the dielectric bodies 4 and 5. Also, the first
And the first and second inner conductors 8 and 9 for connecting the first and second inner conductors 8 and 9 to the first and second outer conductors 12 and 13 on the other end surfaces of the second and fourth dielectrics 4 and 5, respectively. Short-circuit conductors 16 and 17 are provided. Since the first and second dielectric resonators 1 and 2 are configured substantially the same, only the first dielectric resonator 1 is shown in detail in FIG. Detailed illustration is omitted. The inner conductors 8 and 9 and the outer conductor 1
2, 13, the connecting conductors 14, 15 and the short-circuit conductors 16, 1
Reference numeral 7 is composed of a conductive film which is coated with silver paste and baked. Note that each conductor may be formed by copper plating or the like.

【0009】このバンドパスフィルタを得るために同軸
型TEMモード誘電体共振器1、2には、図4のように
入力結合キャパシタンスCa と出力結合キャパシタンス
Cbと相互結合キャパシタンスCc とが接続される。ま
た、第1及び第2のストレーキャパシタンスC1 、C2
が生じる。入力結合キャパシタンスCa は信号入力端子
T1 と第1の共振器1の一端との間に接続され、出力結
合キャパシタンスCbは第2の共振器2の一端と出力端
子T2 との間に接続され、相互結合キャパシタンスCc
は第1及び第2の共振器1、2の一端の相互間に接続さ
れる。第1及び第2のストレーキャパシタンスC1 、C
2 は第1及び第2の共振器1、2の一端とグランドとの
間に生じる。第1及び第2の共振器1、2の他端即ち外
導体12、13はグランドに接続されている。
In order to obtain this bandpass filter, an input coupling capacitance Ca, an output coupling capacitance Cb and a mutual coupling capacitance Cc are connected to the coaxial TEM mode dielectric resonators 1 and 2 as shown in FIG. Also, the first and second stray capacitances C1 and C2
Occurs. The input coupling capacitance Ca is connected between the signal input terminal T1 and one end of the first resonator 1, and the output coupling capacitance Cb is connected between one end of the second resonator 2 and the output terminal T2. Coupling capacitance Cc
Are connected between one ends of the first and second resonators 1 and 2. First and second stray capacitances C1, C
2 occurs between one end of the first and second resonators 1 and 2 and the ground. The other ends of the first and second resonators 1 and 2, that is, the outer conductors 12 and 13 are connected to the ground.

【0010】多層基板3は、図1及び図3で鎖線で区分
して示すように同一の比誘電率の同一材料からなる第
1、第2、第3、第4及び第5の誘電体層18、19、
20、21、22と各種の導体層とを有する。多層基板
3は第1〜第5の誘電体層18〜22を得るための同一
厚さのグリーンシート(未焼成磁器シート)に導電性ペ
ーストを所定パターンに夫々塗布して積層し、焼成した
ものであり、焼成後においては第1〜第5の誘電体層1
8〜22は一体化されているが、ここでは説明の都合上
区分されている。
The multi-layer substrate 3 includes first, second, third, fourth and fifth dielectric layers made of the same material having the same relative permittivity as shown by a dashed line in FIGS. 18, 19,
It has 20, 21, 22 and various conductor layers. The multilayer substrate 3 is obtained by applying a conductive paste in a predetermined pattern on a green sheet (unfired porcelain sheet) having the same thickness to obtain the first to fifth dielectric layers 18 to 22, and laminating and firing. And the first to fifth dielectric layers 1 after firing
Although 8 to 22 are integrated, they are divided here for convenience of description.

【0011】多層基板3の平坦な表面23即ち第1の誘
電体層18の表面には図5に示すようにグランド導体層
24と第1及び第2の接続導体層25、26とが設けら
れている。グランド導体層24は第1及び第2の共振器
1、2の外導体12、13に対応する部分を有し、ここ
には図3に示すように半田27によって第1及び第2の
共振器1、2の外導体12、13が夫々固着されてい
る。第1及び第2の接続導体層25、26は第1及び第
2の共振器1、2の第1及び第2の接続導体14、15
に対応するように配置され、第1及び第2の接続導体1
4、15が半田(図示せず)で夫々固着されている。第
1の誘電体層18には4箇所にヴィア(Via)ホール
が表面から裏面に至るように設けられ、ここには導体2
7、28、29、30が充填されている。
As shown in FIG. 5, a ground conductor layer 24 and first and second connecting conductor layers 25 and 26 are provided on the flat surface 23 of the multilayer substrate 3, that is, the surface of the first dielectric layer 18. ing. The ground conductor layer 24 has a portion corresponding to the outer conductors 12 and 13 of the first and second resonators 1 and 2, and here, as shown in FIG. The outer conductors 12 and 13 of 1 and 2 are respectively fixed. The first and second connection conductor layers 25 and 26 are the first and second connection conductors 14 and 15 of the first and second resonators 1 and 2.
Corresponding to the first and second connection conductors 1
Nos. 4 and 15 are fixed by solder (not shown). Via holes are provided at four locations on the first dielectric layer 18 so as to extend from the front surface to the back surface.
7, 28, 29, 30 are filled.

【0012】第2の誘電体層22はストレーキャパシタ
ンスC1 、C2 を小さくすることを目的として設けたも
のであり、この表面には図5のヴィアホール導体27、
28、29、30に接続される4つの接続導体層31、
32、33、34が設けられている。各接続導体層3
1、32、33、34は導体35、36、37、38が
充填されたヴィアホールを夫々有する。
The second dielectric layer 22 is provided for the purpose of reducing the stray capacitances C1 and C2, and the surface thereof has the via-hole conductor 27 of FIG.
Four connection conductor layers 31, which are connected to 28, 29, 30
32, 33, 34 are provided. Each connection conductor layer 3
1, 32, 33 and 34 have via holes filled with conductors 35, 36, 37 and 38, respectively.

【0013】第3の誘電体層20には図7に示すように
グランド接続用導体層39、40及びキャパシタンス用
導体層41、42、43a、43bが設けられている。
グランド接続用導体層39、40は図6の第2の誘電体
層19のヴィアホール導体35、36に接続されるよう
に配設され、これ等にも導体44、45が充填されたヴ
ィアホールが設けられている。入出力キャパシタンス用
導体層41、42は図6の第2の誘電体層19のヴィア
ホール導体37、38に接続されるように配設されてい
る。一対の入出力結合キャパシタンス用導体層41、4
2の延長部41a、42aにはヴィアホールが設けら
れ、ここに導体46a、46bが充填されている。ま
た、一対の入出力結合キャパシタンス用導体層42、4
3には相互結合キャパシタンス用導体層43a、43b
が接続されている。この一対の相互結合キャパシタンス
用導体層43a、43bは第4の誘電体層21の表面の
一対の相互結合キャパシタンス用導体層47a、47b
に対向して相互結合キャパシタンスCc を形成する。相
互結合キャパシタンスCc は対向する導体層43a、4
7a又は43b、47bのいずれか一方のみでも得るこ
とができる。しかし、この実施例ではストレーキャパシ
タンスの対称性を良くするために、各導体層39、4
0、41a、42、42a、43a、43bを図7で垂
直方向の中心線及び水平方向の中心線を中心に対称に配
置し、2つの導体層43a、43bによって相互結合キ
ャパシタンスCc を得ている。
As shown in FIG. 7, the third dielectric layer 20 is provided with ground connecting conductor layers 39, 40 and capacitance conductor layers 41, 42, 43a, 43b.
The ground connecting conductor layers 39 and 40 are arranged so as to be connected to the via hole conductors 35 and 36 of the second dielectric layer 19 of FIG. 6, and the via holes filled with the conductors 44 and 45 are also provided. Is provided. The input / output capacitance conductor layers 41 and 42 are arranged so as to be connected to the via-hole conductors 37 and 38 of the second dielectric layer 19 of FIG. A pair of input / output coupling capacitance conductor layers 41, 4
Via holes are provided in the second extension portions 41a and 42a, and conductors 46a and 46b are filled therein. In addition, a pair of input / output coupling capacitance conductor layers 42, 4
3 includes conductor layers 43a and 43b for mutual coupling capacitance.
Are connected. The pair of mutual coupling capacitance conductor layers 43a and 43b are the pair of mutual coupling capacitance conductor layers 47a and 47b on the surface of the fourth dielectric layer 21.
To form a mutual coupling capacitance Cc. The mutual coupling capacitance Cc is determined by the opposing conductor layers 43a, 4
It is also possible to obtain only one of 7a or 43b and 47b. However, in this embodiment, in order to improve the symmetry of the stray capacitance, each conductor layer 39, 4 is
0, 41a, 42, 42a, 43a, 43b are symmetrically arranged around the vertical center line and the horizontal center line in FIG. 7, and the mutual coupling capacitance Cc is obtained by the two conductor layers 43a, 43b. .

【0014】第4の誘電体層21には図8に示すように
一対の相互結合キャパシタンス用導体層47a、47b
の他にグランド接続用導体層48、49と入力及び出力
結合キャパシタンス用導体層50、51が設けられてい
る。四角形の導体層48、49、50、51には導体5
2、53、54、55が充填されたヴィアホールが設け
られている。なお、図8の接続用導体層48、49は図
7のヴィアホール導体44、45に接続される。また、
図8の相互結合キャパシタンス用導体層47a、47b
は図7のヴィアホール導体46a、46bに接続され
る。図8の相互結合キャパシタンス用導体層47a、4
7bは図7の相互結合キャパシタンス用導体層43a、
43bに対向している。また、図8の入出力結合キャパ
シタンス用導体層50、51は図7の入出力結合キャパ
シタンス用導体層41、42に対向している。従って、
図7及び図8の導体層のパターンによって図4のキャパ
シタンスCa 、Cb 、Cc が得られる。
As shown in FIG. 8, the fourth dielectric layer 21 includes a pair of mutual coupling capacitance conductor layers 47a and 47b.
In addition, conductor layers 48 and 49 for ground connection and conductor layers 50 and 51 for input and output coupling capacitance are provided. The conductor 5 is formed on the rectangular conductor layers 48, 49, 50 and 51.
Via holes filled with 2, 53, 54, 55 are provided. The connecting conductor layers 48 and 49 of FIG. 8 are connected to the via hole conductors 44 and 45 of FIG. Also,
The mutual coupling capacitance conductor layers 47a and 47b of FIG.
Are connected to the via-hole conductors 46a and 46b in FIG. Mutual coupling capacitance conductor layers 47a and 4 of FIG.
7b is a conductor layer 43a for mutual coupling capacitance of FIG.
It faces 43b. The input / output coupling capacitance conductor layers 50 and 51 of FIG. 8 face the input / output coupling capacitance conductor layers 41 and 42 of FIG. 7. Therefore,
The patterns of the conductor layers of FIGS. 7 and 8 provide the capacitances Ca, Cb and Cc of FIG.

【0015】図9に示す第5の誘電体層22の表面には
図8の第4の誘電体層21のヴィアホール導体52、5
3、54、55に接続されるように接続用導体層56、
57、58、59が設けられており、これ等には導体6
0、61、62、63が充填されたヴィアホールが設け
られている。第5の誘電体層22の裏面即ち多層基板3
の裏面には図10に示すようにグランド導体層64と第
1及び第2の端子導体層65、66が設けられている。
グランド導体層64は図9に示すヴィアホール導体6
0、61に接続され、第1及び第2の端子導体層65、
66は図9に示すヴィアホール導体62、63に夫々接
続されている。図10の裏面の第1及び第2の端子導体
層65、66は図4の入力端子T1 と出力端子T2 に対
応する。
On the surface of the fifth dielectric layer 22 shown in FIG. 9, the via-hole conductors 52, 5 of the fourth dielectric layer 21 of FIG. 8 are formed.
3, 54, 55 to be connected to the conductor layer 56 for connection,
57, 58, 59 are provided on which conductors 6
Via holes filled with 0, 61, 62, 63 are provided. The back surface of the fifth dielectric layer 22, that is, the multilayer substrate 3
As shown in FIG. 10, a ground conductor layer 64 and first and second terminal conductor layers 65 and 66 are provided on the back surface of the.
The ground conductor layer 64 is the via-hole conductor 6 shown in FIG.
0, 61 connected to the first and second terminal conductor layers 65,
66 is connected to the via-hole conductors 62 and 63 shown in FIG. 9, respectively. The first and second terminal conductor layers 65 and 66 on the back surface of FIG. 10 correspond to the input terminal T1 and the output terminal T2 of FIG.

【0016】図7の導体層43a、43bと多層基板3
の表面のグランド導体層24との間及び図8の導体層4
7a、47bと多層基板3の裏面のグランド導体層64
との間に図4に示すストレーキャパシタンスC1 、C2
が生じる。しかし、相互結合キャパシタンスCc を得る
ための第3の誘電体層20の厚さ即ち導体層43a、4
3bと導体層47a、47bとの相互間隔よりもグラン
ド導体層24と導体層43a、43bとの相互間隔及び
グランド導体層64と導体層47a、47bとの相互間
隔が大きく設定されているので、ストレーキャパシタン
スC1 、C2 は比較的小さい値になる。
The conductor layers 43a and 43b and the multilayer substrate 3 shown in FIG.
Between the ground conductor layer 24 and the conductor layer 4 of FIG.
7a, 47b and the ground conductor layer 64 on the back surface of the multilayer substrate 3.
Between the stray capacitances C1 and C2 shown in FIG.
Occurs. However, the thickness of the third dielectric layer 20 for obtaining the mutual coupling capacitance Cc, that is, the conductor layers 43a, 4 and
Since the mutual distance between the ground conductor layer 24 and the conductor layers 43a and 43b and the mutual distance between the ground conductor layer 64 and the conductor layers 47a and 47b are set to be larger than the mutual distance between the 3b and the conductor layers 47a and 47b. The stray capacitances C1 and C2 have relatively small values.

【0017】図11の特性線Aは本実施例に従うフィル
タの周波数特性を示し、特性線Bは図1及び図3の誘電
体層19、21を省き、誘電体層21の表面のパターン
を誘電体層22に設けた構成のフィルタの周波数特性を
示す。本実施例に従うフィルタではストレーキャパシタ
ンスC1 、C2 が小さくなるために通過帯域の両側の減
衰特性が良くなる。
A characteristic line A of FIG. 11 shows the frequency characteristic of the filter according to the present embodiment, and a characteristic line B omits the dielectric layers 19 and 21 of FIGS. 1 and 3 and shows the dielectric pattern of the surface of the dielectric layer 21. The frequency characteristic of the filter of the structure provided in the body layer 22 is shown. In the filter according to the present embodiment, since the stray capacitances C1 and C2 are small, the attenuation characteristics on both sides of the pass band are good.

【0018】[0018]

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (1) 接続導体14、15を設ける代りに、独立の接
続部材で内導体8、9を多層基板3の導体層25、26
に接続することができる。 (2) 多層基板3の側面に第1及び第2の端子導体層
65、66の延長導体層及びグランド導体層64の延長
導体層を設けることができる。 (3) 誘電体共振器をさらに付加して3段以上のフィ
ルタを構成する場合にも本発明を適用することができ
る。 (4) 短絡導体層16、17を省いて1/2波長型の
共振器1、2を構成することができる。 (5) 第1、2、4、5の誘電体層18、19、2
1、22の一部又は全部の比誘電率を第3の誘電体層2
0の比誘電率よりも小さい値にすることができる。 (6) 図2に示すように多層基板3を第1、第2及び
第3の誘電体層18a、20a、22aで構成し、第1
の誘電体層18aの表面には図5と同一の誘電体層パタ
ーンを形成し、第2の誘電体層20aの表面には図7と
同一の導体層パターンを形成し、第3の誘電体層22a
の表面には図8と同一の導体層パターンを形成し、この
裏面には図10と同一の導体層パターンを形成すること
ができる。図12では、第1及び第3の誘電体層18
a、22aの厚さが第2の誘電体層20aの厚さよりも
厚いので、ストレーキャパシタンスを小さくすることが
できる。 (7) 多層基板3の表面23に溝を形成し、この溝に
第1及び第2の誘電体共振器1、2を配置し、共振器
1、2の位置ずれを防いでもよい。また、共振器1、2
を囲む領域に絶縁物質(例えばガラスペースト)を塗布
して絶縁物の凸部を形成し、この凸部の形成によって生
じた凹部に共振器1、2を配置することができる。ま
た、グランド導体層24を有する表面23上に更にグリ
ーンシートに基づく誘電体層を設け、この誘電体層に共
振器1、2に対応する孔を形成し、この孔に共振器1、
2を配置してもよい。 (8) 厚膜導体によるグランド導体層24の代りに金
属板を表面23に固着し、ここに共振器1、2の外導体
12、13を接続してもよい。
MODIFICATION The present invention is not limited to the above-mentioned embodiments, and the following modifications are possible. (1) Instead of providing the connection conductors 14 and 15, the inner conductors 8 and 9 are formed of conductor layers 25 and 26 of the multilayer substrate 3 by independent connection members.
Can be connected to. (2) The extension conductor layers of the first and second terminal conductor layers 65 and 66 and the extension conductor layer of the ground conductor layer 64 can be provided on the side surface of the multilayer substrate 3. (3) The present invention can be applied to a case where a dielectric resonator is further added to form a filter having three or more stages. (4) The half-wave resonators 1 and 2 can be configured by omitting the short-circuit conductor layers 16 and 17. (5) First, second, fourth, fifth dielectric layers 18, 19, 2
The relative dielectric constant of a part or all of the first and the second dielectric layers is set to the third dielectric layer 2
It can be set to a value smaller than the relative dielectric constant of 0. (6) As shown in FIG. 2, the multi-layer substrate 3 is composed of first, second and third dielectric layers 18a, 20a and 22a.
5, the same dielectric layer pattern as that shown in FIG. 5 is formed on the surface of the second dielectric layer 18a, and the same conductor layer pattern as that shown in FIG. 7 is formed on the surface of the second dielectric layer 20a. Layer 22a
It is possible to form the same conductor layer pattern as that shown in FIG. 8 on the front surface and the same conductor layer pattern as that shown in FIG. In FIG. 12, the first and third dielectric layers 18
Since the thicknesses of a and 22a are thicker than the thickness of the second dielectric layer 20a, the stray capacitance can be reduced. (7) A groove may be formed on the surface 23 of the multilayer substrate 3, and the first and second dielectric resonators 1 and 2 may be arranged in this groove to prevent the resonators 1 and 2 from being displaced. Also, the resonators 1, 2
It is possible to apply an insulating material (for example, glass paste) to a region surrounding the to form a convex portion of the insulator, and dispose the resonators 1 and 2 in the concave portion formed by the formation of the convex portion. Further, a dielectric layer based on a green sheet is further provided on the surface 23 having the ground conductor layer 24, holes corresponding to the resonators 1 and 2 are formed in this dielectric layer, and the resonator 1 is formed in this hole.
Two may be arranged. (8) Instead of the ground conductor layer 24 made of a thick film conductor, a metal plate may be fixed to the surface 23, and the outer conductors 12 and 13 of the resonators 1 and 2 may be connected thereto.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例のフィルタを示す斜視図である。FIG. 1 is a perspective view showing a filter of an embodiment.

【図2】誘電体共振器の断面図である。FIG. 2 is a sectional view of a dielectric resonator.

【図3】図1のフィルタを図5及び図7のA−A線に対
応する位置で示す中央縦断面図である。
3 is a central longitudinal sectional view showing the filter of FIG. 1 at a position corresponding to line AA in FIGS. 5 and 7. FIG.

【図4】図1のフィルタの等価回路図である。FIG. 4 is an equivalent circuit diagram of the filter of FIG.

【図5】第1の誘電体層の平面図である。FIG. 5 is a plan view of a first dielectric layer.

【図6】第2の誘電体層の平面図である。FIG. 6 is a plan view of a second dielectric layer.

【図7】第3の誘電体層の平面図である。FIG. 7 is a plan view of a third dielectric layer.

【図8】第4の誘電体層の平面図である。FIG. 8 is a plan view of a fourth dielectric layer.

【図9】第5の誘電体層の平面図である。FIG. 9 is a plan view of a fifth dielectric layer.

【図10】第5の誘電体層の底面図である。FIG. 10 is a bottom view of a fifth dielectric layer.

【図11】実施例と比較例とのフィルタの周波数特性図
である。
FIG. 11 is a frequency characteristic diagram of filters of an example and a comparative example.

【図12】変形例の多層基板の断面図である。FIG. 12 is a cross-sectional view of a modified multilayer substrate.

【符号の説明】[Explanation of symbols]

1 第1の誘電体共振器 2 第2の誘電体共振器 3 多層基板 1 First Dielectric Resonator 2 Second Dielectric Resonator 3 Multilayer Substrate

───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 光由 東京都台東区上野6丁目16番20号 太陽誘 電株式会社内 (72)発明者 風間 智 東京都台東区上野6丁目16番20号 太陽誘 電株式会社内 (72)発明者 井上 真 東京都台東区上野6丁目16番20号 太陽誘 電株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Mitsuyoshi Ito 6-16-20 Ueno, Taito-ku, Tokyo Within Taiyo Electric Co., Ltd. (72) Inventor Satoshi Kazama 6-16-20 Ueno, Taito-ku, Tokyo Taiyo Denki Co., Ltd. (72) Inventor Makoto Inoue 6-16-20 Ueno, Taito-ku, Tokyo Taiyo Denki Co., Ltd.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 共振孔を有する柱状誘電体と前記共振孔
に設けられた内導体と前記誘電体の外周面に設けられた
外導体とを夫々有している少なくとも第1及び第2の誘
電体共振器と、 前記第1及び第2の誘電体共振器を一方の主面で支持す
るように形成され且つ前記第1及び第2の誘電体共振器
の相互間に接続された相互結合キャパシタンスを内部に
含んでいる多層基板とを備えた高周波フィルタであり、 前記相互結合キャパシタンスを得るための対の電極導体
層は前記多層基板の厚み方向の異なる位置に埋設され、 前記多層基板の前記一方の主面にグランド導体層と前記
第1及び第2の誘電体共振器の前記内導体を接続するた
めの第1及び第2の接続導体層が設けられ、 前記多層基板の前記他方の主面にグランド導体層が設け
られ、 前記対の電極導体層の一方と前記一方の主面との間隔及
び前記対の電極導体層の他方と前記他方の主面との間隔
のいずれか一方又は両方が前記対の電極導体層の相互間
隔よりも大きく設定されていることを特徴とする高周波
フィルタ。
1. At least first and second dielectrics each having a columnar dielectric having a resonance hole, an inner conductor provided in the resonance hole, and an outer conductor provided on an outer peripheral surface of the dielectric. Body resonator, and mutual coupling capacitance formed to support the first and second dielectric resonators on one main surface and connected between the first and second dielectric resonators. Is a high-frequency filter comprising a multilayer substrate containing therein, a pair of electrode conductor layers for obtaining the mutual coupling capacitance is embedded in different positions in the thickness direction of the multilayer substrate, the one of the multilayer substrate Is provided with first and second connection conductor layers for connecting a ground conductor layer to the inner conductors of the first and second dielectric resonators, and the other main surface of the multilayer substrate A ground conductor layer is provided on the Either one or both of the distance between one of the electrode conductor layers and the one main surface and the distance between the other of the pair of electrode conductor layers and the other main surface is more than the mutual distance of the pair of electrode conductor layers. A high-frequency filter characterized in that is also set large.
【請求項2】 更に、前記多層基板の前記他方の主面に
入力端子導体層と出力端子導体層とが設けられ、 前記入力端子導体層と前記第1の接続導体層との間に接
続された入力結合キャパシタンスと前記出力端子導体層
と前記第2の接続導体層との間に接続された出力結合キ
ャパシタンスとを有し、 前記入力結合キャパシタンスと前記出力結合キャパシタ
ンスとの一方の及び他方の電極導体層が前記相互結合キ
ャパシタンスの一方及び他方の電極導体層の延長平面上
に夫々設けられていることを特徴とする請求項1記載の
高周波フィルタ。
2. An input terminal conductor layer and an output terminal conductor layer are provided on the other main surface of the multilayer substrate, and the input terminal conductor layer and the output terminal conductor layer are connected between the input terminal conductor layer and the first connection conductor layer. An input coupling capacitance and an output coupling capacitance connected between the output terminal conductor layer and the second connection conductor layer, and one electrode and the other electrode of the input coupling capacitance and the output coupling capacitance. 2. The high frequency filter according to claim 1, wherein conductor layers are provided on extension planes of the one and the other electrode conductor layers of the mutual coupling capacitance, respectively.
JP9881393A 1993-03-31 1993-03-31 High frequency filter Withdrawn JPH06291509A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9881393A JPH06291509A (en) 1993-03-31 1993-03-31 High frequency filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9881393A JPH06291509A (en) 1993-03-31 1993-03-31 High frequency filter

Publications (1)

Publication Number Publication Date
JPH06291509A true JPH06291509A (en) 1994-10-18

Family

ID=14229773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9881393A Withdrawn JPH06291509A (en) 1993-03-31 1993-03-31 High frequency filter

Country Status (1)

Country Link
JP (1) JPH06291509A (en)

Similar Documents

Publication Publication Date Title
US6046409A (en) Multilayer microelectronic circuit
JPH07169649A (en) Multilayer through-type capacitor array
JPH07221512A (en) High frequency connection line
US5196813A (en) Dielectric filter having a single multilayer substrate
JPH10163708A (en) Polar type dielectric filter and dielectric duplexer using the same
JPH0697701A (en) Low pass filter
JPH03129895A (en) High frequency multilayer board
JPH06291509A (en) High frequency filter
JPH06291508A (en) High frequency filter
JP3176859B2 (en) Dielectric filter
JPH0897603A (en) Laminated dielectric filter
JPH0430615A (en) Noise filter
JP2710904B2 (en) Multilayer dielectric filter
JPH0338813A (en) Lc composite component
JP3676885B2 (en) Chip type multilayer filter
JP2605882Y2 (en) Filter device including dielectric resonator
JPH06112710A (en) High frequency circuit substrate
JP3781237B2 (en) Multilayer filter
JP2574464Y2 (en) Filter device having dielectric resonator
JPH0766077A (en) Laminated electronic component
JP3231350B2 (en) Capacitor network
JP2585865Y2 (en) Dielectric stripline resonator
JPH05283907A (en) Strip line type filter
JPH047904A (en) Dielectric coaxial resonator and dielectric filter using the resonator
JPH01208007A (en) Resonator and its manufacture

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000704