JPH06291033A

JPH06291033A - エピタキシー方法

Info

Publication number: JPH06291033A
Application number: JP8044193A
Authority: JP
Inventors: Masakazu Ichikawa; 昌和市川; Hitoshi Nakahara; 仁中原; Toshiyuki Usagawa; 利幸宇佐川
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-04-07
Filing date: 1993-04-07
Publication date: 1994-10-18

Abstract

(57)【要約】【目的】ドーパントを禁制帯幅の大きな物質内にのみ
注入しつつ、禁制帯幅の小さな物質からなる薄膜を、上
記禁制帯幅の大きな物質内に厚さ方向だけでなく面内方
向にも原子レベルで制御して形成できるエピタキシー方
法を提供する。【構成】Ａ元素（シリコン）基板１上とＢ元素（ゲル
マニウム）薄膜４上でのＣ元素（ドーパント）の脱離温
度の違いを利用して、Ａ元素（シリコン）基板１上にの
みＣ元素を吸着してＡ元素薄膜あるいはＢ元素薄膜を成
長する構成によって達成される。【効果】キャリアーが移動或は閉じ込められる禁制帯
幅の小さな物質内ではキャリアーはドーパントによって
散乱を受けず、さらに周りからキャリアーが供給され高
濃度となるため、キャリアーの波動性に起因する量子干
渉効果を有効に利用でき、超高速、低消費、高効率の電
気、光素子が実現できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積素子作製プ
ロセスにおいて高速、低消費、高効率の電子・光素子を
形成するための結晶成長技術に関する。

【０００２】

【従来の技術】半導体集積素子作製プロセスにおいて薄
膜を形成する方法として、化学気相成長法（以下ＣＶＤ
法）及び分子線エピタキシー法（以下ＭＢＥ法）が広く
知られている。ＣＶＤ法はＭＢＥ法に比較して膜生成速
度が早く、数十ｎｍ以上の厚さの膜を形成するために使
われるのに対し、ＭＢＥ法は原子層の単位で膜を形成す
るために使われる。現在の半導体集積素子作製プロセス
ではほぼ全てＣＶＤ法のみが使用されているが、近年は
集積素子の微細化、薄膜化に伴い、ＭＢＥ法による薄膜
形成も導入されつつある。

【０００３】ＭＢＥ法により半導体素子を作製する場
合、超高真空中で基板上に蒸着しながら、例えば前記基
板からの反射電子回折線強度の振動現象（振動の周期が
一原子層に相当する）を検出することによって、原子層
単位で成長を制御する。さらにこの成長膜に素子として
の機能を持たせるためには、キャリアーを供給するドー
パントを成長中に注入する必要がある。しかし、このド
ーパントはキャリアーの散乱体としても作用して素子の
性能を劣化させる面を持つ。この問題を解決するため
に、バンドの禁制帯幅の異なる物質（例えばGaAsとAlGa
As、SiGeとSiなど）を原子層レベルの急峻さでヘテロ成
長させるとき、禁制帯幅の大きな物質（AlGaAs,Si）か
らなる薄膜にのみドーパントを注入し、キャリアーを禁
制帯幅の小さな物質（GaAs,SiGe）からなる薄膜に供給
する方法が開発されている（特許公告：昭５９−５３７
１４）。この場合、キャリアーはドーパントのない禁制
帯幅の小さな物質からなる薄膜内のみを移動するので、
ドーパントにより散乱を受けないため素子の性能を劣化
させることがなく、超高速の素子動作が可能である。

【０００４】一方、基板表面上の原子ステップを利用し
て前記禁制帯幅の小さな物質を前記禁制帯幅の大きな物
質内に厚さ方向だけでなく面内方向にも原子レベルで制
御して成長させる方法も提案されている（例えば特開平
４−１５４１１４号公報参照）。この場合、キャリアー
が閉じ込められる前記禁制帯幅の小さな物質の領域が１
０ｎｍ以下になるとキャリアーの波動としての性質が顕
著になり、キャリアーの波動の位相を制御して動作する
量子干渉素子が実現できる。キャリアーの波動性を利用
するため超高速、低消費、高集積素子となる。

【０００５】

【発明が解決しようとする課題】上述したように、従来
の技術は半導体高集積素子の高速、低消費、高効率を実
現する上で有力なものである。しかしながら、上記した
従来技術にはなお次のような問題点が残されている。す
なわち、上記の前者従来技術においては、厚さ方向には
キャリアーの移動領域とドーパントの存在領域が分離さ
れているが、キャリアーが１０ｎｍ以下の領域に閉じ込
められていないために、量子干渉効果が期待できないと
いう問題点がある。また、上記の後者従来技術において
は、ドーパントの存在領域が素子全体に広がっているた
め、キャリアーが移動するあるいは閉じ込められる領域
において、ドーパントによってキャリアーが散乱を受け
て量子状態が乱され、量子干渉素子として十分に機能し
ないという問題点が存在する。本発明は、従来技術に
おける上記したような問題点を解消すべくなされたもの
で、その目的とするところは、ドーパントを前記禁制帯
幅の大きな物質内にのみ注入しつつ、前記禁制帯幅の小
さな物質からなる薄膜を、前記禁制帯幅の大きな物質内
に厚さ方向だけでなく面内方向にも原子レベルで制御し
て成長できるエピタキシー方法を提供することにある。

【０００６】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明においては、次のような手段が採用されて
いる。

【０００７】すなわち、薄膜結晶成長において、Ｂ元素
からなる薄膜を部分的に成長させたＡ元素からなる基板
表面上に、厚さが一原子層以下のＣ元素からなる物質を
吸着した後、前記Ｃ元素物質の、Ｂ元素薄膜表面上での
脱離温度（Ｔ_d1）とＡ元素基板表面上での脱離温度（Ｔ
_d2）の間の温度に保持してＡ元素表面上にのみＣ元素物
質を吸着させて、Ａ元素薄膜かＢ元素薄膜、あるいは
Ａ、Ｂ、Ｄ元素の組合せからなる薄膜を成長させるエピ
タキシー方法が提供される。

【０００８】また、上記のエピタキシー方法において、
Ａ，Ｂ，Ｄ元素がIV属に属し、Ｃ元素がＡ，Ｂ，Ｄ元素
薄膜のドーパントとなるIII、Ｖ属に属するエピタキシ
ー方法が提供される。

【０００９】また、上記のＡ元素がシリコン、Ｂ元素が
ゲルマニウム、Ｄ元素がカーボンであるエピタキシー方
法が提供される。

【００１０】また、上記のエピタキシー方法において、
二次元核成長が支配的である基板温度でＡ元素薄膜かＢ
元素薄膜、あるいはＡ、Ｂ、Ｄ元素の組合せからなる薄
膜を成長させるエピタキシー方法が提供される。

【００１１】また、上記の二次元核成長が支配的になる
基板温度以上でかつ前記Ｃ元素のＡ元素薄膜表面からの
脱離温度（Ｔ_d2）以下でアニールするエピタキシー方法
が提供される。

【００１２】また、上記の二次元核成長により薄膜を成
長させた後に、基板温度をＣ元素がＡ元素薄膜表面から
脱離する温度（Ｔ_d2）以上にしてＣ元素を基板表面から
除去し、さらにＡ元素薄膜をステップフロー成長する基
板温度で成長させるエピタキシー方法が提供される。

【００１３】また、上記全てのエピタキシー方法を繰り
返して実行するエピタキシー方法が提供される。

【００１４】また、上記の部分的に成長させたＢ元素薄
膜を、Ａ元素基板表面全面にＢ元素薄膜を成長した後、
Ｂ元素薄膜のＡ元素基板表面からの脱離温度以上に保持
してＡ元素基板表面上の原子ステップの上端からＢ元素
薄膜を除去して形成するエピタキシー方法が提供され
る。

【００１５】また、上記の部分的に成長させたＢ元素薄
膜を、Ａ元素基板全面にＢ元素薄膜を成長した後、走査
型トンネル顕微鏡の探針を利用した電界蒸発により除去
して形成するエピタキシー方法が提供される。

【００１６】また、上記の部分的に成長させたＢ元素薄
膜を、Ａ元素基板全面にＢ元素薄膜を成長した後、走査
型トンネル顕微鏡の探針を利用した電界蒸発により一部
除去し、さらにＢ元素薄膜のＡ元素基板表面からの脱離
温度以上に保持して上記電界蒸発したＢ元素薄膜端部か
らＢ元素薄膜を除去して形成するエピタキシー方法が提
供される。

【００１７】また、上記の部分的に成長させたＢ元素薄
膜を、走査型トンネル顕微鏡の探針を利用した電界蒸発
によりＡ元素基板表面からＡ元素の原子を除去して溝を
掘り、その後Ｂ元素薄膜をＡ元素基板表面全体に成長さ
せ、Ｂ元素薄膜のＡ元素基板表面からの脱離温度以上に
保持して前記のＡ元素基板表面の溝に成長したＢ元素薄
膜以外のＢ元素薄膜を除去して形成するエピタキシー方
法が提供される。

【００１８】また、上記の部分的に成長させたＢ元素薄
膜を、Ｂ元素をＡ元素基板表面に蒸着しながら或はした
後に、走査型トンネル顕微鏡の探針を所定の位置に保持
し、前記探針に電圧を印加したときに生じる電気力によ
り、前記蒸着Ｂ元素を集積して形成するエピタキシー方
法が提供される。

【００１９】また、上記エピタキシー方法を用いて作製
された半導体電子・光素子が提供される。

【００２０】

【作用】ここでは、Ａ元素としてシリコン、Ｂ元素とし
てゲルマニウム、Ｃ元素としてｐ型ドーパントのガリウ
ムを選び、図１を用いて本発明の作用を説明する。

【００２１】シリコン基板１の表面を主要な面方位、例
えば(001),(111)面等から僅かに傾けてカットし超高真
空中でアニールすると、図１(a)に示す用にシリコン原
子ステップ２がシリコン基板１の表面上に規則正しく形
成される。この表面にシリコン基板１を所定の温度に保
持してゲルマニウム３を超高真空中で蒸着するとき、例
えばシリコン原子ステップ２にゲルマニウムが付着して
成長するステップフロー成長によりゲルマニウム薄膜４
をシリコン基板１の表面上に部分的に成長させる（図１
(b))。ステップ成長しているかの確認は、例えば、シリ
コン基板１の表面上からの反射電子回折線の強度に振動
現象が現れないことを検出することによって行う。

【００２２】上記部分的にゲルマニウム薄膜を成長させ
たシリコン基板１の表面上に一原子層以下のガリウム５
を吸着させた後、ゲルマニウム表面上のガリウムは脱離
するが、シリコン表面上のガリウムは脱離しない温度に
シリコン基板１を保持すると、シリコン表面上にのみ一
原子層以下のガリウムが吸着する(図1(c))。例えば、(1
11)面の場合、シリコン表面上のガリウムの脱離温度は
６５０℃程度、ゲルマニウム表面上のガリウムの脱離温
度は５００℃程度である。

【００２３】上記表面に、シリコン６を超高真空中で蒸
着して上記表面全体に渡ってシリコン薄膜７を成長する
(図1(d))。この時、シリコン基板１をシリコン薄膜７が
二次元核成長する温度に保持する。二次元核成長してい
るかの確認は、表面からの反射電子回折線強度が振動す
ることを検出することによって行う。この二次元核成長
過程では成長前の表面のモフォロジーが変化しない。ま
た、成長中にシリコン基板１表面上に吸着したゲルマニ
ウム３とガリウム５は蒸着シリコン６と入れ替わること
によって、表面偏析しやすい性質を持つことが知られて
いる。例えば、シリコンが二次元核成長するシリコン基
板１温度が330℃のとき、シリコン６を１ｎｍ成長した
場合シリコン基板１上に成長していたゲルマニウム薄膜
４の２５％が薄膜中に取り込まれるが７５％が表面に析
出し、ガリウムの１％がシリコン薄膜中に取り込まれる
が９９％が表面に析出する。

【００２４】このようにゲルマニウムが成長している領
域では、シリコンとゲルマニウムの入替えによりシリコ
ン・ゲルマニウム混晶薄膜８が形成され、一方ゲルマニ
ウムが成長していない領域ではｐ−型のガリウムが僅か
に取り込まれているシリコン薄膜７が形成される。例え
ば、上記したシリコン基板１温度が330℃の場合、ドー
パント濃度は10¹⁹/cm³程度となり、この値は高濃度のド
ーピングに相当する。シリコン・ゲルマニウム混晶薄膜
８は、シリコンに比較してバンドの禁制帯幅が小さいの
で、図1(d)の方法によりドーパントを前記禁制帯幅の大
きな物質内にのみ注入しつつ前記禁制帯幅の小さな物質
からなる薄膜を面内方向にも制御して成長できる。シリ
コン・ゲルマニウムの混晶の割合やガリウムのドーパン
ト濃度は、シリコン基板１の温度とシリコン６の蒸着速
度を変えることによって制御することができる。また、
シリコン基板１をアニールするだけでは吸着ガリウム５
の面内分布は変わらないので、シリコン・ゲルマニウム
混晶薄膜８やシリコン薄膜７の結晶性を改善するため
に、吸着ガリウム５が脱離する温度以下でアニールする
ことも可能である。

【００２５】また、吸着ガリウム５が表面から脱離する
温度以上にシリコン基板１を保持すると図1(e)の構造が
得られる。さらに、この表面上のシリコン・ゲルマニウ
ム混晶薄膜８の原子ステップ９に蒸着シリコンが捕獲さ
れるステップフロー成長によりシリコン薄膜７を成長さ
せることによって、図1(f)に示す構造が得られる。この
表面構造は図1(a)と等価であり再び(b)から(f)の操作を
繰り返すことにより、(g)に示すように(f)の構造を厚さ
方向に連続して作製することができる。

【００２６】以上に示した作用は、図１(d)において蒸
着するシリコン６の代わりにゲルマニウム３を蒸着して
成長させる場合でも成り立つ。この場合、シリコン・ゲ
ルマニウム混晶薄膜８の部分にはゲルマニウム薄膜が成
長し、シリコン薄膜７の代わりにシリコン・ゲルマニウ
ム混晶薄膜が成長する。さらに、図１(d)において蒸着
するシリコン６の代わりにシリコンとゲルマニウムを組
み合わせて蒸着して成長させる場合や、シリコンとゲル
マニウムとカーボンを組み合わせて蒸着してもよい。こ
の場合、シリコン・ゲルマニウム混晶薄膜８の部分に
は、よりゲルマニウムの濃度の高いシリコン・ゲルマニ
ウム混晶薄膜あるいはシリコン・ゲルマニウム・カーボ
ン混晶薄膜が成長し、シリコン薄膜７の代わりによりゲ
ルマニウムの濃度の低いシリコン・ゲルマニウム混晶薄
膜あるいはシリコン・ゲルマニウム・カーボン混晶薄膜
が成長する。

【００２７】

【実施例】以下、Ａ元素としてシリコン、Ｂ元素として
ゲルマニウム、Ｃ元素としてｐ型ドーパントのガリウム
を選び本発明を図２から図８に示す実施例により詳細に
説明する。

【００２８】図２はシリコン・ゲルマニウム混晶薄膜８
をドーパントが注入されたシリコン薄膜７の中に線状に
成長させる実施例である。図２(a)から(f)までの操作は
図１の(a)から(f)までのものと同じである。さらに、
(f)の表面全面にガリウムを一原子層以下吸着させた
後、シリコン6を前記二次元核成長の条件で成長させる
と(g)に示すように、線状の形をしたシリコン・ゲルマ
ニウム混晶薄膜８、ドーパントが注入されたシリコン薄
膜７中に形成される。一原子層以下のガリウムをシリコ
ン・ゲルマニウム混晶薄膜８上に吸着させた場合ガリウ
ムが表面偏析する効果でゲルマニウムとシリコンの入替
えが抑制され、(f)に示すような急峻なシリコン・ゲル
マニウム混晶薄膜８とシリコン薄膜７の界面が得られ
る。さらに、(b)から(f)の操作を繰り返すことによっ
て、厚さ方向に線状の形をしたシリコン・ゲルマニウム
混晶薄膜８を何層にも渡って形成することができる。

【００２９】図３は、シリコン・ゲルマニウム混晶薄膜
８をドーパントが注入されたシリコン薄膜７の中に箱状
に成長させる実施例である。シリコン基板１上に図６の
実施例に示す方法によりゲルマニウム薄膜４を矩形状に
成長する(a)。一原子層以下のガリウム５を表面全体に
吸着させた後、シリコン基板１をゲルマニウム薄膜４上
のガリウム５が脱離する以上の温度に保持して、シリコ
ン表面上にのみガリウム５を吸着させる(b)。さらに、
シリコン薄膜７を二次元核成長させて、(c)に示すよう
な箱状のシリコン・ゲルマニウム混晶薄膜８を形成す
る。シリコン基板１を表面偏析したガリウム５が脱離す
る以上の温度に保持して表面からガリウム５を除去する
(d)。さらに、ステップフロー成長によりシリコン薄膜
７を成長し、表面をたいらにする(e)。さらに、(a)から
(e)の操作を繰り返すことによって、シリコン・ゲルマ
ニウム混晶薄膜８の厚さ方向の長さを制御することがで
きる。また、(f)に示すように(e)の表面全体に一原子層
以下のガリウム５を吸着した後、シリコン薄膜７を成長
することによってシリコン・ゲルマニウム混晶薄膜８を
ドーパントが注入されたシリコン薄膜７の中に分離して
成長することができる。さらに、(a)から(f)の操作を繰
り返すことにより、上記構造を何層にも渡って形成する
ことができる。

【００３０】図４は、シリコン・ゲルマニウム混晶薄膜
８をドーパントが注入されたシリコン薄膜７の中に箱状
に成長させる他の実施例である。シリコン基板１上に図
７の実施例に示す方法により溝を形成し、ゲルマニウム
薄膜４を矩形状に成長する(a)。一原子層以下のガリウ
ム５を表面全体に吸着させた後、シリコン基板１をゲル
マニウム薄膜４上のガリウム５が脱離する以上の温度に
保持して、シリコン表面上にのみガリウム５を吸着させ
る(b)。さらに、シリコン薄膜７を二次元核成長させ
て、(c)に示すような箱状のシリコン・ゲルマニウム混
晶薄膜８を形成する。シリコン基板１を表面偏析したガ
リウム５が脱離する以上の温度に保持して表面からガリ
ウム５を除去する(d)。さらに、(a)から(d)の操作を繰
り返すことによって、シリコン・ゲルマニウム混晶薄膜
８の厚さ方向の長さを制御することができる。また、
(e)に示すように(d)の表面全体に一原子層以下のガリウ
ム５を吸着した後、シリコン薄膜７を成長することによ
ってシリコン・ゲルマニウム混晶薄膜８をドーパントが
注入されたシリコン薄膜７の中に分離して成長すること
ができる。さらに、(a)から(d)の操作を繰り返すことに
より、上記構造を何層にも渡って形成することができ
る。

【００３１】図５は、シリコン基板１表面上のシリコン
原子ステップ２を利用してゲルマニウム薄膜４を部分的
に表面上に成長させる実施例である。シリコン基板１表
面全体にわたってゲルマニウム薄膜４を成長した後、ゲ
ルマニウム薄膜４のシリコン基板１表面からの脱離温度
以上に保持した時に、ゲルマニウム薄膜４がステップ端
から蒸発する性質を利用して形成する。ゲルマニウム薄
膜４の幅の制御は、例えば、ゲルマニウム薄膜４表面か
らの反射電子回折線強度の減少を検出することによって
行う。

【００３２】図６は、走査型トンネル顕微鏡を使用して
シリコン基板１表面上にゲルマニウム薄膜４を部分的に
成長させる実施例である。(a)では、シリコン基板１表
面全面にゲルマニウム薄膜４を成長させた後、走査型ト
ンネル顕微鏡探針１０により上記表面の場所を同定しな
がら特定の点で走査型トンネル顕微鏡探針１０を固定し
て走査型トンネル顕微鏡探針１０にシリコン基板１にた
いして正か負の電圧（１Ｖ／Å程度）を印加してゲルマ
ニウム薄膜４を構成しているゲルマニウム原子を電界蒸
発させることによりゲルマニウム薄膜４をシリコン基板
１表面上に部分的に形成する。また、上記全面に成長し
たゲルマニウム薄膜４を走査型トンネル顕微鏡探針１０
による電界蒸発より一部除去した後、ゲルマニウム薄膜
４のシリコン基板１表面からの脱離温度以上にして、ゲ
ルマニウム薄膜４を上記一部除去した部分から蒸発させ
て形成することもできる。(b)では、ゲルマニウム３を
蒸着したときにシリコン基板１表面に分散して存在する
吸着ゲルマニウム原子を走査型トンネル顕微鏡探針１０
に電圧を印加したときに発生する電気力により集積し
て、ゲルマニウム薄膜４をシリコン基板１表面上に部分
的に形成する。

【００３３】図７は、走査型トンネル顕微鏡を使用して
シリコン基板１表面上にゲルマニウム薄膜４を部分的に
成長させる他の実施例である。(a)では、走査型トンネ
ル顕微鏡探針１０にシリコン基板１にたいして正か負の
電圧（１Ｖ／Å程度）を印加してシリコン基板１を構成
しているシリコン原子を電界蒸発してシリコン基板１上
に溝１１を形成する。上記表面上に溝１１を埋めるより
多い量のゲルマニウムを蒸着し溝１１の中にゲルマニウ
ム薄膜を形成する。上記表面上の余剰の吸着ゲルマニウ
ム原子の除去は、シリコン基板１を上記吸着ゲルマニウ
ム原子が脱離する温度に保持して行う。

【００３４】図８は、本発明のエピタキシー方法によっ
て作製した半導体電子・光素子の実施例である。(a)で
は、本発明のエピタキシー方法によって作製した構造を
キャリアーのチャネル領域として使用した電界効果トラ
ンジスターを示す。ゲート電圧により、チャネル領域を
流れるソースからドレインへの電流を制御することによ
ってトランジスターの動作を行う。(b)では、本発明の
エピタキシー方法によって作製した構造を光を発生する
ための活性層として使用した光素子を示す。n-型Si基板
より電子を、p-型Si薄膜より正孔を活性層に注入し、電
子と正孔を再結合させることにより光を発生する。

【００３５】以上の説明はドーパントとしてガリウムを
使用したが、ｐ−型ドーパントとして他にボロン、アル
ミニウム、インジウム、タリウムを、ｎ−型ドーパント
としてリン、砒素、アンチモン、ビスマスを使用しても
よい。

【００３６】

【発明の効果】以上の説明から明らかなように、本発明
によるエピタキシー方法に於いては、ドーパントを禁制
帯幅の大きな物質内にのみ注入しつつ、禁制帯幅の小さ
な物質からなる薄膜を、上記禁制帯幅の大きな物質内に
厚さ方向だけでなく面内方向にも原子レベルで制御して
成長できる。この場合、キャリアーが移動或は閉じ込め
られる上記禁制帯幅の小さな物質内ではキャリアーはド
ーパントによって散乱を受けず、さらに周りからキャリ
アーが供給され高濃度になるため、キャリアーの波動性
に起因する量子干渉効果を有効に利用できるので、超高
速、低消費、高効率の電気、光素子が実現できるという
極めて優れた利点を持つ。

【図面の簡単な説明】

【図１】本発明によるエピタキシー法の原理を示す図で
ある。

【図２】シリコン・ゲルマニウム混晶薄膜をシリコン薄
膜中に線状に形成するエピタキシー法を示す図である。

【図３】シリコン・ゲルマニウム混晶薄膜をシリコン薄
膜中に箱状に形成するエピタキシー法を示す図である。

【図４】シリコン・ゲルマニウム混晶薄膜をシリコン薄
膜中に箱状に形成する他のエピタキシー法を示す図であ
る。

【図５】シリコン基板上に線状のゲルマニウム薄膜を形
成するエピタキシー法を示す図である。

【図６】走査型トンネル顕微鏡を用いてシリコン基板上
に矩形状のゲルマニウム薄膜を形成する方法を示す図で
ある。

【図７】走査型トンネル顕微鏡を用いてシリコン基板上
に矩形状のゲルマニウム薄膜を形成する他の方法を示す
図である。

【図８】本発明のエピタキシー方法によって作製した半
導体電子・光素子を示す図である。

【符号の説明】

１…シリコン基板、２…シリコン原子ステップ、３…ゲ
ルマニウム、４…ゲルマニウム薄膜、５…吸着ガリウ
ム、６…シリコン、７…シリコン薄膜、８…シリコン・
ゲルマニウム混晶薄膜、９…シリコン・ゲルマニウム混
晶薄膜の原子ステップ、１０…走査型トンネル顕微鏡探
針、１１…溝。

Claims

【特許請求の範囲】

【請求項１】薄膜結晶成長において、Ｂ元素からなる薄
膜を部分的に成長させたＡ元素からなる基板表面上に、
厚さが一原子層以下のＣ元素からなる物質を吸着した
後、前記Ｃ元素物質の、Ｂ元素薄膜表面上での脱離温度
（Ｔ_d1）とＡ元素基板表面上での脱離温度（Ｔ_d2）の間
の温度に保持してＡ元素表面上にのみＣ元素物質を吸着
させて、Ａ元素薄膜かＢ元素薄膜、あるいはＡ、Ｂ、Ｄ
元素の組合せからなる薄膜を成長させることを特徴とす
るエピタキシー方法。
【請求項２】請求項１に記載のエピタキシー方法におい
て、Ａ，Ｂ，Ｄ元素がIV属に属し、Ｃ元素がＡ，Ｂ，Ｄ
元素薄膜のドーパントとなるIII、Ｖ属に属することを
特徴とするエピタキシー方法。
【請求項３】請求項２に記載のエピタキシー方法におい
て、Ａ元素がシリコン、Ｂ元素がゲルマニウム、Ｄ元素
がカーボンであることを特徴とするエピタキシー方法。
【請求項４】請求項１に記載のエピタキシー方法におい
て、二次元核成長が支配的である基板温度でＡ元素薄膜
かＢ元素薄膜、あるいはＡ、Ｂ、Ｄ元素の組合せからな
る薄膜を成長させることを特徴とするエピタキシー方
法。
【請求項５】請求項４に記載のエピタキシー方法におい
て、二次元核成長が支配的になる基板温度以上でかつ前
記Ｃ元素のＡ元素薄膜表面からの脱離温度（Ｔ_d2）以下
でアニールすることを特徴とするエピタキシー方法。
【請求項６】請求項４に記載のエピタキシー方法におい
て、二次元核成長により薄膜を成長させた後に、基板温
度をＣ元素がＡ元素薄膜表面から脱離する温度（Ｔ_d2）
以上にしてＣ元素を基板表面から除去し、さらにＡ元素
薄膜あるいは、Ａ，Ｂ，Ｄ元素の組合せからなる薄膜を
ステップフロー成長する基板温度で成長させることを特
徴とするエピタキシー方法。
【請求項７】請求項１、４、５、６のいずれかに記載の
エピタキシー方法を繰り返して実行することを特徴とす
るエピタキシー方法。
【請求項８】請求項１に記載のエピタキシー方法におい
て、上記部分的に成長させたＢ元素薄膜を、Ａ元素基板
表面全面にＢ元素薄膜を成長した後、Ｂ元素薄膜のＡ元
素基板表面からの脱離温度以上に保持してＡ元素基板表
面上の原子ステップの上端からＢ元素薄膜を除去して形
成することを特徴とするエピタキシー方法。
【請求項９】請求項１に記載のエピタキシー方法におい
て、上記部分的に成長させたＢ元素薄膜を、Ａ元素基板
全面にＢ元素薄膜を成長した後、走査型トンネル顕微鏡
の探針を利用した電界蒸発により除去して形成すること
を特徴とするエピタキシー方法。
【請求項１０】請求項１に記載のエピタキシー方法にお
いて、上記部分的に成長させたＢ元素薄膜を、Ａ元素基
板全面にＢ元素薄膜を成長した後、走査型トンネル顕微
鏡の探針を利用した電界蒸発により一部除去し、さらに
Ｂ元素薄膜のＡ元素基板表面からの脱離温度以上に保持
して上記電界蒸発したＢ元素薄膜端部からＢ元素薄膜を
除去して形成することを特徴とするエピタキシー方法。
【請求項１１】請求項１に記載のエピタキシー方法にお
いて、上記部分的に成長させたＢ元素薄膜を、走査型ト
ンネル顕微鏡の探針を利用した電界蒸発によりＡ元素基
板表面からＡ元素の原子を除去して溝を掘り、その後Ｂ
元素薄膜をＡ元素基板表面全体に成長させ、Ｂ元素薄膜
のＡ元素基板表面からの脱離温度以上に保持して前記の
Ａ元素基板表面の溝に成長したＢ元素薄膜以外のＢ元素
薄膜を除去して形成することを特徴とするエピタキシー
方法。
【請求項１２】請求項１に記載のエピタキシー方法にお
いて、上記部分的に成長させたＢ元素薄膜を、Ｂ元素を
Ａ元素基板表面に蒸着しながら或はした後に、走査型ト
ンネル顕微鏡の探針を所定の位置に保持し、前記探針に
電圧を印加したときに生じる電気力により、前記蒸着Ｂ
元素を集積して形成することを特徴とするエピタキシー
方法。
【請求項１３】請求項７に記載のエピタキシー方法を用
いて作製されたことを特徴とする半導体電子・光素子。