JPH06289066A - Ac input measuring apparatus - Google Patents
Ac input measuring apparatusInfo
- Publication number
- JPH06289066A JPH06289066A JP7163293A JP7163293A JPH06289066A JP H06289066 A JPH06289066 A JP H06289066A JP 7163293 A JP7163293 A JP 7163293A JP 7163293 A JP7163293 A JP 7163293A JP H06289066 A JPH06289066 A JP H06289066A
- Authority
- JP
- Japan
- Prior art keywords
- input
- period
- output
- measured
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、交流信号の実効値,或
いは平均値を測定する装置に関し、特にデジタル・サン
プリング方式による総和平均法で交流入力の実効値,或
いは平均値を求めるようにした測定装置に関するもので
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device for measuring an effective value or an average value of an alternating current signal, and more particularly, to obtain an effective value or an average value of an alternating current input by a sum averaging method by a digital sampling method. The present invention relates to a measuring device.
【0002】[0002]
【従来の技術】デジタル・サンプリング方式による総和
平均法で交流入力の実効値,或いは平均値を測定するよ
うな場合、測定周期が被測定信号の周期の整数倍でない
とき、図3に示すように誤差Eを生じる。なお、図3に
おいて、Tは測定期間を示すものである。2. Description of the Related Art In the case where the effective value or the average value of an AC input is measured by a sum averaging method using a digital sampling method, when the measurement cycle is not an integral multiple of the cycle of the signal under measurement, as shown in FIG. An error E is produced. In addition, in FIG. 3, T represents a measurement period.
【0003】このように、測定周期と被測定交流入力の
波形の周期が相違することに伴って生じる誤差を除去す
る為には、従来次のような方法がとられていた。 測定器内で発生するサンプリング周波数を被測定入力
の周波数に追従させる位相同期発振器を用いる。 被測定入力の多数の周期に渡って測定を行い、誤差を
小さくする。 被測定入力の周期を測定し、測定期間を定める。 しかし、の手段は位相同期発振器として、広い周波数
範囲に渡って追従動作をする高級なものを用いなければ
ならない。またの手段は測定周期が長くなり、の手
段では被測定入力の周期と測定期間との同時性がない。
その為、被測定入力の周期が変化した場合、測定期間が
被測定入力の周期の整数倍にならない。等、従来行われ
ていた解決方法は必ずしも満足できるものはなかった。In order to eliminate the error caused by the difference between the measurement cycle and the cycle of the waveform of the AC input to be measured, the following method has been conventionally used. A phase-locked oscillator that causes the sampling frequency generated in the measuring instrument to follow the frequency of the measured input is used. The measurement is performed over many cycles of the measured input to reduce the error. The period of the input to be measured is measured and the measurement period is determined. However, this means must use a high-grade phase-locked oscillator that performs a tracking operation over a wide frequency range. In the other means, the measurement cycle becomes long, and in the means, there is no simultaneity between the cycle of the input to be measured and the measurement period.
Therefore, when the cycle of the measured input changes, the measurement period does not become an integral multiple of the cycle of the measured input. However, none of the conventional solutions have been satisfactory.
【発明が解決しようとする課題】本発明の目的は、位相
同期発振器等の高級なものを用いず、且つ被測定入力の
周期が変化しても、短い測定期間で正確に実効値,或い
は平均値を測定することのできる測定装置を実現するこ
とにある。SUMMARY OF THE INVENTION An object of the present invention is not to use a high-quality phase-locked oscillator or the like, and even if the period of the input to be measured changes, the effective value or average value can be accurately measured in a short measurement period. It is to realize a measuring device capable of measuring a value.
【0004】[0004]
【課題を解決するための手段】本発明は、被測定の交流
入力をサンプル・クロックに従ってデジタル信号に変換
するアナログ・デジタル変換器を有し、このアナログ・
デジタル変換器の出力より総和平均法で交流入力の実効
値,或いは平均値を求めるようにした装置において、前
記交流入力の周期に対応した信号がそのクロック端子に
印加されて交流入力の周期の整数倍の期間ハイレベルの
信号を出力するDタイプのフリップ・フロップを備え、
このフリップ・フロップの出力信号がハイレベルの期間
ゲートを介して前記アナログ・デジタル変換器にサンプ
ル・クロックを供給すように構成したものである。The present invention comprises an analog-to-digital converter for converting an AC input to be measured into a digital signal according to a sample clock.
In a device in which the effective value or the average value of the AC input is obtained from the output of the digital converter by the sum averaging method, a signal corresponding to the cycle of the AC input is applied to its clock terminal to obtain an integer of the cycle of the AC input. Equipped with a D-type flip-flop that outputs a high level signal for twice the period,
The output signal of the flip-flop is configured to supply the sample clock to the analog-to-digital converter via the gate during the high level period.
【0005】[0005]
【作用】このような本発明では、フリップ・フロップの
出力信号のハイレベル期間は被測定入力交流の周期の整
数倍となる。According to the present invention as described above, the high level period of the output signal of the flip-flop is an integral multiple of the period of the input AC to be measured.
【0006】[0006]
【実施例】以下図面を用いて被測定の交流入力の実効値
を測定する装置に例を取って本発明を説明する。図1は
本発明に係わる実効値測定装置の一実施例の回路図であ
る。図においてinは被測定の交流入力を示すものであ
る。1は入力inを適当な値の電圧に変換する入力回
路、2は入力回路1の出力をサンプル・ホールドしてデ
ジタル信号に変換するアナログ・デジタル変換器(以
下、A/D変換器と言う)である。3はA/D変換器2
の瞬時出力値を基にして総和平均法により、下式(1)
の演算を行うことによって被測定入力の実効値を求める
デジタル・シグナル・プロセツサである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings by taking an example of an apparatus for measuring an effective value of an AC input to be measured. FIG. 1 is a circuit diagram of an embodiment of an effective value measuring device according to the present invention. In the figure, in indicates an AC input to be measured. Reference numeral 1 is an input circuit for converting the input in into a voltage having an appropriate value, and 2 is an analog / digital converter for sampling and holding the output of the input circuit 1 to convert it into a digital signal (hereinafter referred to as an A / D converter). Is. 3 is an A / D converter 2
Based on the instantaneous output value of
It is a digital signal processor that calculates the effective value of the input to be measured by performing the calculation of.
【数1】 なお、数1において、nはサンプル数,vnは被測定交
流入力の瞬時値を表す。4は回路全体の制御を司ると共
に、デジタル・シグナル・プロセツサ3により求められ
た実効値波形を表示部5で表示させるマイクロ・プロセ
ッサ(以下、CPUという)である。[Equation 1] In Expression 1, n represents the number of samples, and vn represents the instantaneous value of the measured AC input. Reference numeral 4 is a microprocessor (hereinafter referred to as CPU) which controls the entire circuit and causes the display unit 5 to display the effective value waveform obtained by the digital signal processor 3.
【0007】6はサンプル・クロック発振器、7はアン
ド・ゲートである。サンプル・クロック発振器6の出力
はゲート7に一方の入力として加えられ、ゲート7の出
力はサンプル・クロックとしてA/D変換器2に加えら
れる。8は波形整形回路で、その入力端は入力回路1の
出力端に接続されている。9は一定期間ハイレベルの信
号を出力する仮測定時間発生器、10は波形整形回路8
の出力端がCK(クロック)端子に接続され、仮測定時
間発生器12の出力端がD端子に接続され、出力端子Q
がアンド・ゲート7の他方の入力端子に接続されたDタ
イプのフリップ・フロップである(以下、D−FFと言
う)。このような構成の本発明装置の動作を図2の波形
図を用いて説明する。Reference numeral 6 is a sample clock oscillator, and 7 is an AND gate. The output of the sample clock oscillator 6 is applied to the gate 7 as one input, and the output of the gate 7 is applied to the A / D converter 2 as the sample clock. Reference numeral 8 is a waveform shaping circuit, the input end of which is connected to the output end of the input circuit 1. Reference numeral 9 is a temporary measurement time generator that outputs a high level signal for a certain period, and 10 is a waveform shaping circuit 8.
Is connected to the CK (clock) terminal, the output terminal of the temporary measurement time generator 12 is connected to the D terminal, and the output terminal Q
Is a D-type flip-flop connected to the other input terminal of the AND gate 7 (hereinafter referred to as D-FF). The operation of the device of the present invention having such a configuration will be described with reference to the waveform chart of FIG.
【0008】図2の(イ)に被測定の入力交流inの波
形を示す。この交流入力inは入力回路1を介してA/
D変換器2に加えられる。A/D変換器2は入力回路1
の出力をデジタル信号に変換し、その変換されたデジタ
ル信号がデジタル・シグナル・プロセツサ3に加えられ
て式(1)に示すデジタル演算が行われ、総和平均法に
より実効値が求められる。波形整形回路8は入力回路1
を介して得られる入力交流inの波形を整形し、図2の
(ロ)に示す如く入力交流inの周期に対応した方形波
信号を出力する。この波形整形回路8の出力はD−FF
10のCK端子に加えられる。FIG. 2A shows the waveform of the input AC in which is measured. This AC input in is input via the input circuit 1 to A /
It is added to the D converter 2. The A / D converter 2 is the input circuit 1
Is converted into a digital signal, and the converted digital signal is added to the digital signal processor 3 to perform the digital calculation shown in the equation (1), and the effective value is obtained by the sum averaging method. The waveform shaping circuit 8 is the input circuit 1
The waveform of the input AC in obtained via the signal is shaped, and a square wave signal corresponding to the cycle of the input AC in is output as shown in FIG. The output of this waveform shaping circuit 8 is D-FF.
10 CK terminals.
【0009】一方、仮測定時間発生器9は、図2の
(ハ)で示す如くのタイミングで一定期間ハイレベルの
信号を発生し、このハイレベル信号はD−FF10のD
端子に加えられる。D−FF10は、そのQ出力波形を
図2の(ニ)で示す如く,D端子に加えられる仮測定時
間発生器9の出力がハイになった後、CK端子に加えら
れる次の波形整形回路8の出力の立ち上がりでハイレベ
ルとなり、仮測定時間発生器9の出力がロウがになった
後、次の波形整形回路8の出力の立ち上りでロウレベル
となる。このようなD−FF10の出力はゲート制御信
号としてアンド・ゲート7に加えられる。On the other hand, the tentative measurement time generator 9 generates a high level signal for a certain period at the timing shown in FIG. 2C, and this high level signal is D of the D-FF 10.
Added to the terminal. The D-FF 10 has its Q output waveform, as shown in FIG. 2D, the next waveform shaping circuit applied to the CK terminal after the output of the temporary measurement time generator 9 applied to the D terminal becomes high. 8 goes high at the rising edge of the output, the output of the temporary measurement time generator 9 goes low, and then goes low at the next rising edge of the waveform shaping circuit 8. The output of the D-FF 10 is applied to the AND gate 7 as a gate control signal.
【0010】サンプル・クロック発振器6は図2の
(ホ)に示す如くのクロックを発振し、このクロックは
アンド・ゲート7に加えられる。このクロックはD−F
F10のQ出力がハイレベルの期間,図2の(へ)に示
す如くゲート7を通過する。ゲート7を通過したクロッ
クは、サンプリング信号としてA/D変換器2に加えら
れる。A/D変換器2はこのクロックで入力回路1の出
力をサンプリングし、入力交流inをデジタル信号に変
換する。The sample clock oscillator 6 oscillates a clock as shown in FIG. 2E, and this clock is applied to the AND gate 7. This clock is DF
While the Q output of F10 is at the high level, it passes through the gate 7 as shown in (v) of FIG. The clock that has passed through the gate 7 is added to the A / D converter 2 as a sampling signal. The A / D converter 2 samples the output of the input circuit 1 with this clock and converts the input AC in into a digital signal.
【0011】ここで、本発明においては、D−FF10
のCK端子に加えられる波形整形回路8の出力信号は被
測定の入力交流inの周期に対応し、この周期の整数倍
期間だけアンド・ゲート7を開にしてサンプル・クロッ
クをA/D変換器2に与えて入力交流inをデジタル変
換するようにしているので、測定周期は被測定の入力交
流波形の周期の整数倍となり、図3で示したような誤差
Eは生じない。このようにして測定された実効値はCP
U4の制御の基に表示器5で表示される。Here, in the present invention, the D-FF 10
The output signal of the waveform shaping circuit 8 applied to the CK terminal of corresponds to the cycle of the input alternating current in to be measured, and the AND gate 7 is opened for an integer multiple of this cycle to convert the sample clock into an A / D converter. Since the input alternating current in is digitally converted by being given to 2, the measurement cycle is an integral multiple of the cycle of the input alternating current waveform to be measured, and the error E as shown in FIG. 3 does not occur. The effective value measured in this way is CP
It is displayed on the display 5 under the control of U4.
【0012】なお、上述した実施例では実効値を測定す
る装置について説明したが、図1の回路においてデジタ
ル・シグナル・プロセツサ3として、サンプル数をnと
したとき下式2の演算を行い、入力交流inの平均値を
求めるものを用いるようにすれば、図1の装置はデジタ
ル・サンプリング方式により総和平均法で入力交流in
の平均値を測定する平均値測定装置とすることができ
る。In the above-mentioned embodiment, the device for measuring the effective value has been described, but in the circuit of FIG. 1, the digital signal processor 3 performs the calculation of the following formula 2 when the number of samples is n, and the input is performed. If an apparatus for obtaining an average value of AC in is used, the apparatus of FIG.
An average value measuring device for measuring the average value of
【数2】 [Equation 2]
【0013】[0013]
【発明の効果】本発明によれば、サンプル・クロックは
被測定の入力交流波形の周期の整数倍の期間だけアナロ
グ・デジタル変換器に入力されるように構成したので、
測定周期は被測定入力波形の周期の整数倍となり、測定
周期に伴う誤差が生じることのない装置を得ることが出
来る。しかも、高価な位相同期発振器が不要で、測定時
間も短く、かつ入力波形の周期測定と被測定入力の測定
期間に同時性が有るので、入力波形の周期が変化しても
常に測定周期は入力波形の周期の整数倍の関係を保つも
のとなる。According to the present invention, the sample clock is configured to be input to the analog-to-digital converter for a period that is an integral multiple of the period of the input AC waveform to be measured.
The measurement cycle is an integral multiple of the cycle of the input waveform to be measured, and it is possible to obtain an apparatus in which no error occurs due to the measurement cycle. Moreover, since an expensive phase-locked oscillator is not required, the measurement time is short, and the period measurement of the input waveform and the measurement period of the measured input are synchronized, the measurement period is always input even if the period of the input waveform changes. The relationship is an integer multiple of the waveform period.
【図1】本発明の測定装置の一実施例を示した回路図で
ある。FIG. 1 is a circuit diagram showing an embodiment of a measuring apparatus of the present invention.
【図2】図1の測定装置の動作を説明する為の波形図で
ある。FIG. 2 is a waveform diagram for explaining the operation of the measuring device in FIG.
【図3】従来の測定装置の動作を説明する為の波形図で
ある。FIG. 3 is a waveform diagram for explaining the operation of a conventional measuring device.
2 アナログ・デジタル変換器 6 サンプル・クロック発振器 8 波形整形回路 10 Dタイプ・フリップ・フロップ゜ 2 analog-digital converter 6 sample clock oscillator 8 waveform shaping circuit 10 D-type flip-flop
───────────────────────────────────────────────────── フロントページの続き (72)発明者 塩田 敏昭 東京都武蔵野市中町2丁目9番32号 横河 電機株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Toshiaki Shioda 2-9-32 Nakamachi, Musashino City, Tokyo Yokogawa Electric Co., Ltd.
Claims (2)
従ってデジタル信号に変換するアナログ・デジタル変換
器を有し、このアナログ・デジタル変換器の出力より総
和平均法によって被測定の交流入力の実効値を求めるよ
うにした装置において、 前記被測定の交流入力波形の周期に対応した信号がその
クロック端子に印加されて前記交流入力波形の周期の整
数倍の期間ハイレベルの信号を出力するDタイプのフリ
ップ・フロップを備え、このフリップ・フロップの出力
信号がハイレベルの期間ゲートを介して前記アナログ・
デジタル変換器にサンプル・クロックを供給すように構
成したことを特徴とする交流入力測定装置。1. An effective value of an AC input to be measured, comprising an analog-digital converter for converting an AC input to be measured into a digital signal according to a sample clock, and an output of the analog-digital converter being summed and averaged. In a device for determining the above, a signal corresponding to the cycle of the AC input waveform to be measured is applied to its clock terminal to output a high level signal for a period of an integral multiple of the cycle of the AC input waveform. A flip-flop is provided, and the output signal of the flip-flop is gated to the analog
An AC input measuring device, characterized in that it is arranged to supply a sample clock to a digital converter.
従ってデジタル信号に変換するアナログ・デジタル変換
器を有し、このアナログ・デジタル変換器の出力より総
和平均法によって被測定の交流入力の平均値を求めるよ
うにした装置において、 前記被測定の交流入力波形の周期に対応した信号がその
クロック端子に印加されて前記交流入力波形の周期の整
数倍の期間ハイレベルの信号を出力するDタイプのフリ
ップ・フロップを備え、このフリップ・フロップの出力
信号がハイレベルの期間ゲートを介して前記アナログ・
デジタル変換器にサンプル・クロックを供給すように構
成したことを特徴とする交流入力測定装置。2. An analog-to-digital converter for converting an AC input to be measured into a digital signal according to a sample clock, and an average value of the AC input to be measured by a sum averaging method from an output of the analog-digital converter. In a device for determining the above, a signal corresponding to the cycle of the AC input waveform to be measured is applied to its clock terminal to output a high level signal for a period of an integral multiple of the cycle of the AC input waveform. A flip-flop is provided, and the output signal of the flip-flop is gated to the analog
An AC input measuring device, characterized in that it is arranged to supply a sample clock to a digital converter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7163293A JPH06289066A (en) | 1993-03-30 | 1993-03-30 | Ac input measuring apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7163293A JPH06289066A (en) | 1993-03-30 | 1993-03-30 | Ac input measuring apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06289066A true JPH06289066A (en) | 1994-10-18 |
Family
ID=13466226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7163293A Pending JPH06289066A (en) | 1993-03-30 | 1993-03-30 | Ac input measuring apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06289066A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11202003A (en) * | 1997-11-10 | 1999-07-30 | Fluke Corp | Rms converter, method and apparatus for measuring rms of power line signal at high rate |
-
1993
- 1993-03-30 JP JP7163293A patent/JPH06289066A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11202003A (en) * | 1997-11-10 | 1999-07-30 | Fluke Corp | Rms converter, method and apparatus for measuring rms of power line signal at high rate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001289892A (en) | Method and device for measuring jitter | |
WO2002076008A2 (en) | Apparatus for and method of measuring jitter | |
JP2007024657A (en) | Sampling device and sampling method | |
JPH06289066A (en) | Ac input measuring apparatus | |
US20040167733A1 (en) | Mixer-based timebase for sampling multiple input signal references asynchronous to each other | |
JP2000180484A (en) | Apparatus for measuring harmonic wave | |
JP4175704B2 (en) | Circuit element measuring device | |
JP2000121679A (en) | Test method for electronic watthour meter and electronic watthour meter | |
JPH04105073A (en) | Measuring device for effective value | |
US6469492B1 (en) | Precision RMS measurement | |
JP3106450B2 (en) | Power measurement device | |
JPH08146160A (en) | Time counting device | |
JP2000055953A (en) | Apparatus for measuring circuit element | |
JP3284146B2 (en) | Waveform data calculation device | |
JP3284145B2 (en) | PLL synchronous measuring device | |
JP2879452B2 (en) | Digital power meter | |
JPH0658377U (en) | Sampling type measuring instrument | |
Ihlenfeld et al. | Quasi-synchronous microcontroller-based highly accurate digital sampling of AC signals | |
KR950004833B1 (en) | Method and apparatus for measuring powerfactor of wattmeter | |
JP2541049Y2 (en) | Watt meter | |
JPH04212015A (en) | Average value rectifying type measuring apparatus | |
Mohns et al. | Fast synchronous AC-DC-transfer with thermal converters | |
JPS60246122A (en) | Differentiation gain measuring circuit | |
JPH063372A (en) | Digital sampling oscilloscope apparatus,method for measuringtime-axis error thereof and method of calibration | |
JP3071456B2 (en) | Vector correction type sample hold circuit |