JPH06283657A

JPH06283657A - 半導体装置の製造方法および半導体装置組立モジュールならびに半導体装置用試験装置

Info

Publication number: JPH06283657A
Application number: JP5071336A
Authority: JP
Inventors: Norihiro Fujita; 典裕藤田
Original assignee: Hitachi Ltd; Hitachi Computer Engineering Co Ltd
Current assignee: Hitachi Ltd; Hitachi Computer Engineering Co Ltd
Priority date: 1993-03-30
Filing date: 1993-03-30
Publication date: 1994-10-07

Abstract

(57)【要約】【目的】半導体装置におけるバーンイン時のリード損
傷防止。【構成】半導体装置製造に必要な単位リードパターン
４の一部をそれぞれ構成するリードパターンを複数有す
る４枚の金属製のリードフレーム７を絶縁体を介して重
ねて多層リードフレーム２を形成する。多層リードフレ
ーム２の同一端に突出した板状の試験用端子３を設け
る。試験用端子３は信号用端子Ａ，グランド用端子Ｂ，
電源用端子Ｃ，試験信号用端子Ｄとなり、信号配線ａ，
グランド配線ｂ，電源配線ｃ，試験信号配線ｄを介して
所定のリード６に電気的に繋がる。組立，封止を行って
半導体装置組立モジュール１を製造する。試験用端子３
をバーンイン試験装置のコネクタ１３に装着してバーン
インを行い、その後、リード切断・成形を行って半導体
装置を製造する。リード６をコネクタ１３に装着しない
ことにより、リード６の損傷が防止できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法お
よび半導体装置組立モジュールならびに半導体装置の加
速寿命試験（バーンイン試験）等を行う半導体装置用試
験装置に関する。

【０００２】半導体装置はその製品の信頼度を保証する
ためにも、各種の試験（測定・検査）を行って良品を選
択している。このような良品選択手法（スクリーニン
グ）の一つとして、バーンイン試験がある。たとえば、
工業調査会発行「電子材料別冊号」1985年11月20日、P2
27〜P231には、バーンイン装置について記載されてい
る。この文献にはバーンイン装置の基本的な構成が開示
されている。バーンイン装置はテストチャンバ（オーブ
ン），パワーサプライ，プログラムボード，ドライバー
ボード，デバイスボードおよびパターンジェネレータ等
から成り立っている。前記デバイスボードにおいては、
パッケージによって一枚のボードに数十〜数百個のソケ
ットを装着する。また機種によっては４ゾーンで４種同
時にバーンイン可能となっている。また、同文献にはバ
ーンイン装置として、モニタードバーンイン装置，フェ
イルビットモニタ付バーンイン装置，テストバーンイン
装置および耐湿バーンイン装置がある旨記載されてい
る。

【０００３】一方、日経ＢＰ社発行「日経マイクロデバ
イス」1989年６月号、同年６月１日発行、P103〜P109お
よび日経ＢＰ社発行「日経マイクロデバイス」1991年２
月号、同年２月１日発行、Ｐ68〜Ｐ70には、リードフレ
ームを多層構造にしたＱＦＰ（Quad Flat Package ）が
開示されている。前記文献による多層リードフレーム
は、インナー・リードを信号，電源，接地と三つのフレ
ームに分けて３層構造とし、各フレームを両面接着テー
プで接着した構造となっている。前記３枚のフレームの
リードパターンは、インナー・リードを構成する単位リ
ードパターンのそれぞれ一部を受け持つパターンとなっ
ている。そして、３枚のフレームが重ねられることによ
って、単位リードパターンが形成される。また、この文
献には前記多層リードフレームはＱＦＰ，ＰＬＣＣ（Pl
astic Leaded Chip Carrier ），ＤＩＰ（Dual Inline
Package ）にも応用できる旨記載されている。また、後
者の文献には、アウター・リードとなる金属フレーム
と、電源用の金属フレームを両面に接着剤が付いたテー
プで接着した構造についても記載されている。

【０００４】

【発明が解決しようとする課題】従来、半導体装置にお
けるバーンイン試験（加速寿命試験）においては、製品
１個づつをバーンイン用基板のソケットに挿入し、基板
単位でバーンインを行っている。近年、半導体装置の端
子（リード）ピッチ挟小化に伴い、端子部の機械的強度
が低下している。しかし、半導体装置をバーンイン用基
板に取り付ける手法は、以前として半導体装置のリード
をソケットに挿入する形態であり、リード強度低下に起
因するリード曲がりやソケットとの連繋性（コプラナリ
ティ）の悪化について配慮されていない。また、従来
は、図１３のフローチャートに示すように、モールド工
程後にリードの切断・成形を行い、その後にバーンイン
試験を行っている。また、バーンイン試験後には、半導
体装置の良不良の選別が行われる。

【０００５】本発明者は、前記多層リードフレーム構造
において、インナー・リード部分だけでなく、同じ外形
寸法のリードフレームを重ね合わせる構造にすることに
よって試験用端子を設け、この試験用端子を利用するこ
とによって多層リードフレームの状態でバーンイン試験
が行なえるのではないか、との考えのもとに本発明をな
した。

【０００６】本発明の目的は、バーンイン試験において
リードを損傷させることのない半導体装置の製造技術を
提供することにある。

【０００７】本発明の他の目的は、多層リードフレーム
の状態でバーンイン試験が行える半導体装置組立モジュ
ールおよび半導体装置用試験装置（バーンイン試験装
置）を提供することにある。本発明の前記ならびにその
ほかの目的と新規な特徴は、本明細書の記述および添付
図面からあきらかになるであろう。

【０００８】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、半導体装置の製造途中の
状態である半導体装置組立モジュールは、リードフレー
ムを複数有する４枚の金属製のリードフレームが絶縁性
両面テープによってそれぞれ部分的に接着されて４層構
造となっている。各リードフレームは外周の枠部も相互
に対面して絶縁的に重なるような形状となるとともに、
各リードフレームの一端側にはそれぞれ突出した板状の
試験用端子が設けられている。これにより、４枚のリー
ドフレームのリードパターンはそれぞれ異なり、重ね合
わされることによって半導体装置製造のための単位リー
ドパターンを構成するようになっている。リードフレー
ムは、信号用リードフレーム，グランド用リードフレー
ム，電源用リードフレーム、試験信号用リードフレーム
からなり、前記グランド用リードフレームの中央のチッ
プ固定部に半導体チップが固定されている。各リードの
内端は導電性のワイヤを介して前記半導体チップの所定
の電極に接続されている。また、前記半導体チップ，ワ
イヤ，リード内端部分はレジンによるパッケージによっ
て封止されている。

【０００９】本発明によるバーンイン試験装置において
は、前記４層のリードフレームに設けられた前記試験用
端子が装着できるソケットが設けられている。

【００１０】本発明の半導体装置の製造方法において
は、相互に外形が同一寸法となり、かつリードパターン
が単位リードパターンの一部を構成する金属製からなる
信号用リードフレーム，チップ固定部を有するグランド
用リードフレーム，電源用リードフレーム，試験信号用
リードフレームが用意される。これらリードフレームの
同一端には相互にずれかつ板状に突出した試験用端子が
設けられている。前記リードフレームは絶縁性の両面接
着テープ（絶縁体）で相互に重なるように貼り付けられ
て多層リードフレームとなる。つぎに、前記チップ固定
部に半導体チップが固定されるとともに、この半導体チ
ップの電極と各リード内端は導電性のワイヤで電気的に
接続される。つぎに、前記半導体チップ，ワイヤ，リー
ド内端等はモールドによって形成されるパッケージで被
われる。これによって前記半導体装置組立モジュールが
製造される。つぎに、半導体装置組立モジュールは、前
記バーンイン試験装置のソケットに試験用端子を介して
装着されてバーンイン試験が行われる。バーンイン試験
後は、多層リードフレームの不要部分の切断除去および
リードの成形が行われて単体の半導体装置が製造され
る。半導体装置は選別されて良品のみが選ばれる。

【００１１】

【作用】上記した本発明によれば、半導体装置の製造に
おいて、多層リードフレームに半導体装置を組み込んだ
製造途中段階となる半導体装置組立モジュールをバーン
イン可能なように試験用端子を設けたことと、前記試験
用端子の装着が可能なソケットをバーンイン試験装置に
設けたことによって、リード切断・成形が行われない半
導体装置の製造途中段階で半導体装置のバーンイン試験
が可能となる。この結果、バーンイン試験時、半導体装
置のリードを構成するリードパターンには、何ら外力が
加わらず、リードが曲がる等のリード損傷の発生が防止
できる。

【００１２】また、本発明のバーンイン試験装置および
半導体装置組立モジュールによれば、バーンイン試験に
おいてソケットに装着される試験用端子はリードフレー
ムの一部を使用するため、幅も広いことから機械的強度
が高く、ソケットへの挿脱時変形し難くなる。また、本
発明によれば、前記試験用端子は面積が広くソケットに
確実に装着できるため、試験用端子とソケットは確実に
電気的に接触し、安定したバーンイン試験が可能とな
る。

【００１３】本発明の半導体装置の製造方法によれば、
複数の半導体装置部分を有する半導体装置組立モジュー
ルをバーンイン試験装置に装着してバーンイン試験を行
うことから、被試験物の挿脱作業が容易となるととも
に、作業時間も短縮される。

【００１４】

【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図１は本発明の一実施例による半導体装置
組立モジュールとバーンイン試験装置のソケットを示す
模式図、図２は本発明の半導体装置組立モジュールの要
部を示す模式的斜視図、図３は多層リードフレームの模
式的分解斜視図、図４は半導体チップが固定されかつワ
イヤボンディングが施された多層リードフレームの斜視
図、図５は本発明の一実施例によるバーンイン試験装置
の外観を示す斜視図、図６は同じくバーンイン試験装置
におけるソケットを示す斜視図、図７は同じくソケット
および試験用端子を示す断面図、図８は半導体チップの
回路構成を示す模式図、図９は本発明の半導体装置にお
ける信号リードと電源リードにワイヤが接続された状態
を示す断面図、図１０は本発明の半導体装置におけるグ
ランドリードにワイヤが接続された状態を示す断面図、
図１１は本発明の半導体装置における信号リードと試験
信号リードにワイヤが接続された状態を示す断面図、図
１２は本発明の半導体装置の製造における一部の工程を
示すフローチャートである。

【００１５】本発明の半導体装置の製造方法において
は、図１２のフローチャートで示すように、モールド工
程後にバーンイン（バーンイン試験）を行い、その後、
リードの切断・成形を行って半導体装置を製造し、さら
に選別を行うものである。バーンインは、半導体装置の
製造途中の状態である本発明による半導体装置組立モジ
ュール１の状態で行う。すなわち、図１に示すように、
半導体装置組立モジュール１の試験用端子３が、バーン
イン試験装置のバーンイン用基板１２に設けられたソケ
ット１３に装着されてバーンイン試験ができるようにな
っている。

【００１６】半導体装置組立モジュール（モジュール）
１は、複数枚の金属性のリードフレームを絶縁体を介し
て重ね合わせた多層リードフレーム構造となっている。
この実施例では、多層リードフレーム２は、信号用リー
ドフレーム，グランド用リードフレーム，電源用リード
フレーム，試験信号用リードフレームの４枚となってい
る。そして、これらリードフレームの同一端には、相互
にずれて試験用端子（端子）３が設けられている。半導
体装置組立モジュール１においては、多層リードフレー
ム２の長手方向に沿って半導体装置を製造するための単
位リードパターン４が並んで複数配置されている。図１
では紙面の都合から３つの単位リードパターン４を示し
てある。前記単位リードパターン４において、中央の矩
形部分が図示しない半導体チップ等を被うレジンからな
るパッケージ５であり、このパッケージ５の４辺からそ
れぞれ放射状に延在する線部分がリード６である。そし
て、リード６の外端が到達する矩形の外側がそれぞれリ
ードフレームの枠部となっている。図１では各リードフ
レームの区別はしてないが、左端の試験用端子３がそれ
ぞれのリードフレームの突出した板状部分で形成され、
図１の上から下に向けて信号用端子Ａ，グランド（ＧＮ
Ｄ）用端子Ｂ，電源（Ｖ_DD）用端子Ｃ，試験信号用端子
Ｄとなっている。そして、これら信号用端子Ａ，グラン
ド用端子Ｂ，電源用端子Ｃ，試験信号用端子Ｄは、信号
配線ａ，グランド（ＧＮＤ）配線ｂ，電源（Ｖ_DD）配線
ｃ，試験信号配線ｄを介して、前記各単位リードパター
ン４の所定のリード６に電気的に接続されている。前記
信号配線ａ，グランド配線ｂ，電源配線ｃ，試験信号配
線ｄは、実際にはリードフレームの外枠で形成される。

【００１７】図１に示すように、本発明においては、本
発明によるバーンイン試験装置１１におけるソケット１
３に、本発明の半導体装置組立モジュール１を試験用端
子３を介して装着することによってバーンインを行うこ
とから、リード６には何ら外力が加わらず、リード曲が
り発生等の損傷が発生しなくなる。また、ソケット１３
には、リード６に比較して大幅に幅が広い機械的強度が
高い試験用端子３が挿脱されるため、ソケット１３への
試験用端子３の挿脱が容易となるとともに、ソケット１
３と試験用端子３との電気的コンタクトが確実となり、
バーンイン試験が安定する。

【００１８】つぎに、本発明による半導体装置の製造に
ついて説明する。半導体装置の製造においては、図３に
示すように、４枚の金属製のリードフレーム７が用意さ
れる。そして、これら４枚のリードフレーム７はそれぞ
れ位置決めして重ねられ、かつ相互に絶縁性の両面接着
テープ（テープ）９で貼り付けられ、図４に示すような
多層リードフレーム２となる。各リードフレーム７は、
鉄−ニッケル合金や銅合金で形成された細長（短冊）矩
形板となり、厚さは半導体装置によって異なるが、たと
えば、０．１５〜０．２ｍｍ程度の厚さとなっている。
また、多層リードフレーム２は、従来のリードフレーム
と同様に、その長手方向に沿って半導体装置を製造する
に必要な単位リードパターン４が並んで配列され、一枚
の多層リードフレーム２から複数の半導体装置が製造さ
れるようになっている。４枚のリードフレーム７のリー
ドパターンは、前記単位リードパターン４の一部を構成
するリードパターンとなり、４枚のリードフレーム７が
重ねられて始めて単位リードパターン４が形成されるよ
うになっている。この実施例では、リードフレーム７
は、図２および図３に示すように、信号用リードフレー
ム２０，グランド（ＧＮＤ）用リードフレーム２１，電
源用（Ｖ_DD）リードフレーム２２，試験信号用リードフ
レーム２３の４枚となっている。

【００１９】前記グランド用リードフレーム２１は、図
３および図４に示すように、リードフレーム７の矩形状
の枠部２４の中央に矩形状のチップ固定部２５が設けら
れている。このチップ固定部（タブ）２５は、枠部２４
の四隅から延在するタブ吊りリード２６によって支持さ
れている。このチップ固定部２５上には、多層リードフ
レーム２の状態で半導体チップ２７（チップ）が固定さ
れる。また、前記チップ固定部２５に向かって枠部２４
の内側縁から数本のリード６が延在している。グランド
用リードフレーム２１のリードパターンは、枠部２４の
４辺の略中央からそれぞれ１本のリード６（グランドリ
ード６Ｂ）を延在するパターンとなり、図４では右上が
りの線によるハッチングを施して示すリード６である。
グランド用リードフレーム２１は上から２層目のリード
フレーム７となる。

【００２０】電源用リードフレーム２２は、上から３層
目のリードフレーム７となり、枠部２４の対面する一方
の２辺からそれぞれ１本づつリード６（電源リード６
Ｃ）を延在させるリードパターンとなっている。この電
源用リード６Ｃは、図４では右下がりの線によるハッチ
ングを施して示すリード６である。試験信号用リードフ
レーム２３は、最下層のリードフレーム７となり、枠部
２４の対面する他方の２辺からそれぞれ１本づつリード
６（試験信号リード６Ｄ）を延在させるリードパターン
となっている。この試験信号リード６Ｄは、図４では点
々を施して示すリード６である。信号用リードフレーム
２０は、最上層のリードフレーム７となり、枠部２４の
４辺からそれぞれ複数のリード６（信号リード６Ａ）を
延在させるリードパターンとなっている。この信号リー
ド６Ａは、入力ピンや出力ピンとなる。

【００２１】各リードフレーム７の同一端、すなわち、
図３および図４における左端には、それぞれ突出した板
状の試験用端子３が設けられている。これら試験用端子
３は、相互に並んで配置されるように相互にずれて配列
されている。図４において左から右に向かって信号用端
子Ａ，グランド用端子Ｂ，電源用端子Ｃ，試験信号用端
子Ｄが並んでいる。

【００２２】つぎに、図４に示すように、このような多
層リードフレーム２のチップ固定部２５上には半導体チ
ップ２７が固定される。また、半導体チップ２７の図示
しない電極と、これに対応するリード６の内端は導電性
のワイヤ２９で電気的に接続される。多層リードフレー
ム２は４枚のリードフレーム７を重ねた構造となってい
ることから、すべてのリード６が同一平面上に位置しな
い。そこで、多層リードフレーム２を支持するテーブル
においては、テーブル面を部分的に高くし、あるいは低
くして全てのリード６を浮くことなく支持するようにし
てチップボンディングやワイヤボンディングを行えば良
い。

【００２３】つぎに、常用のトランスファモールドによ
って前記半導体チップ２７，ワイヤ２９およびリード６
の内端部分を、図２に示すように、レジンからなるパッ
ケージ５で被う。これによって、図２に示すように、多
層リードフレーム２にそれぞれ分離前状態ではあるが、
組込半導体装置２８が形成され、半導体装置組立モジュ
ール１が製造されることになる。前記トランスファモー
ルドにおいては、モールド型のパーティング面に凹凸を
設けて、高さの異なるリードを確実にモールド上下型で
挟み込むようにしてモールドを行う。モールド部分の断
面は、図９〜図１１に示すようになる。

【００２４】つぎに、このような半導体装置組立モジュ
ール１は、図１に示すように、バーンイン試験装置のバ
ーンイン用基板１２のソケット１３に装着されてバーン
イン試験が行われる。バーンイン試験装置１１は、図５
に示すように、前方に開閉扉１４を有する箱型のオーブ
ン１５となり、図示はしないが温度コントローラやパタ
ーンジェネレータ等が内蔵されている。また、前記オー
ブン１５内にはバーンイン用基板１２が配設されてい
る。そして、このバーンイン用基板１２には、図６に示
すように、ソケット１３が取り付けられている。このソ
ケット１３には、前記半導体装置組立モジュール１の階
段状に並ぶ４枚の試験用端子３が挿入される装着孔１６
が設けられている。装着孔１６内には、図７に示すよう
に金属製のソケット端子３５が設けられている。このソ
ケット端子３５は対面する２本の端子部３０を有すると
ともに、この端子部３０は弾力的に作用する巻返部３１
を有している。そして、一対の巻返部３１間に試験用端
子３を挟み込むようになっている。試験用端子３は幅が
広く機械的強度が高いことから、ソケット端子３５に挿
入する際、折れ曲がったりする心配はなく、挿脱が容易
となる。

【００２５】一方、前記半導体チップ２７は、ＣＭＯＳ
（相補型金属酸化膜半導体）からなり、図８の模式図に
示すように、内部論理回路３２やバッファ回路３３が組
み込まれている。また、前記バッファ回路３３内には、
テスト容易化回路３４も設けられている。これらの構成
は、従来の半導体チップにも設けられているものであ
る。半導体装置組立モジュール１がバーンイン試験装置
１１のソケット１３に装着され、バーンイン試験装置１
１が駆動されると、試験信号リード６Ｄからの信号によ
って、テスト容易化回路３４が作動し、入出力ピンから
なる信号リード６Ａを入力モードあるいは出力モードに
してレベルを与えるようになっている。その後、クロッ
クが入力されて内部論理回路３２が活性化（駆動）す
る。また、バーンイン試験装置１１のオーブン１５内
は、たとえば、１２５℃に維持され、組込半導体装置２
８は４８時間あるいは９６時間のバーンイン試験が行わ
れる。

【００２６】バーンイン試験が終了した後、前記半導体
装置組立モジュール１はバーンイン試験装置１１のソケ
ット１３から取り外され、リード切断が行われるととも
に、パッケージ５から突出するリード６の成形が行われ
る。この結果、図９〜図１１にその各部での断面を示す
ような半導体装置４０が製造される。この半導体装置４
０においては、リード６は表面実装のためのガルウィン
グ型となる。また、半導体装置４０は、４枚のリードフ
レーム７を重ね合わせた多層リードフレーム２を使用し
て製造されることから、パッケージ５から突出するリー
ド６は、僅かではあるが、４段に亘って延在する。図９
の断面図では信号リード６Ａと電源リード６Ｃが現れる
断面状態を示してあり、図１０の断面図ではグランドリ
ード６Ｂが現れる断面状態を示してあり、図１１の断面
図では信号リード６Ａと試験信号リード６Ｄが現れる断
面状態を示してある。この半導体装置４０では、パッケ
ージ５の内外に亘って延在するリード６（インナー・リ
ードおよびアウタ・リード）は、信号リード６Ａ，グラ
ンドリード６Ｂ，電源リード６Ｃおよび試験信号リード
６Ｄの何れも独立した構造となっている。

【００２７】

【発明の効果】（１）本発明の半導体装置の製造方法に
おいては、バーンイン試験は単体となった半導体装置の
状態ではなく、リードの切断・成形が行われない状態、
すなわち、多層リードフレームに組み込まれた組込半導
体装置の状態で行われ、かつバーンイン試験装置のソケ
ットには、リードが挿入されることなく半導体装置組立
モジュールに設けた試験用端子の装着を行うことによっ
て行われることから、従来のようなリードへの接触がな
く、リードが変形する等の不良の発生を抑えることがで
きるという効果が得られる。

【００２８】（２）上記（１）により、本発明の半導体
装置の製造方法においては、バーンイン試験装置のソケ
ットへの半導体装置組立モジュールの挿脱は、半導体装
置組立モジュールに設けた幅広の機械的強度が高い試験
用端子の挿脱で行われることから、ソケットと試験用端
子との電気的接触性が高く、安定したバーンイン試験が
可能となるという効果が得られる。

【００２９】（３）上記（１）により、本発明の半導体
装置の製造方法においては、バーンイン試験装置のソケ
ットへの半導体装置組立モジュールの挿脱は、半導体装
置組立モジュールに設けた幅広の機械的強度が高い試験
用端子の挿脱で行われることから、リードが変形し難
く、作業が容易になるという効果が得られる。

【００３０】（４）上記（１）により、本発明の半導体
装置の製造方法においては、バーンイン試験装置に対し
て、単体となった半導体装置を１個宛ソケットに装着す
る手法を採らず、ソケットに半導体装置組立モジュール
を装着することによって一度に複数の組込半導体装置を
取り付ける手法を採用していることから、被試験物の挿
脱の作業性の向上を図ることができるという効果が得ら
れる。

【００３１】（５）上記（１）により、本発明によれ
ば、直接リードに触れることなくバーンイン試験が行え
ることから、リードを細くすることが可能となり、半導
体装置の小型化が達成できるという効果が得られる。

【００３２】（６）上記（１）により、本発明によれ
ば、直接リードに触れることなくバーンイン試験が行え
ることから、バーンイン試験時リードが外力を受けて変
形して隣接するリードが相互に接触する不良も起きず、
リードピッチの狭小化が可能となり、半導体装置の小型
化が達成できるという効果が得られる。

【００３３】（７）上記（１）〜（６）により、本発明
によれば、リードを損傷させることなくかつ一度に多数
の半導体装置を装着してバーンイン試験を行えることが
できるという相乗効果が得られる。

【００３４】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。たとえば、
試験用端子は多層リードフレームの同一端に設けたが、
両端に分散させるように設けても良い。

【００３５】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＣＭＯ
Ｓの製造技術に適用した場合について説明したが、それ
に限定されるものではない。本発明は少なくともリード
フレームを使用して製造する半導体装置の製造には適用
できる。

【図面の簡単な説明】

【図１】本発明の一実施例による半導体装置組立モジ
ュールとバーンイン試験装置のソケットを示す模式図で
ある。

【図２】本発明の半導体装置組立モジュールの要部を
示す模式的斜視図である。

【図３】本発明の半導体装置組立モジュールの製造に
用いる多層リードフレームの模式的分解斜視図である。

【図４】本発明の半導体装置の製造方法において半導
体チップを固定しかつワイヤボンディングを施した多層
リードフレームの斜視図である。

【図５】本発明の一実施例によるバーンイン試験装置
の外観を示す斜視図である。

【図６】本発明の一実施例によるバーンイン試験装置
におけるソケットを示す斜視図である。

【図７】本発明の一実施例によるバーンイン試験装置
におけるソケットおよび試験用端子を示す断面図であ
る。

【図８】本発明の半導体装置に組み込まれた半導体チ
ップの回路構成を示す模式図である。

【図９】本発明の半導体装置における信号リードと電
源リードにワイヤが接続された状態を示す断面図であ
る。

【図１０】本発明の半導体装置におけるグランドリー
ドにワイヤが接続された状態を示す断面図である。

【図１１】本発明の半導体装置における信号リードと
試験信号リードにワイヤが接続された状態を示す断面図
である。

【図１２】本発明の半導体装置の製造における一部の
工程を示すフローチャートである。

【図１３】従来の半導体装置の製造における一部の工程
を示すフローチャートである。

【符号の説明】

１…半導体装置組立モジュール（モジュール）、２…多
層リードフレーム、３…試験用端子、４…単位リードパ
ターン、５…パッケージ、６…リード、６Ａ…信号リー
ド、６Ｂ…グランドリード、６Ｃ…電源リード、６Ｄ…
試験信号リード、７…リードフレーム、９…両面接着テ
ープ（テープ）、１１…バーンイン試験装置、１２…バ
ーンイン用基板、１３…ソケット、１４…開閉扉、１５
…オーブン、１６…装着孔、２０…信号用リードフレー
ム、２１…グランド用リードフレーム、２２…電源用リ
ードフレーム、２３…試験信号用リードフレーム、２４
…枠部、２５…チップ固定部（タブ）、２６…タブ吊り
リード、２７…半導体チップ（チップ）、２８…組込半
導体装置、２９…ワイヤ、３０…端子部、３１…巻返
部、３２…内部論理回路、３３…バッファ回路、３４…
テスト容易化回路、３５…ソケット端子、４０…半導体
装置、Ａ…信号用端子、ａ…信号配線、Ｂ…グランド用
端子、ｂ…グランド配線、Ｃ…電源用端子、ｃ…電源配
線、Ｄ…試験信号用端子、ｄ…試験信号配線。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 21/66 Ｈ 7630−4ＭＺ 7630−4Ｍ 23/28 Ａ 8617−4Ｍ

Claims

【特許請求の範囲】

【請求項１】単位リードパターンの一部をそれぞれ構
成するリードパターンを複数有する複数枚の金属製のリ
ードフレームが絶縁体を介して相互に重ねられてなる多
層リードフレームを用いて半導体装置を製造する方法で
あって、前記各リードフレームに半導体装置試験用の試
験用端子を設けておき、その後組立を行うとともに前記
多層リードフレームの所定部をモールドしてパッケージ
を形成し、ついで前記試験用端子を利用して半導体装置
試験装置に装着して試験を行い、さらに前記多層リード
フレームの不要リードフレーム部分の切断除去およびリ
ード成形を行って半導体装置を製造することを特徴とす
る半導体装置の製造方法。
【請求項２】単位リードパターンの一部をそれぞれ構
成するリードパターンを複数有しかつ相互がそれぞれ絶
縁体を介して重ねられて一体化される複数枚の金属製の
リードフレームと、前記各リードフレームにそれぞれ形
成された試験用端子と、前記一つのリードフレームのチ
ップ固定部に固定された半導体チップと、前記半導体チ
ップの電極と前記のリードフレームの各リードとを電気
的に接続する導電性のワイヤと、前記半導体チップおよ
びワイヤならびにリード内端部分を被う絶縁性のパッケ
ージとを有していることを特徴とする半導体装置組立モ
ジュール。
【請求項３】前記多層リードフレームを構成する各リ
ードフレームは外周の枠部も相互に対面して絶縁的に重
なるような形状となっていることを特徴とする請求項２
記載の半導体装置組立モジュール。
【請求項４】前記多層リードフレームを構成するリー
ドフレームの同一端が一致し、これら同一端に前記試験
用端子が設けられていることを特徴とする請求項２記載
または請求項３記載の半導体装置組立モジュール。
【請求項５】前記リードフレームは信号用リードフレ
ーム、グランド用リードフレーム、電源用リードフレー
ム、試験信号用リードフレームの４枚からなり、前記半
導体チップはグランド用リードフレームのチップ固定部
に固定されていることを特徴とする請求項２記載の半導
体装置組立モジュール。
【請求項６】半導体装置用試験装置であって、被試験
物は、単位リードパターンの一部をそれぞれ構成するリ
ードパターンを複数有しかつ相互がそれぞれ絶縁体を介
して重ねられて一体化される複数枚の金属製のリードフ
レームと、前記各リードフレームの端にそれぞれ形成さ
れた試験用端子と、前記一つのリードフレームのチップ
固定部に固定された半導体チップと、前記半導体チップ
の電極と前記複数枚のリードフレームの各リードとを電
気的に接続する導電性のワイヤと、前記半導体チップお
よびワイヤならびにリード内端部分を被う絶縁性のパッ
ケージとからなる半導体装置組立モジュールとなり、半
導体装置用試験装置のチャンバ内には前記試験用端子が
装着できるソケットが設けられていることを特徴とする
半導体装置用試験装置。