JPH06282348A - Serial clock generating circuit - Google Patents

Serial clock generating circuit

Info

Publication number
JPH06282348A
JPH06282348A JP5066538A JP6653893A JPH06282348A JP H06282348 A JPH06282348 A JP H06282348A JP 5066538 A JP5066538 A JP 5066538A JP 6653893 A JP6653893 A JP 6653893A JP H06282348 A JPH06282348 A JP H06282348A
Authority
JP
Japan
Prior art keywords
counter
serial clock
memory device
oscillator
serial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5066538A
Other languages
Japanese (ja)
Inventor
Masahito Okuni
大国雅人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Priority to JP5066538A priority Critical patent/JPH06282348A/en
Publication of JPH06282348A publication Critical patent/JPH06282348A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a serial clock generating method capable of simply and easily obtaining serial clocks with arm optional pattern by using general purpose elements. CONSTITUTION:This serial clock generating circuit is provided with an oscillator 10 for oscillating a pulse string with fixed frequency, a counter 20 for counting up output pulses outputted from the oscillator 10 and a memory device 30 whose respective address ports are respectively connected to corresponding output ports of the counter 20. The memory device 30 is characterized by storing clock pattern data.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、シリアルデータを送出
するシリアルデバイスに与えるシリアルクロックの生成
回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit for generating a serial clock which is supplied to a serial device which sends serial data.

【0002】[0002]

【従来の技術】この種のシリアルクロックは、シリアル
デバイスが要求するパターンのシリアルクロックを発生
させる必要から、従来は、シリアルデバイスに専用のク
ロック発生回路(チップ)を用意していた。
2. Description of the Related Art Since this type of serial clock needs to generate a serial clock having a pattern required by the serial device, conventionally, a dedicated clock generating circuit (chip) has been prepared for the serial device.

【0003】[0003]

【発明が解決しようとする課題】このため、クロック発
生回路は高価である他、必要とするシリアルクロックの
パターンが複雑であるような場合には、市販のものでは
間に合わず、自社製作しなくてはならなが、多大の手間
と時間がかかるという問題があった。
For this reason, the clock generation circuit is expensive, and when the required serial clock pattern is complicated, a commercially available one will not suffice and must be manufactured in-house. Goodbye, but there was a problem that it took a lot of time and effort.

【0004】本発明はこの問題を解消するためになされ
たもので、汎用的なチップを用いて、任意パターンのシ
リアルクロックを簡単容易に得ることができるシリアル
クロック生成回路を提供することを目的とする。
The present invention has been made to solve this problem, and an object thereof is to provide a serial clock generation circuit which can easily and easily obtain a serial clock of an arbitrary pattern by using a general-purpose chip. To do.

【0005】[0005]

【課題を解決するための手段】本発明は上記目的を達成
するため、一定周波数のパルス列を発振する発振器と、
当該発振器の出力パルスを計数するカウンタと、各アド
レスポートが、前記カウンタの対応する出力ポートにそ
れぞれ接続されたメモリデバイスとを備え、当該メモリ
デバスイは、クロックパターンデータを格納している構
成とした。
In order to achieve the above object, the present invention provides an oscillator for oscillating a pulse train having a constant frequency,
The counter that counts the output pulse of the oscillator and the memory device in which each address port is connected to the corresponding output port of the counter are provided, and the memory device stores the clock pattern data.

【0006】[0006]

【作用】本発明では、発振器、カウンタ、メモリデバイ
スといった極めて汎用的な素子を用いて、所望パターン
のシリアルクロックを得ることができる。
According to the present invention, a serial clock having a desired pattern can be obtained by using extremely general-purpose elements such as an oscillator, a counter and a memory device.

【0007】[0007]

【実施例】以下、本発明の1実施例を図面を参照して説
明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【0008】図1において、10は発振器(OSC)、
20はカウンタ(この例では、UPカウンタ)、30は
クロックパターンデータ格納したメモリデバイス(この
例では、EPROM)である。
In FIG. 1, 10 is an oscillator (OSC),
Reference numeral 20 is a counter (UP counter in this example), and 30 is a memory device (EPROM in this example) storing clock pattern data.

【0009】発振器(OSC)10は、所定周波数のパ
ルスPを発振し、このパルスPをUPカウンタ20がカ
ウントする。カウンタ20のカウント出力ポートQ0
1〜QN はメモリデバイス30のアドレスポート
0 、A1 〜AN に接続されているので、当該アドレス
のメモリ内容(データ)が、メモリデバイス30のデー
タ出力ポートD0 、D1 〜DN から出力される。
The oscillator (OSC) 10 oscillates a pulse P having a predetermined frequency, and the UP counter 20 counts this pulse P. The count output port Q 0 of the counter 20,
Since Q 1 to Q N is connected to the address port A 0, A 1 ~A N memory device 30, memory contents of the address (data), the data output port D 0 of the memory device 30, D 1 ~ It is output from D N.

【0010】今、EPROM30が4ビットデバイス
で、アドレスA0 〜A3 のデータが、(0001)、
(0100)、(0110)、(1001)であるとす
ると、例えば、出力ポートD0 の出力は、カウンタ20
がパルスPを計数する毎に、(1→0→0→1→1・・
・)となり、出力ポートD1 の出力は、カウンタ20が
パルスPを計数する毎に、(0→0→1→1→0・・
・)となり、出力ポートD2は、(0→1→1→0→0
・・・)、出力ポートD3 は、(0→0→0→1→0・
・・)となり、各出力ポートD0 、D1 〜DN から異な
るシリアルクロックパターンを得ることができる。
Now, the EPROM 30 is a 4-bit device, and the data at addresses A 0 to A 3 is (0001),
If (0100), (0110), and (1001), for example, the output of the output port D 0 is the counter 20
Every time the pulse P is counted (1 → 0 → 0 → 1 → 1 ...
, And the output from the output port D 1 is (0 → 0 → 1 → 1 → 0 ...) every time the counter 20 counts the pulse P.
・, And the output port D 2 is (0 → 1 → 1 → 0 → 0)
...), the output port D 3 is (0 → 0 → 0 → 1 → 0.
..), and different serial clock patterns can be obtained from the output ports D 0 and D 1 to DN .

【0011】本実施例では、発振器(OSC)10の発
振周波数を変えることにより、シリアルクロックの周波
数を容易に変えることができ、異なるクロックパターン
データを書き込んだメモリデバイスを標準化して複数用
意しておけば、メモリデバイス30を取り替えることに
より、所望パターンのシリアルクロックを得ることがで
きる。
In this embodiment, the frequency of the serial clock can be easily changed by changing the oscillation frequency of the oscillator (OSC) 10, and a plurality of standardized memory devices in which different clock pattern data are written are prepared. In other words, by replacing the memory device 30, a serial clock having a desired pattern can be obtained.

【0012】本実施例は、メモリデバイスにクロックデ
ータを書き込んでおき、発振器の出力パルスをカウント
するカウンタで、メモリデバイスのアドレスを指定させ
て、シリアルクロックを得るものであるから、極めて汎
用的な素子、デバイスだけで、所望パターンのシリアル
クロックを容易に得ることができる。
In this embodiment, clock data is written in a memory device, and a counter for counting output pulses of an oscillator is used. The address of the memory device is designated to obtain a serial clock. A serial clock having a desired pattern can be easily obtained only by using elements and devices.

【0013】なお、メモリデバイス30としては、マス
クROM、ワンタイムPROM、E2 PROM等を使用
してもよい。
As the memory device 30, a mask ROM, a one-time PROM, an E 2 PROM or the like may be used.

【0014】また、カウンタも、UP/DOWNカウン
タを用いれば、逆パターンのシリアルクロックを得るこ
とができる。
If a UP / DOWN counter is used as the counter, a serial clock having a reverse pattern can be obtained.

【0015】[0015]

【発明の効果】本発明は以上説明した通り、汎用的な素
子、デバイスを用い、安価に費用で、所望パターンのシ
リアルクロックを容易に得ることができる。
As described above, the present invention makes it possible to easily obtain a serial clock having a desired pattern at low cost by using general-purpose elements and devices.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10 発振器 20 UPカウンタ 30 メモリデバイス 10 oscillator 20 UP counter 30 memory device

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 一定周波数のパルス列を発振する発振器
と、当該発振器の出力パルスを計数するカウンタと、各
アドレスポートが、前記カウンタの対応する出力ポート
にそれぞれ接続されたメモリデバイスとを備え、 当該メモリデバスイは、クロックパターンデータを格納
していることを特徴とするシリアルクロック生成回路。
1. An oscillator for oscillating a pulse train having a constant frequency, a counter for counting output pulses of the oscillator, and a memory device in which each address port is connected to a corresponding output port of the counter, respectively. The memory device is a serial clock generation circuit that stores clock pattern data.
JP5066538A 1993-03-25 1993-03-25 Serial clock generating circuit Pending JPH06282348A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5066538A JPH06282348A (en) 1993-03-25 1993-03-25 Serial clock generating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5066538A JPH06282348A (en) 1993-03-25 1993-03-25 Serial clock generating circuit

Publications (1)

Publication Number Publication Date
JPH06282348A true JPH06282348A (en) 1994-10-07

Family

ID=13318783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5066538A Pending JPH06282348A (en) 1993-03-25 1993-03-25 Serial clock generating circuit

Country Status (1)

Country Link
JP (1) JPH06282348A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6934674B1 (en) 1999-09-24 2005-08-23 Mentor Graphics Corporation Clock generation and distribution in an emulation system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6934674B1 (en) 1999-09-24 2005-08-23 Mentor Graphics Corporation Clock generation and distribution in an emulation system

Similar Documents

Publication Publication Date Title
JPH06282348A (en) Serial clock generating circuit
JPH02238511A (en) Timer operation
JP3649874B2 (en) Frequency divider circuit
JPS62131622A (en) Programmable variable wavelength oscillator
JP2580940B2 (en) Gate pulse width measurement circuit
JPS6297454A (en) Transmission of binary data signal by frequency transition modulation and apparatus for the same
JPS63500768A (en) phase change device
JP2829907B2 (en) Jitter addition device
JP3536426B2 (en) Waveform generator
JPH0464431B2 (en)
JPS6012353Y2 (en) Frequency adjustment device in time reference signal generator
JPH067383Y2 (en) Clock generator
KR930003014B1 (en) Static voltage inverter base signal generating circuit
KR19990072694A (en) Device with a clock output circuit
JPH02180425A (en) Timer circuit
JPS6346005A (en) Digital tone generating circuit
JPH01151824A (en) Frequency synthesizer
JPH0458604A (en) Crystal oscillation circuit
JPH02262704A (en) Sine wave generation circuit for viscoelasticity measurement
JPH05130391A (en) Dither generator
JPH0385012A (en) Pulse generating circuit
JPH02202719A (en) Digital temperature compensation oscillator and data input method
JPH01261016A (en) Clock generator
JPH114160A (en) Clock frequency-dividing circuit
JPH02162758A (en) Lsi provided with measuring circuit and measurement of toggle frequency thereof