JPH06275861A - Photodetector with built-in circuit - Google Patents

Photodetector with built-in circuit

Info

Publication number
JPH06275861A
JPH06275861A JP5061873A JP6187393A JPH06275861A JP H06275861 A JPH06275861 A JP H06275861A JP 5061873 A JP5061873 A JP 5061873A JP 6187393 A JP6187393 A JP 6187393A JP H06275861 A JPH06275861 A JP H06275861A
Authority
JP
Japan
Prior art keywords
type
anode
layer
diffusion layer
diffused layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5061873A
Other languages
Japanese (ja)
Other versions
JP2957834B2 (en
Inventor
Motohiko Yamamoto
元彦 山本
Masaru Kubo
勝 久保
Naoki Fukunaga
直樹 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP5061873A priority Critical patent/JP2957834B2/en
Publication of JPH06275861A publication Critical patent/JPH06275861A/en
Application granted granted Critical
Publication of JP2957834B2 publication Critical patent/JP2957834B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

PURPOSE:To enhance the optical sensitivity of a photodetector, with a built-in circuit, which is provided with a divided photodiode by a method wherein an anode is formed of a P-type buried diffused layer buried in an N-type epitaxial layer and of a P-type diffused layer diffused from the surface. CONSTITUTION:A P-type anode diffused layer for photodiode A is constituted of a P-type diffused layer 14b buried in an N-type high-resistivity semiconductor substrate 1 and of a P-type diffused layer 7b diffused from the surface. In addition, an interelement isolated and diffused layer for an NPN transistor B is formed simultaneously with an anode diffused layer for the photodiode A, the P-type anode diffused layer 7b diffused from the surface out of the anode diffused layer is formed simultaneously with a P-type base diffused layer 7 for the NPN transistor. Thereby, since the diffusion in the transverse direction of the anode diffused layer can be reduced to about 1/2 of that of conventional structures, the division width of a divided photodiode can be reduced, and the high reception sensitivity of the title photodetector can be increased.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、信号処理回路を内蔵し
た回路内蔵受光素子に関するものであり、特に光ピック
アップ等に使用される分割フォトダイオードを有する回
路内蔵受光素子において、その光感度を向上させるため
の構造に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light receiving element with a built-in circuit having a built-in signal processing circuit, and particularly to a light receiving element with a built-in circuit having a split photodiode used for an optical pickup or the like, which has improved photosensitivity It is related to the structure for making.

【0002】[0002]

【従来の技術】回路内蔵受光素子は、光ピックアップの
信号検出用として、従来から用いられている。光ピック
アップに回路内蔵受光素子を用いる場合には、次の2つ
の特性を向上させることが重要である。
2. Description of the Related Art A light receiving element with a built-in circuit has been conventionally used for signal detection of an optical pickup. When using a light receiving element with a built-in circuit for an optical pickup, it is important to improve the following two characteristics.

【0003】第1にS/N比向上のために光感度を向上
させることであり、第2には映像信号のような高周波の
信号を扱えるように動作速度を向上させることである。
The first is to improve the photosensitivity in order to improve the S / N ratio, and the second is to improve the operating speed so that a high frequency signal such as a video signal can be handled.

【0004】これらの2つの特性を向上させるための構
造として、図6および図7の略断面図に示されるような
構造が考えられる。いずれも表面のシリコン酸化膜,光
反射防止膜等は省略してある。
As a structure for improving these two characteristics, a structure as shown in the schematic sectional views of FIGS. 6 and 7 can be considered. In each case, the surface silicon oxide film, the antireflection film, etc. are omitted.

【0005】図6において、2分割型のフォトダイオー
ドAは、N型高比抵抗半導体基板1上に積層して成長さ
れたN型エピタキシャル層4と、N型エピタキシャル層
4の所定領域にN型エピタキシャル層4を貫通してN型
高比抵抗半導体基板1上に形成されたP型アノード拡散
層5,5と、P型アノード拡散層5,5から所定の間隔
を隔ててN型高比抵抗半導体基板1に埋め込むように形
成されたN型埋込み拡散層3,3と、N型埋込み拡散層
3,3上のN型エピタキシャル層4内に形成されたN型
カソード補償拡散層6,6とで形成されている。
In FIG. 6, a two-division type photodiode A is composed of an N-type epitaxial layer 4 grown on an N-type high resistivity semiconductor substrate 1 and an N-type epitaxial layer 4 in a predetermined region. The P-type anode diffusion layers 5 and 5 formed on the N-type high resistivity semiconductor substrate 1 through the epitaxial layer 4 and the N-type high resistivity at a predetermined distance from the P-type anode diffusion layers 5 and 5. N-type buried diffusion layers 3 and 3 formed to be embedded in the semiconductor substrate 1, and N-type cathode compensation diffusion layers 6 and 6 formed in the N-type epitaxial layer 4 on the N-type buried diffusion layers 3 and 3. Is formed by.

【0006】NPNトランジスタBは、N型高比抵抗半
導体基板1に埋め込むように形成されたP型埋込み拡散
層2と、P型埋込み拡散層2の表面上に形成されたN型
埋込み拡散層3aと、P型埋込み拡散層2およびN型埋
込み拡散層3a上に形成されたN型エピタキシャル層4
と、N型エピタキシャル層4の表面上の所定領域に形成
されたP型ベース拡散層7と、P型ベース拡散層7の表
面上の所定領域に形成されたN型エミッタ拡散層8と、
P型ベース拡散層7から所定の間隔を隔てたN型埋込み
拡散層3a上に形成されたN型コレクタ補償拡散層6a
とで形成されている。
The NPN transistor B has a P-type buried diffusion layer 2 formed so as to be buried in the N-type high specific resistance semiconductor substrate 1, and an N-type buried diffusion layer 3a formed on the surface of the P-type buried diffusion layer 2. And an N type epitaxial layer 4 formed on the P type buried diffusion layer 2 and the N type buried diffusion layer 3a.
A P-type base diffusion layer 7 formed in a predetermined region on the surface of the N-type epitaxial layer 4, an N-type emitter diffusion layer 8 formed in a predetermined region on the surface of the P-type base diffusion layer 7,
N-type collector compensation diffusion layer 6a formed on N-type buried diffusion layer 3a separated from P-type base diffusion layer 7 by a predetermined distance.
It is formed by.

【0007】フォトダイオードAとNPNトランジスタ
Bは、P型分離拡散層5aによって分離されている。ま
た、フォトダイオードAのアノード拡散層5は、焦点誤
差検出のために分割されている。分割される数は検出す
る方式により異なる。
The photodiode A and the NPN transistor B are separated by a P-type separation diffusion layer 5a. Further, the anode diffusion layer 5 of the photodiode A is divided for focus error detection. The number of divisions depends on the detection method.

【0008】この図6の構造では、フォトダイオードA
に広がる空乏層は、N型高比抵抗半導体基板1中に広が
るため、空乏層幅を広くすることができ、光感度,動作
速度を向上させることができる。
In the structure of FIG. 6, the photodiode A
Since the depletion layer that spreads over the substrate spreads in the N-type high resistivity semiconductor substrate 1, the width of the depletion layer can be widened and the photosensitivity and the operating speed can be improved.

【0009】図7の構造は、図6の構造に対して、N型
高比抵抗半導体基板1の代わりに、N型低比抵抗基板9
の上にN型高比抵抗エピタキシャル層10を積層したも
のを使用している点が異なっている。この図7の構造を
取ることにより、フォトダイオードAのN型低比抵抗基
板9中で発生した光キャリアはライフタイムが短く、光
電流にはほとんど寄与しないため、光キャリアの拡散に
よる電流成分が低減でき、動作速度はより高速化されて
いる。また、フォトダイオードAの内部直列抵抗が図6
の構造に対して低減されており、フォトダイオードAの
CR時定数の低減によっても、動作速度が高速化されて
いる。
The structure of FIG. 7 differs from the structure of FIG. 6 in that instead of the N-type high specific resistance semiconductor substrate 1, an N-type low specific resistance substrate 9 is used.
The difference is that a layered N-type high resistivity epitaxial layer 10 is used on top of this. By adopting the structure of FIG. 7, the photocarriers generated in the N-type low resistivity substrate 9 of the photodiode A have a short lifetime and hardly contribute to the photocurrent, so that the current component due to the diffusion of the photocarriers is generated. It can be reduced and the operation speed is increased. The internal series resistance of the photodiode A is shown in FIG.
The structure is reduced compared to the structure of (1), and the operation speed is also increased by reducing the CR time constant of the photodiode A.

【0010】[0010]

【発明が解決しようとする課題】光ピックアップ用とし
て使用する回路内蔵受光素子を、図6および図7のよう
な構造で実現するためには、以下のような問題点があ
る。
In order to realize a light receiving element with a built-in circuit used for an optical pickup with the structure shown in FIGS. 6 and 7, there are the following problems.

【0011】光ピックアップ用に使用する場合には、フ
ォトダイオードAのアノードを分割する必要がある。こ
れは焦点誤差を検出するためである。
When used for an optical pickup, it is necessary to divide the anode of the photodiode A. This is to detect the focus error.

【0012】図8は、フォトダイオードa,b,cおよ
びdよりなる4分割フォトダイオードで焦点誤差を検出
するための方式の1つである非点収差法における光ビー
ムのスポット11の様子を示す説明図である。(a)が
焦点が合っている場合、(b)および(c)はディスク
が近すぎる場合および遠すぎる場合に相当する。通常、
対角線位置のフォトダイオードの光信号の和を取り、そ
の和信号の差を見ることによって焦点誤差を検出してい
る。すなわち、 S={(aの光信号)+(dの光信号)}−{(bの光
信号)+(cの光信号)} を計算し、図8の例でいえば、S=0であれば焦点が合
っており、S>0ならディスクが近すぎる場合、S<0
であればディスクが遠すぎる場合、と検出される。
FIG. 8 shows the state of the spot 11 of the light beam in the astigmatism method, which is one of the methods for detecting the focus error with the four-division photodiode consisting of the photodiodes a, b, c and d. FIG. When (a) is in focus, (b) and (c) correspond to when the disc is too close and too far. Normal,
The focus error is detected by taking the sum of the optical signals of the photodiodes at the diagonal positions and observing the difference between the sum signals. That is, S = {(optical signal of a) + (optical signal of d)}-{(optical signal of b) + (optical signal of c)} is calculated, and S = 0 in the example of FIG. If it is, then the focus is on, if S> 0, if the disc is too close, then S <0
Then, if the disk is too far, it is detected.

【0013】ここで、図8によれば、光ビームはフォト
ダイオードの分割部分に照射されている割合が大きいこ
とがわかる。
Here, it can be seen from FIG. 8 that the light beam is radiated to the divided portion of the photodiode to a large extent.

【0014】この分割部分の拡大断面図を図9に示す。
図中Xは、P型アノード拡散層5を形成するとき窓開け
によるパターン幅、Yはシリコン窒化膜による光反射防
止膜13をP型アノード拡散層上に直付けするためのパ
ターン幅、ZはP型アノード拡散層5,5間の実効距離
である。
FIG. 9 shows an enlarged sectional view of this divided portion.
In the figure, X is a pattern width by opening a window when the P-type anode diffusion layer 5 is formed, Y is a pattern width for directly attaching the light reflection preventing film 13 made of a silicon nitride film on the P-type anode diffusion layer, and Z is It is the effective distance between the P-type anode diffusion layers 5 and 5.

【0015】このような分割フォトダイオードを有する
回路内蔵受光素子において、その信号受信感度を向上さ
せるためには、XおよびYの幅(以下単に分割幅と称す
る)を小さくする必要がある。それを以下に説明する。
In the light receiving element with a built-in circuit having such a divided photodiode, in order to improve the signal receiving sensitivity, it is necessary to reduce the width of X and Y (hereinafter, simply referred to as division width). This will be explained below.

【0016】図9に明らかなように、P型アノード拡散
層5上にはシリコン窒化膜による光反射防止膜13を形
成している。しかし、分割部分にはPN接合が存在し、
光反射防止膜13を付けるとリーク電流が増大してしま
うため、SiO2 膜12を残している。このため分割部
分における光反射率が大きくなり、分割幅が大きくなる
ほど信号強度が低下してしまうことになる。
As is apparent from FIG. 9, a light reflection preventing film 13 made of a silicon nitride film is formed on the P type anode diffusion layer 5. However, there is a PN junction in the divided part,
Since the leak current increases when the light reflection preventing film 13 is attached, the SiO 2 film 12 is left. For this reason, the light reflectance in the divided portion becomes large, and the signal strength becomes lower as the divided width becomes larger.

【0017】図6および図7の構造においては、P型ア
ノード拡散層5はエピタキシャル層4を貫通する必要が
ある。これはP型アノード拡散層5をN型高比抵抗半導
体基板1まで到達させることにより、空乏層がN型高比
抵抗半導体基板1中で広がるようにするためである。こ
のため、P型アノード拡散層5はかなり深く拡散する必
要があり、このとき横方向へもアノード拡散層が広がる
ので、P型アノード拡散層間の分割幅をあまり小さくす
ることができず、光受信感度を高くすることができない
という問題点があった。
In the structure of FIGS. 6 and 7, the P-type anode diffusion layer 5 needs to penetrate the epitaxial layer 4. This is because the P-type anode diffusion layer 5 reaches the N-type high specific resistance semiconductor substrate 1 so that the depletion layer spreads in the N-type high specific resistance semiconductor substrate 1. For this reason, the P-type anode diffusion layer 5 needs to diffuse considerably deeply. At this time, the anode diffusion layer also spreads in the lateral direction. There is a problem that the sensitivity cannot be increased.

【0018】また、分割幅が大きいと、隣接するフォト
ダイオード間での信号の混信(クロストーク)が大きく
なるという問題も発生する。
Further, if the division width is large, there is a problem that signal interference (crosstalk) between adjacent photodiodes becomes large.

【0019】[0019]

【課題を解決するための手段】本発明においては、フォ
トダイオードを構成する第2の導電型の半導体層である
アノード拡散層を、第1の導電型であるN型高比抵抗半
導体層に埋め込んだP型拡散層と、N型エピタキシャル
層表面から拡散したP型拡散層により形成した。
According to the present invention, an anode diffusion layer which is a second conductivity type semiconductor layer forming a photodiode is embedded in an N type high resistivity semiconductor layer which is a first conductivity type. The P-type diffusion layer and the P-type diffusion layer diffused from the surface of the N-type epitaxial layer.

【0020】[0020]

【作用】以上のような構造とすることにより、P型アノ
ード拡散層の横方向への広がりが小さくなり、フォトダ
イオード分割幅を小さくすることが可能となるため、光
受信感度を高くすることができる。また隣接するフォト
ダイオード間のクロストークを低減することも可能とな
る。
With the above structure, the lateral spread of the P-type anode diffusion layer is reduced, and the photodiode division width can be reduced, so that the light receiving sensitivity can be increased. it can. It also becomes possible to reduce crosstalk between adjacent photodiodes.

【0021】[0021]

【実施例】図1は図6の構造に本発明を適用した場合の
略断面図であり、図2は図7の構造に本発明を適用した
場合の略断面図である。図1において、フォトダイオー
ドAのP型アノード拡散層をN型高比抵抗半導体基板1
に埋め込んだP型拡散層14bと表面から拡散したP型
拡散層7bとで構成している。図2においては、N型高
比抵抗エピタキシャル層10に埋め込んだP型拡散層1
4bと表面から拡散したP型拡散層7bとによってP型
アノード拡散層を形成している。
1 is a schematic cross-sectional view when the present invention is applied to the structure of FIG. 6, and FIG. 2 is a schematic cross-sectional view when the present invention is applied to the structure of FIG. In FIG. 1, the P-type anode diffusion layer of the photodiode A is shown as an N-type high resistivity semiconductor substrate 1.
And a P-type diffusion layer 7b diffused from the surface. In FIG. 2, the P type diffusion layer 1 embedded in the N type high resistivity epitaxial layer 10 is shown.
4b and the P-type diffusion layer 7b diffused from the surface form a P-type anode diffusion layer.

【0022】なお、本実施例では、NPNトランジスタ
Bの素子間分離拡散を、フォトダイオードAのアノード
拡散と同時に形成している。また、アノード拡散のうち
表面から拡散するP型アノード拡散層7bは、NPNト
ランジスタのP型ベース拡散層7と同時に形成してい
る。
In this embodiment, the element isolation diffusion of the NPN transistor B is formed simultaneously with the anode diffusion of the photodiode A. Further, of the anode diffusion, the P-type anode diffusion layer 7b that diffuses from the surface is formed simultaneously with the P-type base diffusion layer 7 of the NPN transistor.

【0023】以下に図1の実施例の製造工程を、図3〜
図5の各工程の略断面図について説明する。なお、図2
の実施例については、N型高比抵抗半導体基板1の代わ
りに、N型低比抵抗半導体基板9にN型高比抵抗エピタ
キシャル層10を成長させたものを用いる以外は、図1
の実施例と全く同一であるので省略する。
The manufacturing process of the embodiment shown in FIG. 1 will be described below with reference to FIGS.
A schematic cross-sectional view of each step in FIG. 5 will be described. Note that FIG.
1 is used in place of the N-type high resistivity semiconductor substrate 1 except that an N-type low resistivity semiconductor substrate 9 on which an N-type high resistivity epitaxial layer 10 is grown is used.
Since it is exactly the same as the embodiment of FIG.

【0024】まず、図3に示すように、N型高比抵抗半
導体基板1上の信号処理回路素子形成領域に、P型埋込
み拡散層2を形成する。P型埋込み拡散層2の表面上の
所定領域にN型埋込み拡散層3aを形成する。これと同
時に、フォトダイオード形成予定領域のN型高比抵抗半
導体基板1上に、所定の間隔を隔ててN型埋込み拡散層
3を形成する。このN型埋込み拡散層3は、カソード電
極引出領域となる。
First, as shown in FIG. 3, a P type buried diffusion layer 2 is formed in a signal processing circuit element forming region on an N type high resistivity semiconductor substrate 1. An N type buried diffusion layer 3a is formed in a predetermined region on the surface of the P type buried diffusion layer 2. At the same time, the N-type buried diffusion layer 3 is formed on the N-type high specific resistance semiconductor substrate 1 in the photodiode formation region at a predetermined interval. The N-type buried diffusion layer 3 becomes a cathode electrode extraction region.

【0025】また、フォトダイオードのアノード形成領
域およびNPNトランジスタの分離拡散形成領域には、
P型拡散層14b,14aをそれぞれ形成する。
Further, in the anode forming region of the photodiode and the isolation diffusion forming region of the NPN transistor,
P-type diffusion layers 14b and 14a are formed, respectively.

【0026】次に、図4に示すように、全面に数Ω・c
m程度のN型エピタキシャル層4を成長させる。この
際、P型埋込み拡散層2,14aおよび14bならびに
N型埋込み拡散層3,3aは、それぞれ上方に拡散す
る。
Next, as shown in FIG. 4, several Ωc over the entire surface
The N-type epitaxial layer 4 of about m is grown. At this time, the P-type buried diffusion layers 2, 14a and 14b and the N-type buried diffusion layers 3, 3a respectively diffuse upward.

【0027】次に、図5に示すように、N型エピタキシ
ャル層4上の所定領域に、N型カソード補償拡散層6、
フォトダイオードを構成するP型アノード拡散層7b、
およびP型分離拡散層7aを拡散によって形成する。本
実施例においてはNPNトランジスタのP型ベース拡散
層7を同時に形成する。これらのP型拡散層はそれぞれ
別に形成してもよい。
Next, as shown in FIG. 5, an N type cathode compensation diffusion layer 6 is formed in a predetermined region on the N type epitaxial layer 4.
A P-type anode diffusion layer 7b forming a photodiode,
And the P-type isolation diffusion layer 7a is formed by diffusion. In this embodiment, the P-type base diffusion layer 7 of the NPN transistor is formed at the same time. These P-type diffusion layers may be formed separately.

【0028】その後NPNトランジスタのN型エミッタ
拡散層8を形成することにより図1の構造を得る。な
お、表面はSiO2 膜で覆われ、受光素子部は光反射防
止膜が設けられ、必要な箇所に電極が形成される。
After that, the N-type emitter diffusion layer 8 of the NPN transistor is formed to obtain the structure of FIG. The surface is covered with a SiO 2 film, the light receiving element portion is provided with a light reflection preventing film, and electrodes are formed at necessary portions.

【0029】なお、本発明の適用は図6,図7のような
構造の回路内蔵受光素子に限定されるものではなく、フ
ォトダイオードの活性層が複数の同一導電型の半導体層
で形成されており、それと逆導電型のアノードまたはカ
ソード拡散層がそのうちの1層を貫通して形成されてい
るような構造に対しては適用可能である。
The application of the present invention is not limited to the light receiving element with a built-in circuit having the structure shown in FIGS. 6 and 7, and the active layer of the photodiode is formed of a plurality of semiconductor layers of the same conductivity type. However, it is applicable to a structure in which an anode or cathode diffusion layer of the opposite conductivity type is formed penetrating one of the layers.

【0030】[0030]

【発明の効果】本発明によれば、アノード拡散層の横方
向拡散は従来の構造の約1/2に低減できるため、分割
フォトダイオードの分割幅を小さくすることができ、光
受信感度を高くすることができる。また、隣接するフォ
トダイオード間のクロストークも低減される。さらに回
路内蔵受光素子の面積を小さくすることができる。
According to the present invention, since the lateral diffusion of the anode diffusion layer can be reduced to about 1/2 of that of the conventional structure, the division width of the divided photodiode can be reduced and the light receiving sensitivity can be increased. can do. Also, crosstalk between adjacent photodiodes is reduced. Furthermore, the area of the light receiving element with a built-in circuit can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の略断面図である。FIG. 1 is a schematic sectional view of an embodiment of the present invention.

【図2】本発明の他の実施例の略断面図である。FIG. 2 is a schematic cross-sectional view of another embodiment of the present invention.

【図3】図1の構造を得るための1工程の略断面図であ
る。
FIG. 3 is a schematic cross-sectional view of a step for obtaining the structure of FIG.

【図4】図1の構造を得るための1工程の略断面図であ
る。
4 is a schematic cross-sectional view of a step for obtaining the structure of FIG.

【図5】図1の構造を得るための1工程の略断面図であ
る。
5 is a schematic cross-sectional view of a step for obtaining the structure of FIG.

【図6】従来の一例の略断面図である。FIG. 6 is a schematic cross-sectional view of a conventional example.

【図7】従来の他の一例の略断面図である。FIG. 7 is a schematic cross-sectional view of another example of the related art.

【図8】(a)〜(c)は、それぞれ非点収差法におけ
る光ビームのスポットの状態を示す説明図である。
FIGS. 8A to 8C are explanatory views showing states of spots of a light beam in the astigmatism method.

【図9】フォトダイオードの分割部分の拡大断面図であ
る。
FIG. 9 is an enlarged cross-sectional view of a divided portion of a photodiode.

【符号の説明】[Explanation of symbols]

1 N型高比抵抗半導体基板 2 P型埋込み拡散層 3 N型埋込み拡散層 4 N型エピタキシャル層 5 P型アノード拡散層 6 N型カソード補償拡散層 7 P型ベース拡散層 8 N型エミッタ拡散層 9 N型低比抵抗基板 10 N型高比抵抗エピタキシャル層 12 SiO2 膜 13 光反射防止膜 14a,14b P型埋込み拡散層1 N-type high resistivity semiconductor substrate 2 P-type buried diffusion layer 3 N-type buried diffusion layer 4 N-type epitaxial layer 5 P-type anode diffusion layer 6 N-type cathode compensation diffusion layer 7 P-type base diffusion layer 8 N-type emitter diffusion layer 9 N-type low-resistivity substrate 10 N-type high-resistivity epitaxial layer 12 SiO 2 film 13 Optical antireflection film 14a, 14b P-type buried diffusion layer

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 第1の導電型の半導体基板の表面に形成
された受光素子と信号処理回路とよりなり、 受光素子は、第1の導電型の半導体基板の表面のエピタ
キシャル層を含む第1の導電型の半導体層と、その表面
から第1の導電型の半導体基板に達する複数の第2の導
電型の半導体層によって形成され、 それぞれの第2の導電型の半導体層は、前記の第1の導
電型の半導体層に埋め込まれた半導体層と、前記の第1
の導電型の半導体層の表面から拡散された半導体層とよ
りなることを特徴とする回路内蔵受光素子。
1. A light receiving element and a signal processing circuit formed on a surface of a first conductivity type semiconductor substrate, wherein the light receiving element includes an epitaxial layer on a surface of the first conductivity type semiconductor substrate. And a plurality of second-conductivity-type semiconductor layers that reach the first-conductivity-type semiconductor substrate from the surface thereof. A semiconductor layer embedded in a first conductivity type semiconductor layer;
2. A light receiving element with a built-in circuit, comprising a semiconductor layer diffused from the surface of a conductive type semiconductor layer.
JP5061873A 1993-03-22 1993-03-22 Photodetector with built-in circuit Expired - Fee Related JP2957834B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5061873A JP2957834B2 (en) 1993-03-22 1993-03-22 Photodetector with built-in circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5061873A JP2957834B2 (en) 1993-03-22 1993-03-22 Photodetector with built-in circuit

Publications (2)

Publication Number Publication Date
JPH06275861A true JPH06275861A (en) 1994-09-30
JP2957834B2 JP2957834B2 (en) 1999-10-06

Family

ID=13183689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5061873A Expired - Fee Related JP2957834B2 (en) 1993-03-22 1993-03-22 Photodetector with built-in circuit

Country Status (1)

Country Link
JP (1) JP2957834B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007135810A1 (en) * 2006-05-24 2007-11-29 Panasonic Corporation Optical semiconductor device and method for manufacturing same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007135810A1 (en) * 2006-05-24 2007-11-29 Panasonic Corporation Optical semiconductor device and method for manufacturing same
JP2007317767A (en) * 2006-05-24 2007-12-06 Matsushita Electric Ind Co Ltd Optical semiconductor device and manufacturing method therefor

Also Published As

Publication number Publication date
JP2957834B2 (en) 1999-10-06

Similar Documents

Publication Publication Date Title
EP0694974B1 (en) Photosensor and method for forming the same
JP4131031B2 (en) Semiconductor device having light receiving element, optical pickup device, and method of manufacturing semiconductor device having light receiving element
US6380603B1 (en) Photosensitive device with internal circuitry that includes on the same substrate
US7745857B2 (en) Semiconductor device and its manufacturing method
JP2799540B2 (en) Light receiving element
US6376871B1 (en) Semiconductor device having photodetector and optical pickup system using the same
KR100428926B1 (en) Circuit-incorporating light receiving device
JPH1140790A (en) Light-receiving element containing split photodiode and circuit
US7135349B2 (en) Photodiode and method of fabricating the same
JPH06275861A (en) Photodetector with built-in circuit
US20060151814A1 (en) Optical semiconductor device
JP3510500B2 (en) Method for manufacturing semiconductor light receiving device
JP2006210494A (en) Optical semiconductor device
JP2004119632A (en) Light receiving element with built-in circuit and method of inspecting same
JPH05145051A (en) Optical semiconductor device
JP2002280536A (en) Optical semiconductor device
JP4100474B2 (en) Optical semiconductor device and manufacturing method thereof
JPH09321265A (en) Semiconductor device
JPH0513800A (en) Semiconductor device
JPH05226686A (en) Photodetector
JP3086514B2 (en) Optical semiconductor device
JP4334716B2 (en) Semiconductor light receiving element and manufacturing method thereof
JPH0864794A (en) Circuit built-in photodetecting device
KR20020048342A (en) PIN Diode, PhotoDetector Using PIN Diode And Manufacturing Method Thereof
JPH08250690A (en) Circuit containing optical detector

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990713

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070723

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080723

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees