JP2006210494A - Optical semiconductor device - Google Patents
Optical semiconductor device Download PDFInfo
- Publication number
- JP2006210494A JP2006210494A JP2005018162A JP2005018162A JP2006210494A JP 2006210494 A JP2006210494 A JP 2006210494A JP 2005018162 A JP2005018162 A JP 2005018162A JP 2005018162 A JP2005018162 A JP 2005018162A JP 2006210494 A JP2006210494 A JP 2006210494A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- layer
- semiconductor substrate
- light receiving
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bipolar Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
本発明は、受光素子とトランジスタが同一基板上に混載された光半導体装置に関する。 The present invention relates to an optical semiconductor device in which a light receiving element and a transistor are mixedly mounted on the same substrate.
受光素子は、光信号を電気信号に変換する素子であり、様々な分野で用いられている。中でもCDやDVD等の光ディスク分野において、光ディスク上に記録されている信号を読み書きする光ピックアップ装置のキーデバイスとして重要である。近年、高性能化・高集積化の要請により、受光素子であるフォトダイオードと、バイポーラトランジスタ、抵抗、容量等の各種電子素子を同一基板上に混載したいわゆる光電子集積回路(OEIC)として構成されている。また、このOEICにおいては、高受光感度・高速・低ノイズ特性を有した受光素子と、高速・高性能のバイポーラトランジスタとの混載が要求されている。 The light receiving element is an element that converts an optical signal into an electric signal, and is used in various fields. In particular, in the field of optical discs such as CD and DVD, it is important as a key device of an optical pickup device that reads and writes signals recorded on the optical disc. In recent years, due to the demand for higher performance and higher integration, it has been configured as a so-called optoelectronic integrated circuit (OEIC) in which photodiodes as light receiving elements and various electronic elements such as bipolar transistors, resistors and capacitors are mounted on the same substrate. Yes. In the OEIC, a light receiving element having high light receiving sensitivity, high speed, and low noise characteristics and a high speed, high performance bipolar transistor are required to be mounted together.
以下、従来の第1の光半導体装置について説明する。 A conventional first optical semiconductor device will be described below.
図10は、従来構造による光半導体装置、いわゆるOEICの概略断面図である。図示の例では、半導体基板としてシリコン基板、バイポーラトランジスタとしてバーティカルPNPトランジスタ(V−PNPトランジスタ)、受光素子としてpinフォトダイオードが同一基板上に構成されたOEICを例示するものである。 FIG. 10 is a schematic sectional view of an optical semiconductor device having a conventional structure, a so-called OEIC. In the illustrated example, an OEIC in which a silicon substrate is used as a semiconductor substrate, a vertical PNP transistor (V-PNP transistor) as a bipolar transistor, and a pin photodiode as a light receiving element is illustrated on the same substrate.
1は低濃度p型のシリコン基板、2はシリコン基板1上に形成されたn型エピタキシャル層、3はn型エピタキシャル層2上に形成されたV−PNPトランジスタ、4はn型エピタキシャル層2上に形成されたpinフォトダイオードである。
1 is a low-concentration p-type silicon substrate, 2 is an n-type epitaxial layer formed on the
V−PNPトランジスタ3において、5は高濃度p型のエミッタ層、6はエミッタ層5の下部に形成されたn型のベース層、7はベース層8の下部に形成されたp型コレクタ層、8はコレクタ層7の下部に形成された高濃度のn型埋め込み層、9はエミッタ電極、10はベース電極、11はコレクタ電極である。エミッタ層5、ベース層6、コレクタ層7に流れる電流はそれぞれ、エミッタ電極9、ベース電極10、コレクタ電極11から外部に取り出される。
In the V-
12はV−PNPトランジスタ3やフォトダイオード4等の素子間を電気的に絶縁分離する高濃度p型の分離層である。
A high-concentration p-
フォトダイオード4において、13はn型エピタキシャル層2からなるカソード層、14はカソード層13上に形成された高濃度型n型のカソードコンタクト層、15はカソードコンタクト層14上に形成されたカソード電極である。
In the
16は分離層12と兼用した高濃度p型のアノードコンタクト層、17はアノードコンタクト層16上に形成されたアノード電極である。アノード領域はカソード電極15の下部の低濃度p型のシリコン基板1の領域であり、正孔に対してはアノードコンタクト層16を介してアノード電極17から、電子に対してはカソードコンタクト層14を介してカソード電極15から電流として外部に取り出される。18はカソードコンタクト層14の上部の受光面で、しばしば入射光の界面での反射を低減するために反射防止膜が設けられる。
以上のように構成されたOEICについて、以下その動作を説明する。
受光面18から光が入射し、カソード層13とアノードであるシリコン基板1で吸収され、電子・正孔対が発生する。この時、フォトダイオード4に逆バイアスを印加すると、低不純物濃度であるシリコン基板1側に空乏層が広がり、空乏層近傍で発生した電子・正孔対のうち、電子はカソードコンタクト層14に、正孔はアノードコンタクト層16に拡散とドリフトによりそれぞれ分離されて到達し光電流が発生する。この光電流を受けて、V−PNPトランジスタ3や抵抗素子や容量素子により形成された電子回路により、増幅や信号処理されて出力され、光ディスクの記録や再生信号となる。
The operation of the OEIC configured as described above will be described below.
Light enters from the
しかしこの構造では、V−PNPトランジスタ3の耐圧を確保するためには、通常n型エピタキシャル層2は、2.5μm以上の膜厚が必要である。一方フォトダイオード4における光電流は、拡散電流成分とドリフト電流成分に大きく分けられるが、拡散電流は少数キャリアの空乏層端までの拡散に支配されるため、空乏層内の電界によるドリフト電流成分に比べて応答速度が遅く、フォトダイオード4の周波数特性を低下させる要因となる。したがって、フォトダイオード4を高速化するためには、PN接合近傍を完全に空乏化させる必要があり、n型エピタキシャル層2の膜厚は薄い方が有利である(通常は1μm以下)。ゆえに、高速のV−PNPトランジスタ3と、高速のフォトダイオード4を同一基板上に集積するのは困難である。
However, in this structure, in order to ensure the withstand voltage of the V-
この問題を解決する方法として、フォトダイオード部のエピタキシャル層を選択的にエッチングする技術が提案されている。 As a method for solving this problem, a technique for selectively etching the epitaxial layer of the photodiode portion has been proposed.
以下、図11を参照しながら特許文献1に示されている、フォトダイオード部のエピタキシャル層を選択的にエッチングする光半導体装置について説明する。
Hereinafter, an optical semiconductor device that selectively etches the epitaxial layer of the photodiode portion, which is disclosed in
19はフォトダイオード4のn型エピタキシャル層2を選択的にエッチングすることにより形成したエッチング領域である。
この構造ではフォトダイオード4のカソード層13の膜厚は、エッチング領域19の深さを変えることにより、n型エピタキシャル層2の膜厚とは独立して容易に制御でき、1μm以下の薄膜化も可能となる。つまり、V−PNPトランジスタ3部のn型エピタキシャル層2の厚膜と、カソード13層の薄膜が同時に実現できることになり、n型エピタキシャル層2の膜厚は薄い方が有利である。通常は1μm以下である。したがって、高速のV−PNPトランジスタ3と、高速のフォトダイオード4を同一基板上に集積することが可能となる。
しかしながら、エッチング領域19は一般的にウエットエッチング等で形成されるため、エッチング深さにばらつきが生じる。その結果、カソード層13の厚さがばらつくため、安定した受光素子特性を確保することが難しいという問題が起きる。
However, since the
また、複数のフォトダイオード4が隣接したパターンが良く用いられるが、その場合光を横方向にスキャンしたときの光電流特性(スキャン特性)が重要となる。しかしながら、エッチング領域19の段差部は、ウエットエッチングによる形成されるため斜面になっており、この部分に光が当たると、乱反射し光が安定してフォトダイオード4内に入射しなくなり、安定したスキャン特性が得られないという問題が発生する。
In addition, a pattern in which a plurality of photodiodes 4 are adjacent to each other is often used. In this case, photocurrent characteristics (scan characteristics) when light is scanned in the lateral direction are important. However, the stepped portion of the
本発明は、上記従来技術の問題点を解決するもので、カソード層の厚さのばらつきを低減し、安定したスキャン特性が得られる、高速のトランジスタと高受光感度・高速の受光素子を同一基板上に搭載した光半導体装置を提供することを目的とする。 The present invention solves the above-mentioned problems of the prior art. A high-speed transistor and a high-speed light-receiving sensitivity / high-speed light-receiving element are formed on the same substrate, which can reduce variations in the thickness of the cathode layer and obtain stable scanning characteristics. An object is to provide an optical semiconductor device mounted thereon.
本発明の光半導体装置は、第1の導電型の半導体基板と、半導体基板上に選択的に形成された第2の導電型のエピタキシャル層と、半導体基板上のエピタキシャル層の形成されていない領域に形成された第2の導電型の拡散層と、半導体基板の拡散層を含む受光素子と、半導体基板およびエピタキシャル層上に形成されたトランジスタとを備えたものである。 An optical semiconductor device of the present invention includes a first conductive type semiconductor substrate, a second conductive type epitaxial layer selectively formed on the semiconductor substrate, and a region in which no epitaxial layer is formed on the semiconductor substrate. A diffusion layer of the second conductivity type formed on the substrate, a light receiving element including the diffusion layer of the semiconductor substrate, and a transistor formed on the semiconductor substrate and the epitaxial layer.
本発明の別の光半導体装置は、第1の導電型の半導体基板と、半導体基板上に選択的に形成された第1の導電型のエピタキシャル層と、半導体基板上のエピタキシャル層の形成されていない領域に形成された第2の導電型の拡散層と、半導体基板上の拡散層を含む受光素子と、半導体基板およびエピタキシャル層上に形成されたトランジスタとを備えたものである。 Another optical semiconductor device of the present invention includes a semiconductor substrate of a first conductivity type, an epitaxial layer of a first conductivity type selectively formed on the semiconductor substrate, and an epitaxial layer on the semiconductor substrate. A diffusion layer of a second conductivity type formed in a non-existing region, a light receiving element including a diffusion layer on a semiconductor substrate, and a transistor formed on the semiconductor substrate and the epitaxial layer.
上記構成において、受光素子は、エピタキシャル層の表面に形成された受光素子電極と、半導体基板と受光素子電極とを接続するように形成された受光素子ウェル層とを有する。 In the above configuration, the light receiving element has a light receiving element electrode formed on the surface of the epitaxial layer, and a light receiving element well layer formed so as to connect the semiconductor substrate and the light receiving element electrode.
上記構成において、受光素子ウェル層が、受光素子の領域にある半導体基板とエピタキシャル層の段差部の全面に形成されている。 In the above configuration, the light receiving element well layer is formed on the entire surface of the step portion between the semiconductor substrate and the epitaxial layer in the region of the light receiving element.
本発明の別の光半導体装置は、第1の導電型の半導体基板と、半導体基板上に形成された第2の導電型の第1のエピタキシャル層と、第1のエピタキシャル層上に選択的に形成された第2の導電型の第2のエピタキシャル層と、第2のエピタキシャル層の形成されていない領域の半導体基板および第1のエピタキシャル層上に形成された受光素子と、半導体基板、第1のエピタキシャル層および第2のエピタキシャル層上に形成されたトランジスタとを備えたものである。 Another optical semiconductor device according to the present invention includes a first conductivity type semiconductor substrate, a second conductivity type first epitaxial layer formed on the semiconductor substrate, and a first epitaxial layer selectively. The formed second epitaxial layer of the second conductivity type, the semiconductor substrate in the region where the second epitaxial layer is not formed, the light receiving element formed on the first epitaxial layer, the semiconductor substrate, the first And the transistor formed on the second epitaxial layer.
本発明の別の光半導体装置は、第1の導電型の半導体基板と、半導体基板上に形成された第1の導電型の第1のエピタキシャル層と、第1のエピタキシャル層上に選択的に形成された第2の導電型の第2のエピタキシャル層と、第1のエピタキシャル層上の第2のエピタキシャル層の形成されていない領域に形成された第2の導電型の拡散層と、半導体基板上の第1のエピタキシャル層の拡散層を含む受光素子と、半導体基板、第1のエピタキシャル層および第2のエピタキシャル層上に形成されたトランジスタとを備えたものである。 According to another optical semiconductor device of the present invention, a first conductivity type semiconductor substrate, a first conductivity type first epitaxial layer formed on the semiconductor substrate, and a first epitaxial layer selectively. A second epitaxial layer of the second conductivity type formed, a diffusion layer of the second conductivity type formed in a region where the second epitaxial layer on the first epitaxial layer is not formed, and a semiconductor substrate A light receiving element including a diffusion layer of the upper first epitaxial layer and a transistor formed on the semiconductor substrate, the first epitaxial layer, and the second epitaxial layer are provided.
本発明の別の光半導体装置は、第1の導電型の半導体基板と、半導体基板上に形成された第2の導電型の第1のエピタキシャル層と、第1のエピタキシャル層上に選択的に形成された第2の導電型の第2のエピタキシャル層と、半導体基板と第1のエピタキシャル層上の第2のエピタキシャル層の形成されていない領域に形成され、かつPN接合が半導体基板中に形成された第2の導電型の拡散層と、半導体基板上の第1のエピタキシャル層の拡散層を含む受光素子と、半導体基板及び第1及び第2のエピタキシャル層上に形成されたトランジスタから構成されたことを特徴とするものである。 Another optical semiconductor device according to the present invention includes a first conductivity type semiconductor substrate, a second conductivity type first epitaxial layer formed on the semiconductor substrate, and a first epitaxial layer selectively. A second epitaxial layer of the second conductivity type formed, a semiconductor substrate and a second epitaxial layer on the first epitaxial layer are formed in a region where the second epitaxial layer is not formed, and a PN junction is formed in the semiconductor substrate. And a light-receiving element including a diffusion layer of the first epitaxial layer on the semiconductor substrate, and a transistor formed on the semiconductor substrate and the first and second epitaxial layers. It is characterized by that.
本発明の別の光半導体装置は、第1の導電型の半導体基板と、半導体基板上に形成された第1の導電型の第1のエピタキシャル層と、第1のエピタキシャル層上に選択的に形成された第2の導電型の第2のエピタキシャル層と、半導体基板と第1のエピタキシャル層上の第2のエピタキシャル層の形成されていない領域に形成され、かつPN接合が半導体基板中に形成された第2の導電型の拡散層と、半導体基板上の第1のエピタキシャル層の拡散層を含む受光素子と、半導体基板、第1のエピタキシャル層および第2のエピタキシャル層上に形成されたトランジスタとを備えたものである。 According to another optical semiconductor device of the present invention, a first conductivity type semiconductor substrate, a first conductivity type first epitaxial layer formed on the semiconductor substrate, and a first epitaxial layer selectively. A second epitaxial layer of the second conductivity type formed, a semiconductor substrate and a second epitaxial layer on the first epitaxial layer are formed in a region where the second epitaxial layer is not formed, and a PN junction is formed in the semiconductor substrate. Second conductive type diffusion layer, a light receiving element including the diffusion layer of the first epitaxial layer on the semiconductor substrate, and a transistor formed on the semiconductor substrate, the first epitaxial layer, and the second epitaxial layer It is equipped with.
上記構成において、受光素子は、第2のエピタキシャル層の表面に形成された受光素子電極と、第1のエピタキシャル層と受光素子電極とを接続するように形成された受光素子ウェル層とを有する。 In the above configuration, the light receiving element has a light receiving element electrode formed on the surface of the second epitaxial layer, and a light receiving element well layer formed so as to connect the first epitaxial layer and the light receiving element electrode.
上記構成において、受光素子ウェル層が、受光素子の領域にある第1のエピタキシャル層と第2のエピタキシャル層の段差部の全面に形成されている。 In the above configuration, the light receiving element well layer is formed on the entire surface of the step portion of the first epitaxial layer and the second epitaxial layer in the region of the light receiving element.
上記構成において、第1のエピタキシャル層の膜厚が1.0μm以下であり、かつ第2のエピタキシャル層の膜厚が1.0μm以上である。 In the above configuration, the thickness of the first epitaxial layer is 1.0 μm or less, and the thickness of the second epitaxial layer is 1.0 μm or more.
上記構成において、トランジスタがバーティカルPNPトランジスタである。 In the above configuration, the transistor is a vertical PNP transistor.
本発明の光半導体装置によれば、トランジスタ部のエピタキシャル層の膜厚を厚く、受光素子部の膜厚を薄く同時に実現することが可能となるため、高速のトランジスタと高速の受光素子を同一基板上に集積化することが可能となる。また、受光素子内の段差がほぼ垂直に形成されるため、斜面である場合に比べて乱反射を低減でき、安定した光のスキャン特性を得ることが可能となる。 According to the optical semiconductor device of the present invention, the high-speed transistor and the high-speed light-receiving element can be formed on the same substrate because the epitaxial layer in the transistor portion can be made thick and the light-receiving element portion can be made thin simultaneously. It can be integrated on top. In addition, since the steps in the light receiving element are formed substantially vertically, irregular reflection can be reduced compared to the case of a slope, and stable light scanning characteristics can be obtained.
また、半導体表面にカソード電極を形成すると、段差部にパターン形成する場合に比べてパターン形成が簡略化でき、かつ微細化も可能となる。 Further, when the cathode electrode is formed on the semiconductor surface, the pattern formation can be simplified and miniaturized as compared with the case where the pattern is formed on the stepped portion.
(実施の形態1)
以下、本発明の光半導体装置の第1の実施の形態について、図1を参照しながら説明する。
(Embodiment 1)
A first embodiment of the optical semiconductor device of the present invention will be described below with reference to FIG.
まず、図1に示すように、1は低濃度p型のシリコン基板、20はシリコン基板1上に選択的に形成された低濃度のn型エピタキシャル層である。
3はV−PNPトランジスタ、4はフォトダイオード、5はエミッタ層、6はベース層、7はコレクタ層、8はn型埋め込み層、9はエミッタ電極、10はベース電極、11はコレクタ電極である。12は分離層、14はカソードコンタクト層、15はカソード電極である。16はアノードコンタクト層、17はアノード電極、18は受光面であり、これらは従来の構成と同一である。
First, as shown in FIG. 1,
3 is a V-PNP transistor, 4 is a photodiode, 5 is an emitter layer, 6 is a base layer, 7 is a collector layer, 8 is an n-type buried layer, 9 is an emitter electrode, 10 is a base electrode, and 11 is a collector electrode. . 12 is a separation layer, 14 is a cathode contact layer, and 15 is a cathode electrode.
以上のように構成された本実施形態の光半導体装置の製造方法の一例について説明する。 An example of a method for manufacturing the optical semiconductor device of the present embodiment configured as described above will be described.
まず、シリコン基板1上に選択的に酸化膜を形成したのち、エピタキシャル成長する。この時酸化膜が形成されていないシリコン基板1上にのみ、n型エピタキシャル層20が形成される。酸化膜を除去した後、シリコン基板1のn型エピタキシャル層20が形成されていない領域に、選択的にイオン注入工程等により、n型のカソードコンタクト層14を形成する。次いで、n型エピタキシャル層2上にV−PNPトランジスタ3を形成する。
First, after an oxide film is selectively formed on the
以上のように構成された本実施形態の光半導体装置について、以下動作について説明する。 The operation of the optical semiconductor device of the present embodiment configured as described above will be described below.
基本的な動作は図10および図11についての説明と同様である。受光面18より光が入射すると、カソードコンタクト層14とアノードであるシリコン基板1で吸収され、電子・正孔対が発生し、電子はカソードコンタクト層14に、正孔はアノードコンタクト層16に拡散とドリフトによりそれぞれ分離されて到達し光電流が発生する。例えば、p型のシリコン基板1の濃度をn型のカソードコンタクト層14に対して一桁以上低濃度にすると、カソードコンタクト層14とシリコン基板1の界面、すなわちPN接合付近において、空乏層はシリコン基板1側にのみ伸び、カソードコンタクト層14側にはほとんど伸びない。ここで、シリコン基板1の濃度を極端に低濃度にすることにより、空乏層の幅は10μm以上にすることが可能であり、特にDVDで用いられる波長650nmより短波長の光では、空乏層中で入射光がほとんど吸収されることになる。つまり、光電流は拡散電流成分が低下しドリフト電流成分が支配的となるため、フォトダイオード4の高速応答が可能となる。
The basic operation is the same as that described with reference to FIGS. When light is incident from the
一方、本実施形態では、n型エピタキシャル層20の膜厚はフォトダイオード4に対して独立で決定できるため、n型エピタキシャル層20の膜厚を厚くすることにより(例えば2.5μm以上)、V−PNPトランジスタ3の活性領域の深さ(例えば1.5μm以上)を十分確保することができるため、高耐圧化等の高性能特性の実現が容易となる。
On the other hand, in this embodiment, since the film thickness of the n-
つまり、高速のフォトダイオード4と、高速・高性能のV−PNPトランジスタ3を同一基板上に形成することが可能となり、各素子の特性向上を最大限に発揮するような構造が可能となり、OEICとして特性向上が図れる。
また、フォトダイオード4の段差部はほぼ垂直に形成されるため、段差部が斜面の場合に比べて入射光の乱反射が低減されるため、安定した光のスキャン特性を得られることが可能となる。
(実施の形態2)
以下、本発明の光半導体装置の第2の実施の形態について、図2を参照しながら説明する。
In other words, the high-speed photodiode 4 and the high-speed, high-performance V-
In addition, since the step portion of the photodiode 4 is formed almost vertically, the irregular reflection of incident light is reduced as compared with the case where the step portion is an inclined surface, so that stable light scanning characteristics can be obtained. .
(Embodiment 2)
The second embodiment of the optical semiconductor device of the present invention will be described below with reference to FIG.
図2に示すように、21はシリコン基板1上に形成された低濃度のp型エピタキシャル層、22はn型埋め込み層8上に、コレクタ層7の周囲を完全に取り巻くように形成された高濃度のn型トランジスタウェル層である。n型トランジスタウェル層22は、コレクタ層7とp型エピタキシャル層21を電気的に分離する役割を担っている。その他の構成は、第1の実施の形態の構成と同一である。
As shown in FIG. 2, 21 is a low-concentration p-type epitaxial layer formed on the
本実施形態の光半導体装置は、第1の実施の形態のn型エピタキシャル層20の代わりに、p型エピタキシャル層21を用いた構成であり、同様の効果が実現できる。この構成では、コレクタ層7とp型エピタキシャル層21の共有化が可能であり、工程の簡略化できる。また第1の実施の形態とは異なったトランジスタ構造が可能となる。
(実施の形態3)
以下、本発明の光半導体装置の第3の実施の形態について、図3を参照しながら説明する。
The optical semiconductor device of this embodiment has a configuration using the p-
(Embodiment 3)
Hereinafter, a third embodiment of the optical semiconductor device of the present invention will be described with reference to FIG.
図3に示すように、28はn型エピタキシャル層20から半導体基板1まで拡散することで形成された高濃度のn型カソードウェル層であり、カソードコンタクト層14と接続させる。29はn型カソードウェル層28上に形成されたカソード表面電極である。その他の構成は第1の実施の形態の構成と同じである。
As shown in FIG. 3, 28 is a high-concentration n-type cathode well layer formed by diffusing from the n-
第1の実施の形態から第2の実施の形態においては、フォトダイオード4のカソード電極15は段差の下部に形成されていた。この場合パターンの形成は複雑な工程が必要であり、特に微細化は困難であるという問題がある。本実施の形態においては、吸収された電子は、カソード層13→カソードコンタクト層14→カソードウェル層28→カソード表面電極29の経路で移動するため、段差部にカソード電極を形成する必要がなくなり、第1のn型エピタキシャル層20にカソード表面電極29が形成されるので、工程の簡略化及びパターンの微細化が可能となる。
(実施の形態4)
以下、本発明の光半導体装置の第4の実施の形態について、図4を参照しながら説明する。
In the first to second embodiments, the
(Embodiment 4)
Hereinafter, a fourth embodiment of the optical semiconductor device of the present invention will be described with reference to FIG.
図4に示すように、30はフォトダイオード4内のn型エピタキシャル層20の段差部全面に形成された高濃度のn型カソードウェル層であり、カソードコンタクト層14と接続させる。その他の構成は第3の実施の形態の構成と同じである。
As shown in FIG. 4, 30 is a high-concentration n-type cathode well layer formed over the entire step portion of the n-
本実施の形態においては、第3の実施の形態に比べてn型カソードウェル層30の抵抗を低減することが可能となり、受光素子のシリーズ抵抗が低減し、高速応答が実現できる。
In the present embodiment, the resistance of the n-type
また、カソードコンタクト層14とカソードウェル層30は、同一工程での形成が可能となり、かつ段差部にパターニングすることが必要なくなるため、工程の簡略化および微細化が可能となる。
(実施の形態5)
以下、本発明の光半導体装置の第5の実施の形態について、図5を参照しながら説明する。
Further, the
(Embodiment 5)
Hereinafter, a fifth embodiment of the optical semiconductor device of the present invention will be described with reference to FIG.
まず、図5に示すように、23はシリコン基板1上に形成された低濃度の第1のn型エピタキシャル層、24は第1のn型エピタキシャル層23上に選択的に形成された第2のn型エピタキシャル層である。13はフォトダイオード4内に形成されたカソード層である。
First, as shown in FIG. 5,
1はシリコン基板、3はV−PNPトランジスタ、4はフォトダイオード、5はエミッタ層、6はベース層、7はコレクタ層、8はn型埋め込み層、9はエミッタ電極、10はベース電極、11はコレクタ電極である。12は分離層、14はカソードコンタクト層、15はカソード電極である。16はアノードコンタクト層、17はアノード電極、18は受光面であり、これらは第1の実施の形態の構成と同じである。
1 is a silicon substrate, 3 is a V-PNP transistor, 4 is a photodiode, 5 is an emitter layer, 6 is a base layer, 7 is a collector layer, 8 is an n-type buried layer, 9 is an emitter electrode, 10 is a base electrode, 11 Is a collector electrode. 12 is a separation layer, 14 is a cathode contact layer, and 15 is a cathode electrode.
本実施の形態では、第1の実施の形態のシリコン基板1とn型エピタキシャル層24の間に、第1のn型エピタキシャル層23が形成された構造である。フォトダイオード4のカソード領域は、カソード層13とカソードコンタクト層14によって構成され、PN接合はシリコン基板1とカソード層13の界面に形成される。
In this embodiment, the first n-
V−PNPトランジスタ3は、第1のn型エピタキシャル層23及び第2のn型エピタキシャル層24で構成されるため、それぞれのパラメータを独立した設計が可能であり、第1の実施の形態および第2の実施の形態の場合に比べて、設計の自由度が大きくなる。
Since the V-
第2のn型エピタキシャル層24はフォトダイオード4とは独立して厚みを決定できるので、第1の実施の形態と同様の効果が得られる。
Since the thickness of the second n-
また、受光素子のカソードの厚みは第1のn型エピタキシャル層23の膜厚で決定するため、従来の形成方法と比較して、膜厚の制御を高精度に設定することができるため、安定した受光素子特性の実現が可能となる。
(実施の形態6)
以下、本発明の光半導体装置の第6の実施の形態について、図6を参照しながら説明する。
Further, since the thickness of the cathode of the light receiving element is determined by the film thickness of the first n-
(Embodiment 6)
The sixth embodiment of the optical semiconductor device of the present invention will be described below with reference to FIG.
図6に示すように、25はシリコン基板1上に形成された低濃度の第1のp型エピタキシャル層、24は第1のp型エピタキシャル層25上に選択的に形成された第2のn型エピタキシャル層、26はn型埋め込み層8上で、コレクタ層7の周囲を完全に取り巻くように形成された高濃度の第2のn型埋め込み層である。第2のn型埋め込み層26は、コレクタ層7とp型エピタキシャル層25を電気的に分離する役割を担っている。その他の構成は第3の実施の形態の構成と同一である。
As shown in FIG. 6, 25 is a low-concentration first p-type epitaxial layer formed on the
本実施形態の光半導体装置は、第5の実施の形態の第2のn型エピタキシャル層23の代わりに、p型エピタキシャル層25を用いた構成であり、全く同様の効果が実現できる。
(実施の形態7)
以下、本発明の光半導体装置の第7の実施の形態について、図7を参照しながら説明する。
The optical semiconductor device of this embodiment has a configuration using a p-
(Embodiment 7)
Hereinafter, a seventh embodiment of the optical semiconductor device of the present invention will be described with reference to FIG.
図7に示すように、27は第1のn型エピタキシャル層23からシリコン基板1まで拡散することで形成された高濃度のn型カソードコンタクト層である。
As shown in FIG. 7,
その他の構成は、第5の実施の形態の構成と同じである。 Other configurations are the same as those of the fifth embodiment.
また、本実施の形態においては、第1のn型エピタキシャル層23にシリコンよりバンドギャップが大きい材料を用いると、入射光のエネルギーが第1のn型エピタキシャル層23のバンドギャップより小さい場合、つまり長波長光に対してn型エピタキシャル層23は透過し、シリコン基板1のみで吸収される。第1の実施の形態から第4の実施の形態の構造では、受光面18と光が吸収される最表面は一致しているので、受光素子特性は受光面18の影響を受けやすく、受光感度の低下やリーク電流の増加等の問題が起きる。本実施形態の構造では、光が吸収される最表面は、n型エピタキシャル層23と、シリコン基板1の界面であり、受光面と分離できるため、受光感度の低下やリーク電流の増加を抑制できる。
(実施の形態8)
以下、本発明の光半導体装置の第8の実施の形態について、図8を参照しながら説明する。
In the present embodiment, if a material having a band gap larger than that of silicon is used for the first n-
(Embodiment 8)
The eighth embodiment of the optical semiconductor device of the present invention will be described below with reference to FIG.
図8に示すように、28は第2のn型エピタキシャル層24から第1のn型エピタキシャル層23まで拡散することで形成された高濃度のn型カソードウェル層であり、カソードコンタクト層14と接続させる。29はn型カソードウェル層28上に形成されたカソード表面電極である。その他の構成は第5の実施の形態の構成と同じである。
As shown in FIG. 8, 28 is a high concentration n-type cathode well layer formed by diffusing from the second n-
第1の実施の形態から第7の実施の形態においては、フォトダイオード4のカソード電極15は段差の下部に形成されていた。この場合パターンの形成は複雑な工程が必要であり、特に微細化は困難であるという問題がある。本実施の形態においては、吸収された電子は、カソード層13→カソードコンタクト層14→カソードウェル層28→カソード表面電極29の経路で移動するため、段差部にカソード電極を形成する必要がなくなり、第2のn型エピタキシャル層24表面にカソード表面電極29が形成されるので、工程の簡略化及びパターンの微細化が可能となる。
(実施の形態9)
以下、本発明の光半導体装置の第9の実施の形態について、図9を参照しながら説明する。
In the first to seventh embodiments, the
(Embodiment 9)
The ninth embodiment of the optical semiconductor device of the present invention will be described below with reference to FIG.
図9に示すように、30はフォトダイオード4内の第2のn型エピタキシャル層24の段差部全面に形成された高濃度のn型カソードウェル層であり、カソードコンタクト層14と接続させる。その他の構成は第8の実施の形態の構成と同じである。
As shown in FIG. 9,
本実施の形態においては、第8の実施の形態に比べてn型カソードウェル層30の抵抗を低減することが可能となり、受光素子のシリーズ抵抗が低減し、高速応答が実現できる。
In the present embodiment, the resistance of the n-type
また、カソードコンタクト層14とカソードウェル層30は、同一工程での形成が可能となり、かつ段差部にパターニングすることが必要なくなるため、工程の簡略化及び微細化が可能となる。
Further, the
また、本実施形態において、シリコン基板を用いたが、必ずしもシリコン基板に限定されるものではなく、例えば長波長域で広く用いられているゲルマニウム基板や、化合物半導体であってもよい。 In this embodiment, the silicon substrate is used. However, the silicon substrate is not necessarily limited to the silicon substrate, and may be a germanium substrate or a compound semiconductor widely used in a long wavelength region, for example.
さらに、本発明では、受光素子としてpinフォトダイオードを用いたが、通常のpn型フォトダイオード、アバランシェフォトダイオード、フォトトランジスタについても適用が可能であることは言うまでもない。また、トランジスタとしてV−PNPトランジスタを用いたが。NPNトランジスタ、MOSトランジスタについても適用可能であることは言うまでもない。 Furthermore, in the present invention, a pin photodiode is used as the light receiving element, but it goes without saying that the present invention can also be applied to a normal pn-type photodiode, avalanche photodiode, and phototransistor. Also, a V-PNP transistor was used as the transistor. Needless to say, the present invention can also be applied to NPN transistors and MOS transistors.
また、本発明では半導体基板としてp型を用いたが、n型を用いても適用可能であることは言うまでもない。上記実施の形態において、第1のエピタキシャル層もp型またはn型を用いることが可能である。 In the present invention, the p-type is used as the semiconductor substrate. However, it is needless to say that the n-type is applicable. In the above embodiment, the first epitaxial layer can also be p-type or n-type.
また、上記実施の形態において、第1のエピタキシャル層の膜厚が1.0μm以下であり、かつ第2のエピタキシャル層の膜厚が1.0μm以上であることが望ましい。 In the above embodiment, it is desirable that the thickness of the first epitaxial layer is 1.0 μm or less and the thickness of the second epitaxial layer is 1.0 μm or more.
本発明の光半導体装置は、高速のトランジスタと高速の受光素子を同一基板上に集積化することが可能となり、しかも乱反射を低減でき、安定した光のスキャン特性を得ることが可能となる等の効果を有し、受光素子とトランジスタを同一基板上に集積したいわゆるOEIC等に有用である。 The optical semiconductor device of the present invention makes it possible to integrate a high-speed transistor and a high-speed light-receiving element on the same substrate, reduce irregular reflection, and obtain stable light scanning characteristics. It has an effect and is useful for so-called OEIC in which a light receiving element and a transistor are integrated on the same substrate.
1 シリコン基板
2 n型エピタキシャル層
3 V−PNPトランジスタ
4 フォトダイオード
5 エミッタ層
6 ベース層
7 コレクタ層
8 n型埋め込み層
9 エミッタ電極
10 ベース電極
11 コレクタ電極
12 分離層
13 カソード層
14 カソードコンタクト層
15 カソード電極
16 アノードコンタクト層
17 アノード電極
18 受光面
19 エッチング領域
20 n型エピタキシャル層
21 p型エピタキシャル層
22 n型トランジスタウェル層
23 第1のn型エピタキシャル層
24 第2のn型エピタキシャル層
25 p型エピタキシャル層
26 第2のn型埋め込み層
27 カソードコンタクト層
28 n型カソードウェル層
29 カソード表面電極
30 n型カソードウェル層
1 silicon substrate 2 n-type epitaxial layer 3 V-PNP transistor 4
Claims (12)
The optical semiconductor device according to any one of claims 1 to 8, wherein the transistor is a vertical PNP transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005018162A JP2006210494A (en) | 2005-01-26 | 2005-01-26 | Optical semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005018162A JP2006210494A (en) | 2005-01-26 | 2005-01-26 | Optical semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006210494A true JP2006210494A (en) | 2006-08-10 |
Family
ID=36967018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005018162A Pending JP2006210494A (en) | 2005-01-26 | 2005-01-26 | Optical semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006210494A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008053721A (en) * | 2006-08-22 | 2008-03-06 | Dongbu Hitek Co Ltd | Vertical bipolar junction transistor and manufacturing method thereof |
US8390090B2 (en) | 2008-12-01 | 2013-03-05 | Nec Corporation | Semiconductor device and method of manufacturing the same |
US8803272B2 (en) | 2008-12-24 | 2014-08-12 | Sony Corporation | Semiconductor device provided with photodiode, manufacturing method thereof, and optical disc device |
JP7488782B2 (en) | 2021-03-03 | 2024-05-22 | 日立Geニュークリア・エナジー株式会社 | Photodiode |
-
2005
- 2005-01-26 JP JP2005018162A patent/JP2006210494A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008053721A (en) * | 2006-08-22 | 2008-03-06 | Dongbu Hitek Co Ltd | Vertical bipolar junction transistor and manufacturing method thereof |
US8390090B2 (en) | 2008-12-01 | 2013-03-05 | Nec Corporation | Semiconductor device and method of manufacturing the same |
US8803272B2 (en) | 2008-12-24 | 2014-08-12 | Sony Corporation | Semiconductor device provided with photodiode, manufacturing method thereof, and optical disc device |
JP7488782B2 (en) | 2021-03-03 | 2024-05-22 | 日立Geニュークリア・エナジー株式会社 | Photodiode |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7863701B2 (en) | Optical semiconductor device and method for manufacturing the same | |
US8030728B2 (en) | Optical semiconductor device | |
US7211829B2 (en) | Semiconductor photodetector device | |
JP2008066497A (en) | Photodetector and method for manufacturing photodetector | |
US20090115016A1 (en) | Optical semiconductor device and method for manufacturing the same | |
JP4671981B2 (en) | Optical semiconductor device | |
US7736923B2 (en) | Optical semiconductor device and method for fabricating the same | |
US6492702B2 (en) | Circuit-incorporating light receiving device | |
US20090261441A1 (en) | Optical semiconductor device | |
JP2006210494A (en) | Optical semiconductor device | |
JP4083553B2 (en) | Optical semiconductor device | |
JP2005159366A (en) | Photodiode and manufacturing method thereof | |
JP4100474B2 (en) | Optical semiconductor device and manufacturing method thereof | |
JP2007250917A (en) | Optical semiconductor device and its manufacturing method | |
JP4058034B2 (en) | Optical semiconductor device | |
JPH05145051A (en) | Optical semiconductor device | |
JP2005251805A (en) | Semiconductor photodetector | |
JP2005203741A (en) | Optical semiconductor device and manufacturing method therefor | |
JPH09321265A (en) | Semiconductor device | |
JP4459472B2 (en) | Photodetector | |
JP2002280536A (en) | Optical semiconductor device | |
JP2004349432A (en) | Optoelectronic integrated circuit | |
JP2005183722A (en) | Semiconductor device having light receiving element | |
JP2001127332A (en) | Photodiode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091006 |