JPH06275738A - 電子部品搭載装置 - Google Patents
電子部品搭載装置Info
- Publication number
- JPH06275738A JPH06275738A JP5082694A JP8269493A JPH06275738A JP H06275738 A JPH06275738 A JP H06275738A JP 5082694 A JP5082694 A JP 5082694A JP 8269493 A JP8269493 A JP 8269493A JP H06275738 A JPH06275738 A JP H06275738A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- wiring board
- solder
- electronic component
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 配線基板上のリードとスルーホール間のはん
だ接合を短時間に形成する。 【構成】 配線基板１０の裏面側のスルーホール１２の
周囲に設けられるランド電極１３を、隣接するスルーホ
ール方向への広がりを小さくし、インナリード２１方向
への広がりを大きくすることにより、電極面積を大きく
する。これにより、ランド電極の熱容量が大きくなり、
接触したはんだ面からの熱を大量に蓄熱しスルーホール
の導電層１２ａを速やかに加熱する。その結果、はんだ
がスルーホール内を速やかに上昇し、短時間内に接着剤
２２により配線基板に固定されたインナリードとスルー
ホール間のはんだ接合が形成される。また、隣接するラ
ンド電極１３間の距離が大きいので、両者間のはんだブ
リッジの発生が抑制される。
だ接合を短時間に形成する。 【構成】 配線基板１０の裏面側のスルーホール１２の
周囲に設けられるランド電極１３を、隣接するスルーホ
ール方向への広がりを小さくし、インナリード２１方向
への広がりを大きくすることにより、電極面積を大きく
する。これにより、ランド電極の熱容量が大きくなり、
接触したはんだ面からの熱を大量に蓄熱しスルーホール
の導電層１２ａを速やかに加熱する。その結果、はんだ
がスルーホール内を速やかに上昇し、短時間内に接着剤
２２により配線基板に固定されたインナリードとスルー
ホール間のはんだ接合が形成される。また、隣接するラ
ンド電極１３間の距離が大きいので、両者間のはんだブ
リッジの発生が抑制される。
Description
【０００１】
【産業上の利用分野】本発明は、電子部品搭載装置に係
り、特に配線基板のスルーホール上に設けたリードフレ
ームのリードとスルーホール間にはんだ接合が形成され
る電子部品搭載装置に関する。
り、特に配線基板のスルーホール上に設けたリードフレ
ームのリードとスルーホール間にはんだ接合が形成され
る電子部品搭載装置に関する。
【０００２】
【従来の技術】電子機器の小型化，薄型化に対応するた
め、電子部品搭載装置の多ピン化，リードのファイン化
の傾向が著しくなっている。そして、これに伴うリード
インダクタンスの減少等電子部品搭載装置の電気特性の
改善を図るために、リードフレームを配線基板に接続さ
せて、インナーリードをファイン化し、電源層，グラン
ド層を付加する等の対策が行われてきた。このため、本
願発明者らは電子部品搭載装置の配線基板の裏面側をは
んだ面に接触させてスルーホールの内壁に設けた銅メッ
キ層，銅ーニッケルー金メッキ層等を伝ってはんだを上
昇させることにより、配線基板の表面側のスルーホール
上に位置するリードとスルーホール間にはんだ接合を設
けていた。ところで、はんだの濡れは、一般に導体が十
分に加熱されていないと良くないことが知られており、
この性質は上記スルーホールのメッキ層に対するはんだ
の濡れについても同様である。
め、電子部品搭載装置の多ピン化，リードのファイン化
の傾向が著しくなっている。そして、これに伴うリード
インダクタンスの減少等電子部品搭載装置の電気特性の
改善を図るために、リードフレームを配線基板に接続さ
せて、インナーリードをファイン化し、電源層，グラン
ド層を付加する等の対策が行われてきた。このため、本
願発明者らは電子部品搭載装置の配線基板の裏面側をは
んだ面に接触させてスルーホールの内壁に設けた銅メッ
キ層，銅ーニッケルー金メッキ層等を伝ってはんだを上
昇させることにより、配線基板の表面側のスルーホール
上に位置するリードとスルーホール間にはんだ接合を設
けていた。ところで、はんだの濡れは、一般に導体が十
分に加熱されていないと良くないことが知られており、
この性質は上記スルーホールのメッキ層に対するはんだ
の濡れについても同様である。
【０００３】しかるに、上記配線基板は、エポキシ樹脂
等の絶縁樹脂をガラス布基材に含浸させたものであるた
め、基板自体の熱伝導性は良くない。また、この配線基
板を加熱のために高温度のはんだ層に長時間接触させる
と、配線基板にデラミネーション（層間剥離）やミーズ
リング等の不具合が生じてその品質を劣化させるという
問題がある。このため、配線基板の裏面のスルーホール
の周囲に真円形状のランド電極を設け、ランド電極の蓄
熱作用によりはんだ層からの熱をスルーホール内に伝え
る措置がとられていた。
等の絶縁樹脂をガラス布基材に含浸させたものであるた
め、基板自体の熱伝導性は良くない。また、この配線基
板を加熱のために高温度のはんだ層に長時間接触させる
と、配線基板にデラミネーション（層間剥離）やミーズ
リング等の不具合が生じてその品質を劣化させるという
問題がある。このため、配線基板の裏面のスルーホール
の周囲に真円形状のランド電極を設け、ランド電極の蓄
熱作用によりはんだ層からの熱をスルーホール内に伝え
る措置がとられていた。
【０００４】
【発明が解決しようとする課題】しかし、電子部品搭載
装置の多ピン化，リードのファイン化により、配線基板
のスルーホール間の距離も非常に狭くなっているため、
従来のようにスルーホールの周囲に真円形状のランド電
極を設けた場合にランド電極の面積が小さ過ぎるため、
はんだ層からの熱をスルーホール内に伝える効果が少な
いという問題がある。また、ランド電極を広げて面積を
大きくしようとすると、間隔の狭い隣接するランド電極
間にはんだのブリッジが生じる等の問題がある。また、
配線基板を予熱する方法も採用されているが、はんだ濡
れ性を改善するほどの効果を得ることは困難である。本
発明は、上記した問題を解決しようとするもので、配線
基板のスルーホール内を短時間で効果的に加熱すること
により、リードとスルーホール間のはんだによる接合を
配線基板の信頼性を損なうことなく確実に設けることの
できる電子部品搭載装置を提供することを目的とする。
装置の多ピン化，リードのファイン化により、配線基板
のスルーホール間の距離も非常に狭くなっているため、
従来のようにスルーホールの周囲に真円形状のランド電
極を設けた場合にランド電極の面積が小さ過ぎるため、
はんだ層からの熱をスルーホール内に伝える効果が少な
いという問題がある。また、ランド電極を広げて面積を
大きくしようとすると、間隔の狭い隣接するランド電極
間にはんだのブリッジが生じる等の問題がある。また、
配線基板を予熱する方法も採用されているが、はんだ濡
れ性を改善するほどの効果を得ることは困難である。本
発明は、上記した問題を解決しようとするもので、配線
基板のスルーホール内を短時間で効果的に加熱すること
により、リードとスルーホール間のはんだによる接合を
配線基板の信頼性を損なうことなく確実に設けることの
できる電子部品搭載装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、上記請求項１に係る発明の構成上の特徴は、電子部
品を搭載する配線基板と、同配線基板に貫通して設けた
複数のスルーホールと、同配線基板に固定される複数の
リードを有するリードフレームとを備えてなり、スルー
ホール上に位置するリードがろう材を介してスルーホー
ルに接合される電子部品搭載装置であって、配線基板の
裏面側のスルーホールの開口部の周囲に設けた電極の形
状を隣接するスルーホール方向への広がりを小さくし他
の方向への広がりを大きくすることにより、同電極の面
積を増加させるようにしたことにある。
に、上記請求項１に係る発明の構成上の特徴は、電子部
品を搭載する配線基板と、同配線基板に貫通して設けた
複数のスルーホールと、同配線基板に固定される複数の
リードを有するリードフレームとを備えてなり、スルー
ホール上に位置するリードがろう材を介してスルーホー
ルに接合される電子部品搭載装置であって、配線基板の
裏面側のスルーホールの開口部の周囲に設けた電極の形
状を隣接するスルーホール方向への広がりを小さくし他
の方向への広がりを大きくすることにより、同電極の面
積を増加させるようにしたことにある。
【０００６】また、上記請求項２に係る発明の構成上の
特徴は、前記請求項１に記載の電子部品搭載装置におい
て、スルーホールの開口部の周囲に設けた電極の隣接す
るスルーホール方向への広がりの一部を大きくし、同電
極の大きくした広がり部分相互間を絶縁層により被覆し
たことにある。
特徴は、前記請求項１に記載の電子部品搭載装置におい
て、スルーホールの開口部の周囲に設けた電極の隣接す
るスルーホール方向への広がりの一部を大きくし、同電
極の大きくした広がり部分相互間を絶縁層により被覆し
たことにある。
【０００７】
【発明の作用・効果】上記のように構成した請求項１に
係る発明においては、配線基板の裏面側に設けたスルー
ホールの開口部の周囲の電極の面積は、隣接するスルー
ホール方向への広がりを小さくし他の方向への広がりを
大きくすることにより大きくされる。このため、この電
極全体の熱容量が大きくなり、はんだからの熱を大量に
蓄熱し、これをスルーホールに効率よく伝達することが
できるので、スルーホール内が速やかに加熱される。そ
のため、スルーホール内のはんだの上昇が速やかに行わ
れ、リードとスルーホール間のはんだ接合が短時間内に
確実に形成される。その結果、配線基板の信頼性を損な
うことなく、リードとスルーホール間に確実にはんだ接
合を設けることができる。また、上記裏面側の電極の面
積の増加は、隣接するスルーホール方向への広がりを小
さくし他の方向への広がりを大きくすることにより達成
しているので、隣接するスルーホールの周囲に設けた両
電極間の距離が狭くされることはなく、従って両電極間
にはんだのブリッジが生じることはない。
係る発明においては、配線基板の裏面側に設けたスルー
ホールの開口部の周囲の電極の面積は、隣接するスルー
ホール方向への広がりを小さくし他の方向への広がりを
大きくすることにより大きくされる。このため、この電
極全体の熱容量が大きくなり、はんだからの熱を大量に
蓄熱し、これをスルーホールに効率よく伝達することが
できるので、スルーホール内が速やかに加熱される。そ
のため、スルーホール内のはんだの上昇が速やかに行わ
れ、リードとスルーホール間のはんだ接合が短時間内に
確実に形成される。その結果、配線基板の信頼性を損な
うことなく、リードとスルーホール間に確実にはんだ接
合を設けることができる。また、上記裏面側の電極の面
積の増加は、隣接するスルーホール方向への広がりを小
さくし他の方向への広がりを大きくすることにより達成
しているので、隣接するスルーホールの周囲に設けた両
電極間の距離が狭くされることはなく、従って両電極間
にはんだのブリッジが生じることはない。
【０００８】また、上記のように構成した請求項２に係
る発明においては、スルーホールの開口部の周囲に設け
た電極の隣接するスルーホール方向への広がりの一部を
大きくしたことにより、電極面積をさらに大きくするこ
とが出来るので、上記請求項１に記載した効果をさらに
高めることが出来る。そして、隣接する電極の広がり部
分相互間を絶縁層により被覆したことにより、隣接電極
間のはんだブリッジの発生を完全に防止することが出来
る。
る発明においては、スルーホールの開口部の周囲に設け
た電極の隣接するスルーホール方向への広がりの一部を
大きくしたことにより、電極面積をさらに大きくするこ
とが出来るので、上記請求項１に記載した効果をさらに
高めることが出来る。そして、隣接する電極の広がり部
分相互間を絶縁層により被覆したことにより、隣接電極
間のはんだブリッジの発生を完全に防止することが出来
る。
【０００９】
【実施例】以下、本発明の一実施例を図面により説明す
る。図１は、本発明の第１実施例に係る半導体チップ搭
載装置（樹脂モールド後）を横断面図により概略的に示
したものである。この半導体チップ搭載装置は、０．２
ｍｍ厚のビスマレイミドトリアジン基板にプリント配線
を施した多層の配線基板１０を有している。
る。図１は、本発明の第１実施例に係る半導体チップ搭
載装置（樹脂モールド後）を横断面図により概略的に示
したものである。この半導体チップ搭載装置は、０．２
ｍｍ厚のビスマレイミドトリアジン基板にプリント配線
を施した多層の配線基板１０を有している。
【００１０】配線基板１０は、図２及び図３に示すよう
に、表面側の中央に半導体チップ搭載用のランド１１ａ
を設けており、ランド１１ａを囲んでリング状にグラン
ド接続部１１ｂを設けている。そして、グランド接続部
１１ｂの周囲には複数の導体配線１１ｃが形成されてい
る。導体配線１１ｃの外側近傍位置には、配線基板面を
貫通した直径０．３ｍｍφの複数のスルーホール１２
が、千鳥状に配列されている。スルーホール１２の内壁
には銅メッキ後にニッケルメッキ及び金メッキが施され
て導電層１２ａが形成されている。また、配線基板１０
の表面側には、図２及び図３に示すように、複数のリー
ドを支持したリードフレーム２０のインナリード２１部
分がエポキシ系の接着剤層２２によって接着固定されて
おり、インナリード２１の先端部分は、スルーホール１
２の上部に配置されている。
に、表面側の中央に半導体チップ搭載用のランド１１ａ
を設けており、ランド１１ａを囲んでリング状にグラン
ド接続部１１ｂを設けている。そして、グランド接続部
１１ｂの周囲には複数の導体配線１１ｃが形成されてい
る。導体配線１１ｃの外側近傍位置には、配線基板面を
貫通した直径０．３ｍｍφの複数のスルーホール１２
が、千鳥状に配列されている。スルーホール１２の内壁
には銅メッキ後にニッケルメッキ及び金メッキが施され
て導電層１２ａが形成されている。また、配線基板１０
の表面側には、図２及び図３に示すように、複数のリー
ドを支持したリードフレーム２０のインナリード２１部
分がエポキシ系の接着剤層２２によって接着固定されて
おり、インナリード２１の先端部分は、スルーホール１
２の上部に配置されている。
【００１１】配線基板１０の裏面には、グランド接続部
１１ｂにスルーホール（図示しない）を介して接続され
たグランド層１０ｂが設けられている。また、配線基板
１０の裏面側のスルーホール１２の周囲には、図４に示
すように、本発明の要部であるスルーホールのランド電
極１３が設けられている。各ランド電極１３は、互いに
隣接するスルーホール方向への広がりが約０．１ｍｍと
従来と同様の値であり、その他の方向即ちインナリード
に対して平行な方向に広がるように形成されており、隣
接する電極間には約０．３ｍｍ以上の隙間が設けられて
いる。これにより、ランド電極１３の面積は、従来形状
のランド電極の面積に比べて数倍程度大きくなってい
る。このため、各ランド電極１３は、熱容量が大であ
り、加熱されたときに熱を大量に蓄熱することができ
る。
１１ｂにスルーホール（図示しない）を介して接続され
たグランド層１０ｂが設けられている。また、配線基板
１０の裏面側のスルーホール１２の周囲には、図４に示
すように、本発明の要部であるスルーホールのランド電
極１３が設けられている。各ランド電極１３は、互いに
隣接するスルーホール方向への広がりが約０．１ｍｍと
従来と同様の値であり、その他の方向即ちインナリード
に対して平行な方向に広がるように形成されており、隣
接する電極間には約０．３ｍｍ以上の隙間が設けられて
いる。これにより、ランド電極１３の面積は、従来形状
のランド電極の面積に比べて数倍程度大きくなってい
る。このため、各ランド電極１３は、熱容量が大であ
り、加熱されたときに熱を大量に蓄熱することができ
る。
【００１２】つぎに、上記のように配置したスルーホー
ル１２とインナリード２１との接合部分の形成について
説明する。配線基板１０の裏面側を噴流はんだ槽に載置
させると、配線基板１０の裏面のスルーホール１２の周
囲に設けたランド電極１３がはんだに直接接触して加熱
される。このとき、ランド電極１３は、上記したように
面積が大きくその熱容量が大きくなっているため、はん
だからの熱を十分に吸収して蓄熱し、これを速やかにス
ルーホール１２内の導電層１２ａに伝えて導電層１２ａ
を速やかに加熱し、その温度を上昇させる。このため、
スルーホール１２内の導電層１２ａにはんだがなじみ易
くなり、図５に示すように、溶融はんだ１５が速やかに
スルーホール１２内の導電層１２ａに接触しつつ上昇
し、短時間内に表面側開口位置に達する。そして、表面
側開口位置に達したはんだ１５は、表面張力により上方
に向けて膨れ、スルーホール１２上に位置するインナー
リード２１に接触しスルーホール１２とインナーリード
２１間のはんだ接合が形成される。
ル１２とインナリード２１との接合部分の形成について
説明する。配線基板１０の裏面側を噴流はんだ槽に載置
させると、配線基板１０の裏面のスルーホール１２の周
囲に設けたランド電極１３がはんだに直接接触して加熱
される。このとき、ランド電極１３は、上記したように
面積が大きくその熱容量が大きくなっているため、はん
だからの熱を十分に吸収して蓄熱し、これを速やかにス
ルーホール１２内の導電層１２ａに伝えて導電層１２ａ
を速やかに加熱し、その温度を上昇させる。このため、
スルーホール１２内の導電層１２ａにはんだがなじみ易
くなり、図５に示すように、溶融はんだ１５が速やかに
スルーホール１２内の導電層１２ａに接触しつつ上昇
し、短時間内に表面側開口位置に達する。そして、表面
側開口位置に達したはんだ１５は、表面張力により上方
に向けて膨れ、スルーホール１２上に位置するインナー
リード２１に接触しスルーホール１２とインナーリード
２１間のはんだ接合が形成される。
【００１３】以上に説明したように、配線基板裏面から
表面側へのスルーホールを通してのはんだの上昇が極め
て速やかに行われることにより、スルーホールとインナ
ーリード２１間のはんだ接合が短時間内に確実に形成さ
れると共に、配線基板の加熱時間が短縮されることによ
り、配線基板にデラミネーション等の不良の発生が確実
に防止され、配線基板の信頼性が損なわれることがな
い。また、ランド電極１３は、互いに隣接するランド方
向への広がりが小さく、その他の方向即ち基板端部に対
して直角方向に広がるように形成されているので、ファ
インパターンの配線基板においても、ランド電極相互間
にはんだブリッジ等の不具合が生じることがない。
表面側へのスルーホールを通してのはんだの上昇が極め
て速やかに行われることにより、スルーホールとインナ
ーリード２１間のはんだ接合が短時間内に確実に形成さ
れると共に、配線基板の加熱時間が短縮されることによ
り、配線基板にデラミネーション等の不良の発生が確実
に防止され、配線基板の信頼性が損なわれることがな
い。また、ランド電極１３は、互いに隣接するランド方
向への広がりが小さく、その他の方向即ち基板端部に対
して直角方向に広がるように形成されているので、ファ
インパターンの配線基板においても、ランド電極相互間
にはんだブリッジ等の不具合が生じることがない。
【００１４】つぎに、上記第１実施例のランド電極の変
形例について、図６により説明する。即ち、本変形例
は、スルーホール１２が上記第１実施例に示すような千
鳥状ではなく一列に形成されているような場合に適用さ
れるもので、この場合はランド電極１３ａのインナーリ
ード２１方向への広がりを、スルーホール１２に対して
一方向ではなく両方向に設けたものである。これによっ
ても、ランド電極１３ａの面積を増加させることがで
き、上記第１実施例に示した効果が得られる。
形例について、図６により説明する。即ち、本変形例
は、スルーホール１２が上記第１実施例に示すような千
鳥状ではなく一列に形成されているような場合に適用さ
れるもので、この場合はランド電極１３ａのインナーリ
ード２１方向への広がりを、スルーホール１２に対して
一方向ではなく両方向に設けたものである。これによっ
ても、ランド電極１３ａの面積を増加させることがで
き、上記第１実施例に示した効果が得られる。
【００１５】つぎに、本発明の第２実施例について、図
面により説明する。本実施例においては、図２に示す配
線基板の裏面のランド電極を図７（ａ）に示すように変
更したものであり、その他の構成については第１実施例
と同様である。ランド電極１４は、図７（ａ）に示すよ
うに、リード方向に延びたスルーホール２１の反対側部
分に幅の広い長方形部分１４ａを設けたものである。そ
して、隣接するランド電極１４の長方形部分１４ａは、
ソルダーレジスト等の樹脂層１６を薄く形成することに
より、被覆保護されている。これによって、ランド電極
１４の面積はさらに広げられその熱容量が高められるの
で、上記第１実施例に示した以上の効果が得られる。そ
して、隣接する長方形部分１４ａの隙間がソルダーレジ
スト等の樹脂層１６により被覆されているので、この部
分におけるはんだブリッジ等によるショートの発生を確
実に防止することが出来る。また、ランド電極の配線基
板を占有する面積を相対的に小さくすることができ、配
線基板の有効利用を図ることができる。
面により説明する。本実施例においては、図２に示す配
線基板の裏面のランド電極を図７（ａ）に示すように変
更したものであり、その他の構成については第１実施例
と同様である。ランド電極１４は、図７（ａ）に示すよ
うに、リード方向に延びたスルーホール２１の反対側部
分に幅の広い長方形部分１４ａを設けたものである。そ
して、隣接するランド電極１４の長方形部分１４ａは、
ソルダーレジスト等の樹脂層１６を薄く形成することに
より、被覆保護されている。これによって、ランド電極
１４の面積はさらに広げられその熱容量が高められるの
で、上記第１実施例に示した以上の効果が得られる。そ
して、隣接する長方形部分１４ａの隙間がソルダーレジ
スト等の樹脂層１６により被覆されているので、この部
分におけるはんだブリッジ等によるショートの発生を確
実に防止することが出来る。また、ランド電極の配線基
板を占有する面積を相対的に小さくすることができ、配
線基板の有効利用を図ることができる。
【００１６】なお、ランド電極１４の長方形部分１４ａ
に樹脂層１６ａを設けることにより、はんだからランド
電極１４への熱伝導が若干妨げられるが、これを避ける
ために、図７（ｂ）に示すように、樹脂層１６ａを長方
形部分１４ａの隙間近傍部分にのみ限定して設けるよう
にしてもよい。これにより、ランド電極１４の加熱効果
が高められる。
に樹脂層１６ａを設けることにより、はんだからランド
電極１４への熱伝導が若干妨げられるが、これを避ける
ために、図７（ｂ）に示すように、樹脂層１６ａを長方
形部分１４ａの隙間近傍部分にのみ限定して設けるよう
にしてもよい。これにより、ランド電極１４の加熱効果
が高められる。
【００１７】また、上記各実施例及び変形例に示したラ
ンド電極の形状は一例であって、その形状を本発明の趣
旨に沿って適宜変更することが可能である。
ンド電極の形状は一例であって、その形状を本発明の趣
旨に沿って適宜変更することが可能である。
【図面の簡単な説明】
【図１】本発明の一実施例に係る半導体チップ搭載装置
（樹脂モールド後）を概略的に示す側面断面図である。
（樹脂モールド後）を概略的に示す側面断面図である。
【図２】同半導体チップ搭載装置の配線基板とインナリ
ードとの関係を示す部分拡大断面図である。
ードとの関係を示す部分拡大断面図である。
【図３】同半導体チップ搭載装置の配線基板とインナリ
ードとの関係を示す部分拡大斜視図である。
ードとの関係を示す部分拡大斜視図である。
【図４】第１実施例に係るランド電極を示す平面図であ
る。
る。
【図５】インナリードとスルーホール間のはんだ接合の
形成状態を示す断面図である。
形成状態を示す断面図である。
【図６】変形例に係るランド電極を示す平面図である。
【図７】第２実施例に係るランド電極を示す平面図であ
る。
る。
１０；配線基板、１２；スルーホール、１２ａ；導電
層、１３，１３ａ，１４；ランド電極、１５；はんだ、
１６，１６ａ；樹脂層、２０；リードフレーム、２１；
インナリード、２２；接着剤層。
層、１３，１３ａ，１４；ランド電極、１５；はんだ、
１６，１６ａ；樹脂層、２０；リードフレーム、２１；
インナリード、２２；接着剤層。
Claims (2)
- 【請求項１】 電子部品を搭載する配線基板と、同配線
基板に貫通して設けた複数のスルーホールと、同配線基
板の表面側に固定される複数のリードを有するリードフ
レームとを備えてなり、前記スルーホール上に位置する
前記リードがろう材を介して前記スルーホールに接合さ
れる電子部品搭載装置であって、 前記配線基板の裏面側の前記スルーホールの開口部の周
囲に設けた電極の形状を隣接するスルーホール方向への
広がりを小さくし他の方向への広がりを大きくすること
により、同電極の面積を増加させるようにしたことを特
徴とする電子部品搭載装置。 - 【請求項２】 前記請求項１に記載の電子部品搭載装置
において、 前記スルーホールの開口部の周囲に設けた電極の隣接す
るスルーホール方向への広がりの一部を大きくし、同電
極の大きくした広がり部分相互間を絶縁層により被覆し
たことを特徴とする電子部品搭載装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5082694A JPH06275738A (ja) | 1993-03-17 | 1993-03-17 | 電子部品搭載装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5082694A JPH06275738A (ja) | 1993-03-17 | 1993-03-17 | 電子部品搭載装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06275738A true JPH06275738A (ja) | 1994-09-30 |
Family
ID=13781525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5082694A Pending JPH06275738A (ja) | 1993-03-17 | 1993-03-17 | 電子部品搭載装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06275738A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7718927B2 (en) * | 2005-03-15 | 2010-05-18 | Medconx, Inc. | Micro solder pot |
-
1993
- 1993-03-17 JP JP5082694A patent/JPH06275738A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7718927B2 (en) * | 2005-03-15 | 2010-05-18 | Medconx, Inc. | Micro solder pot |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5438478A (en) | Electronic component carriers and method of producing the same as well as electronic devices | |
| KR100287393B1 (ko) | 기판용 부착 패드 및 땜납 상호접속부의 형성방법 | |
| US4996629A (en) | Circuit board with self-supporting connection between sides | |
| US6514845B1 (en) | Solder ball contact and method | |
| US6285086B1 (en) | Semiconductor device and substrate for semiconductor device | |
| JP2001203435A (ja) | ボールグリッドアレイ型パッケージの接続構造 | |
| JP2009231657A (ja) | 半導体装置およびその製造方法 | |
| JP3424526B2 (ja) | 電子部品の実装方法 | |
| JP3939847B2 (ja) | 半導体装置の製造方法 | |
| JP3907845B2 (ja) | 半導体装置 | |
| JPH07235618A (ja) | 多端子半導体パッケージ | |
| JP2000058739A (ja) | 半導体装置およびその製造に用いるリードフレーム | |
| JP2001077228A (ja) | 半導体パッケージ用プリント配線板およびその製造方法 | |
| JPH06275738A (ja) | 電子部品搭載装置 | |
| JP3394479B2 (ja) | 半導体装置 | |
| JP3684517B2 (ja) | 半導体装置 | |
| JP2809316B2 (ja) | 電子部品搭載用基板 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JP2817715B2 (ja) | ボールグリッドアレイ型回路基板 | |
| JPS61214548A (ja) | テ−プキヤリア | |
| JP2848346B2 (ja) | 電子部品の実装方法 | |
| JP2751897B2 (ja) | ボールグリッドアレイ実装構造及び実装方法 | |
| JP2002100880A (ja) | 多層回路基板 | |
| JPH08181239A (ja) | フリップチップ実装用回路基板 | |
| JP2000223613A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040416 |