JPH06274411A - Semiconductor memory with storage capacity extending function - Google Patents

Semiconductor memory with storage capacity extending function

Info

Publication number
JPH06274411A
JPH06274411A JP5850493A JP5850493A JPH06274411A JP H06274411 A JPH06274411 A JP H06274411A JP 5850493 A JP5850493 A JP 5850493A JP 5850493 A JP5850493 A JP 5850493A JP H06274411 A JPH06274411 A JP H06274411A
Authority
JP
Japan
Prior art keywords
capacity
storage
memory
arithmetic processing
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5850493A
Other languages
Japanese (ja)
Inventor
Terumi Ogata
輝美 尾形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5850493A priority Critical patent/JPH06274411A/en
Publication of JPH06274411A publication Critical patent/JPH06274411A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To provide the semiconductor memory with a storage capacity extending function, which can extend easily the storage capacity. CONSTITUTION:This memory is provided with plural memory units 1-3 which are attached to a substrate through connectors 5-7 so as to be freely attachable and detachable, and have a means for storing the data, an arithmetic processing unit 4 attached to the substrate 9 through a connector 8 so as to be freely attachable and detachable, and a storage means 10 which is attached to the unit 4 so as to be freely attachable and detachable, and in which software data for controlling a storage processing of each memory unit 1-3 is stored. This device is constituted so that the arithmetic processing unit 4 and each memory unit 1-3 are connected through the connectors 5-8, and in the case of extending the storage capacity, the memory units 1-3 are changed with those of a large capacity, and simultaneously therewith, the storage means 10 of the arithmetic processing unit 4 is changed with that which can control the storage processing of the memory units 1-3 of the storage capacity after the change, and stores the software data.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は記憶容量拡張機能付き半
導体記憶装置に関する。情報処理装置の発達に伴い、よ
り高度な処理を行う為にソフトウエアが大規模となる傾
向があり、このための基礎となる多数のデータを蓄積す
るために大容量の記憶装置が必要となってきている。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device having a memory capacity expanding function. With the development of information processing devices, software tends to be large in scale in order to perform more sophisticated processing, and a large-capacity storage device is required to store a large amount of data which is the basis for this. Is coming.

【0002】このことからメモリ素子の高集積化技術に
より容量が増大し、情報処理装置の発展に帰依している
が、それ以上のソフトウエア等の進展により更に大容量
の記憶装置が必要とされており、特に、その必要性に応
じて記憶容量を容易に拡張することができる半導体記憶
装置が要望されている。
From this fact, the capacity is increased by the high integration technology of the memory element, which is attributed to the development of the information processing apparatus. However, the further development of the software and the like requires the storage apparatus having a larger capacity. In particular, there is a demand for a semiconductor memory device whose storage capacity can be easily expanded according to its need.

【0003】[0003]

【従来の技術】産業上の利用分野に記述したような半導
体記憶装置におけるLSIパッケージ等のメモリ素子
は、設計時に決定される記憶容量に基づいて必要数が例
えばプリント基板上に実装される。
2. Description of the Related Art A memory device such as an LSI package in a semiconductor memory device as described in the field of industrial use is mounted in a required number, for example, on a printed circuit board based on a storage capacity determined at the time of design.

【0004】[0004]

【発明が解決しようとする課題】ところで、必要に伴い
記憶容量を拡張する場合は、実装されたメモリ素子を大
容量のものに交換するか、或いはメモリ素子を増設する
かしなければならない。
By the way, in order to expand the storage capacity as necessary, it is necessary to replace the mounted memory element with a large capacity one or add another memory element.

【0005】しかし、固定されたメモリ素子の交換には
工数がかかり、増設にはメモリ素子を新設する箇所がな
ければ実現できず、また、何れにしてもメモリの拡張に
は、演算処理系がらみのアドレス増設等のハードウエア
の変更も必要となるので、容易に行えないといった問題
がある。
However, it takes man-hours to replace a fixed memory element, and the expansion cannot be realized unless there is a place to newly install the memory element. In any case, the expansion of the memory involves an arithmetic processing system. Since it is also necessary to change the hardware such as the addition of addresses, there is a problem that it cannot be easily performed.

【0006】本発明は、このような点に鑑みてなされた
ものであり、記憶容量を容易に拡張することができる記
憶容量拡張機能付き半導体記憶装置を提供することを目
的としている。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor memory device with a memory capacity expanding function that can easily expand the memory capacity.

【0007】[0007]

【課題を解決するための手段】本発明の記憶容量拡張機
能付き半導体記憶装置は、基板にコネクタを介して着脱
自在に取り付けられ、データを記憶する手段を有する複
数のメモリユニットと、基板にコネクタを介して着脱自
在に取り付けられた演算処理ユニットと、演算処理ユニ
ットに着脱自在に取り付けられ、複数のメモリユニット
の記憶処理を制御するためのソフトウエアデータが記憶
された記憶手段とを具備し、演算処理ユニットと複数の
メモリユニットとがコネクタを介して接続されて構成さ
れている。
SUMMARY OF THE INVENTION A semiconductor memory device with a storage capacity expanding function of the present invention includes a plurality of memory units detachably attached to a substrate via a connector and having means for storing data, and a connector on the substrate. An arithmetic processing unit that is detachably attached via a storage unit, and a storage unit that is detachably attached to the arithmetic processing unit and stores software data for controlling storage processing of a plurality of memory units. The arithmetic processing unit and a plurality of memory units are connected via a connector.

【0008】[0008]

【作用】上述した本発明によれば、記憶容量を拡張する
場合に、メモリユニットを大容量のものと交換し、これ
と同時に、演算処理ユニットの記憶手段を、交換後の記
憶容量のメモリユニットの記憶処理を制御することが可
能なソフトウエアデータが格納されたものと交換すれば
よい。
According to the present invention described above, when the storage capacity is expanded, the memory unit is replaced with a large capacity one, and at the same time, the storage means of the arithmetic processing unit is replaced with the memory unit having the replaced storage capacity. It may be exchanged with the one in which the software data capable of controlling the storage process is stored.

【0009】各ユニットの交換はコネクタへの抜き差し
で行えるので、容易に記憶容量の拡張を行うことができ
る。
Since the replacement of each unit can be performed by inserting and removing the unit, the storage capacity can be easily expanded.

【0010】[0010]

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図1は本発明の第1実施例による記憶容量
拡張機能付き半導体記憶装置の構成を示す図である。
Embodiments of the present invention will be described below with reference to the drawings. 1 is a diagram showing a configuration of a semiconductor memory device with a memory capacity expanding function according to a first embodiment of the present invention.

【0011】この図において、1,2,3はメモリユニ
ット、4はCPUユニット、5,6,7,8はコネク
タ、9はバックパネルである。各メモリユニット1〜3
とCPUユニット4は、バックパネル9上に固定された
コネクタ5〜8に着脱自在に取りつけられている。
In this figure, reference numerals 1, 2 and 3 are memory units, 4 is a CPU unit, 5, 6, 7 and 8 are connectors, and 9 is a back panel. Each memory unit 1-3
The CPU unit 4 is detachably attached to the connectors 5 to 8 fixed on the back panel 9.

【0012】メモリユニット1〜3が取りつけられるコ
ネクタ5〜7と、CPUユニット4が取りつけられるコ
ネクタ8とは、バックパネル9に配備された破線で示す
配線で接続されている。
The connectors 5 to 7 to which the memory units 1 to 3 are attached and the connector 8 to which the CPU unit 4 is attached are connected by the wiring shown by the broken line provided on the back panel 9.

【0013】各メモリユニット1〜3は各々が1Mバイ
トの記憶容量を有している。CPUユニット4には、各
メモリユニット1〜3の合計の記憶容量である3Mバイ
トを処理できるソフトウエアが搭載されている。
Each of the memory units 1 to 3 has a storage capacity of 1 Mbyte. The CPU unit 4 is equipped with software capable of processing 3 Mbytes, which is the total storage capacity of the memory units 1 to 3.

【0014】ソフトウエアは、ICソケットを介してC
PUユニット4に着脱自在なROM10により実現され
るものであり、ROM10内に各メモリユニット1〜3
にアクセス等を行うためのソフトウエアを実現するデー
タが記憶されている。
The software is C through the IC socket.
It is realized by the ROM 10 that is detachably attached to the PU unit 4, and each of the memory units 1 to 3 is provided in the ROM 10.
The data for implementing the software for accessing the server is stored.

【0015】このような構成において、記憶容量をアッ
プさせる場合、例えば3Mバイトから6Mバイトにする
場合は、メモリユニット1〜3の各々を2Mバイトのも
のに変更する。また、CPUユニット4のROM10
も、6Mバイトを処理できるソフトウエアのデータが記
憶されたものに変更する。
In such a configuration, in order to increase the storage capacity, for example, from 3 Mbytes to 6 Mbytes, each of the memory units 1 to 3 is changed to 2 Mbytes. In addition, the ROM 10 of the CPU unit 4
Also, the data is changed to one in which software data capable of processing 6 MB is stored.

【0016】即ち、記憶容量アップを、ユニット1〜3
の抜き差しと、ROM10の交換によって容易に実現す
ることができる。従って、従来のように、固定されたメ
モリ素子の交換に工数がかかったり、メモリ素子を新設
する箇所がなくて実現できなかったり、演算処理系(C
PUユニット)がらみのアドレス増設等のハードウエア
の変更に手間がかかったりするといったことを解消する
ことができる。
That is, the storage capacity is increased by the units 1 to 3.
It can be easily realized by inserting and removing the ROM and replacing the ROM 10. Therefore, as in the prior art, it takes a lot of time to replace a fixed memory element, it cannot be realized because there is no place to newly install the memory element, and the arithmetic processing system (C
It is possible to solve the problem that it takes time to change the hardware such as the address increase of the PU unit).

【0017】次に、第2実施例の記憶容量拡張機能付き
半導体記憶装置を図2を参照して説明する。図2におい
て、11,12,13はメモリユニット、14はCPU
ユニット、15,16,17,18はコネクタ、19は
バックパネルである。
Next, a semiconductor memory device with a memory capacity expanding function of the second embodiment will be described with reference to FIG. In FIG. 2, 11, 12, and 13 are memory units, and 14 is a CPU.
Units, 15, 16, 17, and 18 are connectors, and 19 is a back panel.

【0018】各メモリユニット11〜13とCPUユニ
ット14は、バックパネル19上に固定されたコネクタ
15〜18に着脱自在に取りつけられている。各メモリ
ユニット11〜13には、記憶容量をデータ値で表すた
めのスイッチ20,21,22と、他のユニットから送
られてくる容量データ値と自己ユニットの容量データ値
とを加算して出力する加算回路23,24,25とが設
けられている。
The memory units 11 to 13 and the CPU unit 14 are detachably attached to the connectors 15 to 18 fixed on the back panel 19. To each of the memory units 11 to 13, switches 20, 21, 22 for expressing the storage capacity by a data value, and the capacity data value sent from another unit and the capacity data value of the self unit are added and output. Adder circuits 23, 24, and 25 are provided.

【0019】また、CPUユニット14には、認識回路
26が設けられている。認識回路26は、メモリユニッ
トから送られてくる容量データ値から、バックパネル1
9に取りつけられた全てのメモリユニット11〜13の
記憶容量の合計値を認識するものである。この認識後
に、CPUが予め用意されたソフトウエアの中から、記
憶容量に応じたソフトウエアを選択して用いるようにな
っている。
Further, the CPU unit 14 is provided with a recognition circuit 26. The recognition circuit 26 determines the back panel 1 from the capacity data value sent from the memory unit.
This is to recognize the total value of the storage capacities of all the memory units 11 to 13 attached to 9. After this recognition, the CPU selects and uses the software corresponding to the storage capacity from the software prepared in advance.

【0020】また、メモリユニット11〜13とCPU
ユニット14との接続は、破線で示すように、各ユニッ
ト11〜13の加算回路23〜25の出力側と入力側と
が接続され、最終段のメモリユニット13の加算回路2
5の出力側がCPUユニット14の認識回路26の入力
側に接続されている。
Further, the memory units 11 to 13 and the CPU
As for the connection with the unit 14, as shown by the broken line, the output side and the input side of the adder circuits 23 to 25 of each of the units 11 to 13 are connected, and the adder circuit 2 of the memory unit 13 at the final stage is connected.
The output side of 5 is connected to the input side of the recognition circuit 26 of the CPU unit 14.

【0021】このような構成にあって、まず、各スイッ
チ20〜22が押下されることにより、記憶容量の1M
バイトが容量データ値の「1」として表現される。メモ
リユニット11においては、加算回路23に入力される
容量データ値は「0」なので、容量データ値「1」が後
段の加算回路24へ出力される。加算回路24ではその
「1」と自己の「1」とが加算され、この加算結果の
「2」が後段の加算回路25へ出力される。加算回路2
5ではその「2」と自己の「1」とが加算され、この加
算結果の「3」がCPUユニット14の認識回路26へ
出力される。
In such a configuration, first, by pressing each of the switches 20 to 22, the storage capacity of 1M is reached.
A byte is represented as a capacity data value of "1". In the memory unit 11, since the capacitance data value input to the adding circuit 23 is “0”, the capacitance data value “1” is output to the adding circuit 24 in the subsequent stage. The addition circuit 24 adds the "1" and its own "1", and the addition result "2" is output to the addition circuit 25 in the subsequent stage. Adder circuit 2
In 5, the “2” and its own “1” are added, and the addition result “3” is output to the recognition circuit 26 of the CPU unit 14.

【0022】これによって認識回路26は、メモリユニ
ット11〜13の合計記憶容量が3Mバイトであると認
識する。そして、CPUがその3Mバイトを処理できる
ソフトウエアを選択して用いる。
As a result, the recognition circuit 26 recognizes that the total storage capacity of the memory units 11 to 13 is 3 Mbytes. Then, the CPU selects and uses software that can process the 3 Mbytes.

【0023】また、記憶容量をアップする場合、例えば
3Mバイトから4Mバイトにアップする場合、図3に示
すように、真ん中のメモリユニット12を2Mバイトの
メモリユニット12′に変更したとする。
When the storage capacity is increased, for example, from 3 Mbytes to 4 Mbytes, it is assumed that the middle memory unit 12 is changed to a 2 Mbyte memory unit 12 'as shown in FIG.

【0024】この場合、メモリユニット12′の加算回
路24′により、自己の容量データ値「2」と、ユニッ
ト11から送られてきた容量データ値「1」とが加算さ
れる。
In this case, the addition circuit 24 'of the memory unit 12' adds its own capacitance data value "2" and the capacitance data value "1" sent from the unit 11.

【0025】この加算結果の「3」が後段のユニット1
3の加算回路25で「1」と加算される。そして、最終
的に得られる容量データ値の「4」から認識回路26
が、メモリユニット11,12′,13の合計記憶容量
が4Mバイトであることを認識する。
"3" of this addition result is the unit 1 in the subsequent stage.
The addition circuit 25 of 3 adds "1". Then, from the finally obtained capacity data value “4”, the recognition circuit 26
Recognizes that the total storage capacity of the memory units 11, 12 ', 13 is 4 Mbytes.

【0026】そして、そ認識された記憶容量の4Mバイ
トを処理できるソフトウエアがCPUによって選択さ
れ、以後処理の際に用いられる。以上説明した第2実施
例によれば、記憶容量アップを、メモリユニット11〜
13の抜き差しによる交換によって容易に実現すること
ができる。
Then, software capable of processing 4 Mbytes of the recognized storage capacity is selected by the CPU and used in the subsequent processing. According to the second embodiment described above, it is possible to increase the storage capacity by using the memory units 11 to 11.
It can be easily realized by exchanging 13 by inserting and removing.

【0027】次に、第3実施例の記憶容量拡張機能付き
半導体記憶装置を図4を参照して説明する。但し、図4
において、図2に示した第2実施例の各部に対応する部
分には同一符号を付し、その説明を省略する。
Next, a semiconductor memory device with a memory capacity expanding function of the third embodiment will be described with reference to FIG. However, FIG.
In FIG. 2, parts corresponding to the respective parts of the second embodiment shown in FIG. 2 are assigned the same reference numerals and explanations thereof are omitted.

【0028】図4に示す第3実施例の特徴は、メモリユ
ニット31,32,33に、自己の記憶容量をデータ値
で表して出力する容量データ値出力回路34,35,3
6を設け、また、バックパネル19に各容量データ値出
力回路34〜36から送られてくる容量データ値を加算
して、CPUユニット14の認識回路26へ出力する加
算回路37を設けたことである。
The feature of the third embodiment shown in FIG. 4 is that the capacity data value output circuits 34, 35, 3 which output the storage capacity of the memory unit 31, 32, 33 by expressing the memory capacity thereof as a data value.
6, and the addition circuit 37 that adds the capacitance data values sent from the capacitance data value output circuits 34 to 36 to the back panel 19 and outputs the added value to the recognition circuit 26 of the CPU unit 14. is there.

【0029】このような構成によれば、加算回路37に
よって、バックパネル19に取りつけられたメモリユニ
ット31〜33から送られてくる容量データ値「1」,
「2」,「1」が加算され、この加算結果の「4」が認
識回路26へ出力される。
According to this structure, the capacity data value "1" sent from the memory units 31 to 33 mounted on the back panel 19 by the adding circuit 37,
“2” and “1” are added, and the addition result “4” is output to the recognition circuit 26.

【0030】これによって認識回路26が、メモリユニ
ット31〜33の合計記憶容量が4Mバイトであること
を認識する。そして、CPUがその4Mバイトを処理で
きるソフトウエアを選択して用いる。
As a result, the recognition circuit 26 recognizes that the total storage capacity of the memory units 31 to 33 is 4 Mbytes. Then, the CPU selects and uses software that can process the 4 Mbytes.

【0031】このような第3実施例おいても第2実施例
同様、記憶容量アップを、メモリユニット31〜33の
交換によって容易に実現することができる。
In the third embodiment as described above, similarly to the second embodiment, the storage capacity increase can be easily realized by replacing the memory units 31 to 33.

【0032】[0032]

【発明の効果】以上説明したように、本発明の記憶容量
拡張機能付き半導体記憶装置によれば、記憶容量を容易
に拡張することができる効果がある。
As described above, according to the semiconductor memory device with the memory capacity expanding function of the present invention, the memory capacity can be easily expanded.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例による記憶容量拡張機能付
き半導体記憶装置の構成を示す図である。
FIG. 1 is a diagram showing a configuration of a semiconductor memory device with a memory capacity expanding function according to a first embodiment of the present invention.

【図2】本発明の第2実施例による記憶容量拡張機能付
き半導体記憶装置の構成を示す図である。
FIG. 2 is a diagram showing a configuration of a semiconductor memory device with a memory capacity expanding function according to a second embodiment of the present invention.

【図3】図2に示す構成において、記憶容量を拡張した
場合の図である。
FIG. 3 is a diagram when the storage capacity is expanded in the configuration shown in FIG.

【図4】本発明の第3実施例による記憶容量拡張機能付
き半導体記憶装置の構成を示す図である。
FIG. 4 is a diagram showing a configuration of a semiconductor memory device with a memory capacity expanding function according to a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1,2,3 メモリユニット 4 CPUユニット(演算処理ユニット) 5,6,7,8 コネクタ 9 バックパネル(基板) 10 ROM(記憶手段) 1, 2 and 3 memory unit 4 CPU unit (arithmetic processing unit) 5, 6, 7 and 8 connector 9 back panel (board) 10 ROM (storage means)

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 基板(9) にコネクタ(5,6,7) を介して着
脱自在に取り付けられ、データを記憶する手段を有する
複数のメモリユニット(1,2,3) と、 該基板(9) にコネクタ(8) を介して着脱自在に取り付け
られた演算処理ユニット(4) と、 該演算処理ユニット(4) に着脱自在に取り付けられ、該
複数のメモリユニット(5,6,7) の記憶処理を制御するた
めのソフトウエアデータが記憶された記憶手段(10)とを
具備し、 前記演算処理ユニット(4) と前記複数のメモリユニット
(1,2,3) とがコネクタ(8) を介して接続されて構成され
ることを特徴とする記憶容量拡張機能付き半導体記憶装
置。
1. A plurality of memory units (1, 2, 3) removably attached to a board (9) through connectors (5, 6, 7) and having means for storing data, and the board (9). 9) An arithmetic processing unit (4) detachably attached to the arithmetic processing unit (4) via a connector (8), and a plurality of memory units (5, 6, 7) detachably attached to the arithmetic processing unit (4). Storage means (10) in which software data for controlling storage processing of the storage unit is stored, and the arithmetic processing unit (4) and the plurality of memory units are provided.
A semiconductor memory device with a memory capacity expanding function, which is configured by connecting (1,2,3) through a connector (8).
【請求項2】 基板(19)にコネクタ(15,16,17)を介して
着脱自在に取り付けられ、データを記憶する手段を有す
る複数のメモリユニット(11,12,13)と、 該複数のメモリユニット(11,12,13)に各々設けられ、且
つ記憶容量を容量データ値で表す設定手段(20,21,22)
と、 該複数のメモリユニット(11,12,13)に各々設けられ、且
つ他のメモリユニットから送られてきた容量データ値と
自己のメモリユニットの容量データ値とを加算して出力
する加算手段(23,24,25)と、 該基板(19)にコネクタ(8) を介して着脱自在に取り付け
られ、異なる容量の記憶手段の記憶処理を制御する複数
のソフトウエアを有する演算処理ユニット(14)と、 該演算処理ユニット(14)に設けられ、該容量データ値か
ら記憶容量を認識する認識手段(26)とを具備し、 前記加算手段(23,24,25)の入力端と出力端とがコネクタ
(15,16,17)を介してカスケード接続され、かつ最後段の
加算手段(25)の出力端がコネクタ(17,18) を介して前記
認識手段(26)の入力端に接続され、該認識手段(26)が前
記容量データ値からメモリユニットの記憶容量を認識す
ると、この認識された記憶容量の記憶処理を制御できる
ソフトウエアが、演算処理ユニット(14)の演算処理手段
によって選択されて用いられるように構成されているこ
とを特徴とする記憶容量拡張機能付き半導体記憶装置。
2. A plurality of memory units (11, 12, 13), which are detachably attached to a substrate (19) through connectors (15, 16, 17) and have means for storing data, and the plurality of memory units (11, 12, 13). Setting means (20, 21, 22) provided in each of the memory units (11, 12, 13) and expressing the storage capacity by a capacity data value
And an addition means provided in each of the plurality of memory units (11, 12, 13) and adding and outputting the capacity data value sent from another memory unit and the capacity data value of its own memory unit. (23, 24, 25) and an arithmetic processing unit (14) that is detachably attached to the board (19) via a connector (8) and has a plurality of software for controlling the storage processing of storage means of different capacities. ), And a recognition means (26) provided in the arithmetic processing unit (14) for recognizing the storage capacity from the capacity data value, the input end and the output end of the addition means (23, 24, 25). And is a connector
(15,16,17) are cascade-connected, and the output end of the last-stage addition means (25) is connected to the input end of the recognition means (26) via the connector (17,18), When the recognizing means (26) recognizes the storage capacity of the memory unit from the capacity data value, software capable of controlling the storage processing of the recognized storage capacity is selected by the arithmetic processing means of the arithmetic processing unit (14). A semiconductor memory device with a storage capacity expanding function, which is configured to be used.
【請求項3】 基板(19)にコネクタ(15,16,17)を介して
着脱自在に取り付けられ、データを記憶する手段を有す
る複数のメモリユニット(31,32,33)と、 該複数のメモリユニット(31,32,33)に各々設けられ、且
つ記憶容量を容量データ値に変換して出力する容量デー
タ値出力手段(34,35,36)と、 該容量データ値出力手段(34,35,36)から出力される容量
データ値を加算して出力する加算手段(37)と、 該基板(19)にコネクタ(18)を介して着脱自在に取り付け
られ、異なる容量の記憶手段の記憶処理を制御する複数
のソフトウエアを有する演算処理ユニット(14)と、 該演算処理ユニット(14)に設けられ、該加算手段から出
力される容量データ値より記憶容量を認識する認識手段
(26)とを具備し、 前記認識手段(26)が前記容量データ値からメモリユニッ
トの記憶容量を認識すると、この認識された記憶容量の
記憶処理を制御できるソフトウエアが、演算処理ユニッ
ト(14)の演算処理手段によって選択されて用いられるよ
うに構成されていることを特徴とする記憶容量拡張機能
付き半導体記憶装置。
3. A plurality of memory units (31, 32, 33) removably attached to a board (19) via connectors (15, 16, 17) and having means for storing data, and the plurality of memory units (31, 32, 33). Capacity data value output means (34, 35, 36) provided in each of the memory units (31, 32, 33) and for converting the storage capacity into a capacity data value and outputting the capacity data value, and the capacity data value output means (34, 35, 36) 35, 36) and an adding means (37) for adding and outputting the capacity data values, and a storage means of different capacity, which is detachably attached to the board (19) through a connector (18). An arithmetic processing unit (14) having a plurality of software for controlling processing, and a recognition means provided in the arithmetic processing unit (14) for recognizing a storage capacity from a capacity data value output from the adding means.
(26), and when the recognition means (26) recognizes the storage capacity of the memory unit from the capacity data value, the software capable of controlling the storage processing of the recognized storage capacity is the arithmetic processing unit (14 ) The semiconductor memory device with a storage capacity expanding function, which is configured to be selected and used by the arithmetic processing means in (1).
JP5850493A 1993-03-18 1993-03-18 Semiconductor memory with storage capacity extending function Withdrawn JPH06274411A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5850493A JPH06274411A (en) 1993-03-18 1993-03-18 Semiconductor memory with storage capacity extending function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5850493A JPH06274411A (en) 1993-03-18 1993-03-18 Semiconductor memory with storage capacity extending function

Publications (1)

Publication Number Publication Date
JPH06274411A true JPH06274411A (en) 1994-09-30

Family

ID=13086257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5850493A Withdrawn JPH06274411A (en) 1993-03-18 1993-03-18 Semiconductor memory with storage capacity extending function

Country Status (1)

Country Link
JP (1) JPH06274411A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8212797B2 (en) 2006-06-16 2012-07-03 Sony Corporation Video signal processing device and display

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8212797B2 (en) 2006-06-16 2012-07-03 Sony Corporation Video signal processing device and display

Similar Documents

Publication Publication Date Title
JP2835184B2 (en) Information processing apparatus, device control method, and IC card
JP3310006B2 (en) Computer system
JPS58127259A (en) Memory module selection and reproduction apparatus for data processing system
JPH06187283A (en) Card
JPH08235130A (en) Parallel processor
JPH09244986A (en) Addressing method and system to multiple component element on communication bus
JPH06274411A (en) Semiconductor memory with storage capacity extending function
JPH11120115A (en) Pci bus interrput steering circuit
US20010039608A1 (en) Architecture and configuring method for a computer expansion board
WO2004040451A1 (en) System controller, control system, and system control method
JP2000011700A (en) Method and circuit for test of rom
JPH0520474A (en) One chip microcomputer
JPH10222454A (en) Unit identification device
CN115470896A (en) Semiconductor device with a plurality of semiconductor chips
JP3481669B2 (en) Electronic music box and its driving device
JPH10289199A (en) Extension bus interface control device and method
JPH06259369A (en) Information processor
KR0174211B1 (en) Data access device for parallel programmable controller
JPH03245399A (en) Rom writer
JPH04372039A (en) Dma transfer system
JPH0855057A (en) Expanded memory circuit and memory expansion method
JPH10161928A (en) Storage device
JP2001154710A (en) Programmable controller
JPH04222002A (en) Display device
JPH09311738A (en) Interface extension card

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000530