JPH06274363A - 制御用計算機システムの性能評価方法 - Google Patents

制御用計算機システムの性能評価方法

Info

Publication number
JPH06274363A
JPH06274363A JP5058102A JP5810293A JPH06274363A JP H06274363 A JPH06274363 A JP H06274363A JP 5058102 A JP5058102 A JP 5058102A JP 5810293 A JP5810293 A JP 5810293A JP H06274363 A JPH06274363 A JP H06274363A
Authority
JP
Japan
Prior art keywords
performance
model
control computer
computer system
application
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5058102A
Other languages
English (en)
Inventor
Sakusuke Murakami
作介 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp filed Critical Fuji Electric Co Ltd
Priority to JP5058102A priority Critical patent/JPH06274363A/ja
Publication of JPH06274363A publication Critical patent/JPH06274363A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 制御用計算機システムを評価する制御用計算
機システムの性能評価方法に関し、制御用コンピュータ
システムの性能が分析工程や設計工程で精度よく求める
ことができる制御用計算機システムの性能評価方法を目
的とする。 【構成】 制御用計算機システムをアプリケーション
部、オペレーティングシステム部、ハードウェア部に分
割し、各部の性能表を表わすアプリケーションモデル、
オペレーティングシステムモデル、ハードウェアモデル
で前記制御用計算機システムのシステム性能モデルを求
め、該システム性能モデルを用いてシステムシミュレー
ションを行ってシステム性能データを求めて制御用計算
機システムの性能を評価する構成とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はリアルタイムプロセス制
御システムの設計に係り、さらに詳しくは電力系統制
御、鉄鋼圧延制御、上水道制御などに用いる制御用計算
機システムを評価する制御用計算機システムの性能評価
方法に関する。
【0002】
【従来の技術】コンピュータシステムを導入する場合、
そのコンピュータの性能を評価しなくては目的の性能を
満足するかを判断することはできない。特に制御系シス
テムにおいてはリアルタイムにデータ等の処理と制御を
行うので、目的の時間内で目的の処理が終了しなくては
ならなずその評価は重要である。
【0003】従来このようなシステムデザインは対象業
務に関する経験や計算機の基本性能データによって机上
でハードウェアを選定し性能を予測することが一般的で
ある。
【0004】例えば目的のシステムを設計する場合、計
算機の基本性能データによってSE等が経験的に利用デ
ータの性能を予測し、目的とする計算機を決定する。そ
して、ウォータフォール・モデルによってソフトの製造
工程が逐次進められる。
【0005】このウォータフォール・モデルにおけるソ
フトウェアの開発においては、最初に要求されるシステ
ムを分析して仕様書を作成する。前述したコンピュータ
の選定はこの仕様書作成での処理業務の分析によってな
される。続いてアプリケーションプログラムの設計がな
され、プログラム設計仕様書が作成される。そしてその
プログラム設計仕様書をもとに、プログラマがプログラ
ムを制作する。そして、ディバッグして完全に動作する
プログラムを作成すればコンピュータシステムの一台の
生産が終了する。
【0006】
【発明が解決しようとする課題】前述したウォータフォ
ール・モデルによる、分析工程の後に行われる設計工程
ではアプリケーションの構造が明らかとなり、選定され
たハードウェア上での性能を予め見積もることができ
る。しかしながらアプリケーションプログラムのディバ
ッグまでを終了する途中の段階において、例えば分析工
程終了時にはまだアプリケーションの構造は明らかでな
い。このため、どの程度の時間を制御処理に費やすかは
決定されておらず、例えば選定されたハードウェア上で
これから開発するアプリケーションを運用した場合の性
能を保証することはできないという問題を有してい
た。。
【0007】一方、計算機の性能構造によりリアルタイ
ムプロセス制御システムに要求される機能が高度化して
きている。また需要も増大している。これに伴い、要求
される機能を満たすシステムを設計する一方でシステム
が所定の要求を満たすことを保証しなければならない。
しかしながら、前述した如くアプリケーションレベルで
の分析工程では精度よくそれらの性能を求めることがで
きず、さらには設計工程においても計算機システム内部
の動作が複雑であり、システム運用時に予想される状況
を、机上での性能の検討では詳細に行えない場合があ
る。
【0008】例えば、実際にテストを行うと、要求され
る性能が得られない場合がある。このような場合には、
最終的なテスト工程でハードウェア構成やソフトウェア
構成の見直しが必要となり、工程が遅れるという問題を
有していた。また、このような工程が遅れることによ
り、総合的なシステムの開発コストがアップするという
問題を有していた。
【0009】本発明は、制御用コンピュータシステムの
性能が分析工程や設計工程で精度よく求めることができ
る制御用計算機システムの性能評価方法を目的とする。
【0010】
【課題を解決するための手段とその作用】本発明は制御
用計算機システムをモデル化して、制御用計算機システ
ムの性能を評価する性能評価方法に関するものである。
【0011】本発明はこの評価を行うに対し、第1には
制御用計算機システムをアプリケーション、オペレーテ
ィングシステム、ハードウェアに分割して、それぞれの
性能評価を表わすアプリケーションモデル、オペレーテ
ィングシステムモデル、ハードウェアモデルで表わす。
【0012】これらのアプリケーションモデル、オペレ
ーティングモデル、ハードウェアモデルはシステムの性
能を評価するシステム性能モデルである。このシステム
性能モデルを用いてシステムシミュレーションを行う。
このシミュレーションではオペレーティングシステムが
実行するアプリケーションの実行単位の状態遷移処理の
きっかけとなる事象をいくつかに限定し、実行単位の並
行優先処理を事象駆動に係るものをシミュレートする。
【0013】このシミュレーションからシステム性能デ
ータである実行単位の動作状態やCPU、ディスクメモ
リ等の資源にかかる負荷を計算しそれを評価する。例え
ばアプリケーションモデルはアプリケーションの機能を
実現するプロセスの資源の使用分布と並行優先と一定周
期の起動とで定義される。またオペレーティングモデル
はプロセスの状態制御を行う事象ごとにその処理量が定
義されている。さらにはハードウェアモデルは前記プロ
セスの実行時間、データ転送時間、メモリ使用量で定義
される。
【0014】この様にシステムを分割して評価するの
で、実際に近い評価結果を得ることができる。
【0015】
【実施例】以下、図面を用いて本発明を詳細に説明す
る。図1は本発明の実施例における処理フローチャート
である。図1の実施例では、エンドユーザの注文等によ
り処理を開始し、その目的のシステムがどの程度のコン
ピュータで実現できるかを求める。
【0016】先ず、ステップS1で対象業務をアプリケ
ーションモデル、計算機をOSとハードウェアモデルに
変換する。アプリケーションモデルは複数の機能を実現
するプロセスの集まりであり、このアプリケーションモ
デルを構成する個々のプロセス特性を図2に示すプロセ
ス特定モデルの転移図表で定義する。定義図表は属性と
単位/値とに項目が分かれ、機能名、プロセス名、CP
U使用量、データ転送量、資源使用回数、実行レベル、
常駐/非常駐、メモリ上のプロセスサイズ、ディスク上
のプロセスサイズ、再起動間隔、再起動回数、起動関連
とより成る。
【0017】機能名はその機能を発生させるための名前
すなわち実行単位の処理機能がわかる日本語である。プ
ロセス名はいくつかの英数字よりなり、実行単位の略称
である。CPU使用量はこのプロセスを実行する際にC
PU自身が実行するステートメントの量である。データ
転送量はメモリ上へのデータの転送がこのプロセスを一
回行うにあたり何バイト使用するかを表わすバイト数で
ある。すなちプロセスのI/O処理の量である。資源使
用回数は、このプロセスがI/O関係を繰り返しアクセ
スする回数を表わす。実行レベルはこのプロセスがどの
OSレベルにおけるどのリアルタイムのレベルで実行す
るかを表わすものである。すなわち、並行優先処理のた
めのレベルである。
【0018】常駐/非常駐はこのプロセスが実行する際
に主記憶に常駐しなくてはならないか、あるいは非常駐
であってもよいかを表わす。メモリ上のプロセスサイズ
並びにディスク上のプロセスサイズはそれぞれこのプロ
セスが必要とするメモリ上のサイズ並びにディスク上の
サイズすなわちロードイン前のプロセスのサイズをバイ
トで表わす。再起動間隔は一定間隔で再起動を行い、実
際の起動の分布を模擬するものであり、例えばこのプロ
セスが何秒間に1回ずつ実行起動がかかるかを表わす。
再起動回数はこれがアプリケーションプログラムによっ
て何回起動がかかるかを表わす。また、起動関連として
プロセス名が複数設けられている。これは、プロセス間
に起動の連鎖がある場合に指定するためのものである。
【0019】これらの表はまとめるならば、(1)プロ
セスの資源の使用の分布、(2)並行優先処理およびス
ワッピングのための属性、(3)一定周期の起動および
起動関連を定義するものより成る。
【0020】プロセスの資源の使用の分布はCPUの使
用とデータ転送の繰り返しで定義する。尚、プロセスの
起動の分布においては図3におけるプロセス起動モデル
図表に従って定義し、起動時刻とプロセス名とによって
表わす。起動時刻はプロセスの最初の起動時刻を、プロ
セス名は起動されるプロセスのプロセス名を表わす。こ
れはある特定な時刻に起動するプロセスを指定すること
によって外部からのランダムな起動状況を定義するもの
である。
【0021】OSモデルはオペレーティングシステム
(OS)がプロセスの状態遷移を行う事象ごとにその処
理量を定義するものであり、図4のOSモデル図表の如
く、属性とステップとによって定義される。その属性と
してはプロセス生成、CPU占有終了、データ転送終
了、スワップイン終了、スワップアウト終了、プロセス
終了、とより成る。プロセス生成は起動、再起動による
実行待ち状態への状態遷移を、CPU占有終了は、プロ
セスがCPUを占有し実行状態となり、その占有が終了
してI/O待ち状態となるときの状態遷移を、データ転
送終了は実行待ち状態への状態遷移を、スワップイン終
了は、ロードインまたはスワップアウトによってディス
ク上に書き出されていたプロセスのメモリへのロードが
終了し、実行待ち状態になるときの状態遷移を、スワッ
プアウト終了は、プロセスがスワップアウトによってデ
ィスク上に書き出され始めスワップアウト待ち状態とな
り、それが終了してスワップイン待ち状態になるときの
状態遷移をそれぞれ表わす。
【0022】ハードウェアモデルは図5に示すごとくプ
ロセスのCPU使用時間、データ転送時間、メモリ使用
量を求めるためのデータであり、CPUの処理速度と、
データ転送において使用される平均アクセス時間、転送
速度、最大処理量、最小アクセス回数と、ユーザ利用メ
モリの大きさとで定義する。これらの前述した3個のモ
デルをシステム性能モデルと定義する。
【0023】図1に戻って続けて説明する。アプリケー
ションモデルについては分野別に典型モデルや事例モデ
ルを作成する。これはステップS2によってモデル記憶
処理によってなされる。これらの典型モデルや事例モデ
ル等のシステム性能モデルの記憶は現在検討を進めてい
るシステムを構築する意味と、今後にデータベースとし
て使用する為のものである。なお、この性能モデルは図
6のアプリケーションモデルの記憶の項目テーブル図表
で示すごとく、業務名、業務概要、プロセス起動モデル
名によって記録される。尚、モデル記憶処理S2によっ
て記録されている典型モデル、または事例モデルから1
つのシステム性能モデルを選択し、その性能評価を行お
うとする業務にあうように登録したデータが修正され
る。
【0024】新たに入力したデータや前述した如く1つ
の性能モデルを選択し修正を行った後には、ステップS
3でシミュレーション性能計算を行う。このステップS
3におけるシミュレーション性能計算処理ではシステム
性能モデルを入力して、計算機内部のプロセスの動作を
制御状態に従い事象駆動方式によってシミュレーション
を行い、システム性能データを計算する。
【0025】図7は事象の状態遷移図である。状態とし
ては起動待ちT1、実行待ちT2、実行中T3、ロード
イン待ちとスワップイン待ちT4、スワップアウト待ち
T5、I/O待ちT6がある。
【0026】実行中T3状態において、I/O待ちT6
状態となった時にはI/O待ちT6状態から実行待ちT
2状態に移動する。また、実行待ちT2状態においてス
ワップアウト待ちとなった時には、ロードイン待ちとス
ワップ待ちT4状態に移動し、その後実行待ちT2状態
に移る。また移動待ちT2状態においても直接実行待ち
に移る場合と、ロード待ちと、スワップイン待ちT4状
態を経由して実行待ちT2状態に入る場合もある。この
ような各種の状態T1〜T6の遷移に従いそれらの時間
を求める。
【0027】CPU使用時間A(μ秒)は、
【0028】
【数1】
【0029】データ転送時間(μ秒)Bは、
【0030】
【数2】
【0031】ローディング時間C(μ秒)は、
【0032】
【数3】
【0033】スワッピング時間D(μ秒)は、
【0034】
【数4】
【0035】ここで最大処理量とは、一度のアクセスで
ディスク装置からデータ転送されるデータの最大量であ
り、これを越える場合は複数回のアクセスとなる。また
平均アクセス時間は目的のデータをディスク上で探す時
間を表わし、ディスク装置の平均回転待ち時間やシーク
時間より求められる。
【0036】前述した状態遷移において起動待ちT1状
態、ならびに実行待ちT2状態、ロードイン待ちとスワ
ップアウト待ちT4状態、I/O待ちT6状態等の状態
が1つの状態に入るたびに必要とする時間を前述した
(1) 式から(4) 式によって計算するものである。例えば
起動待ちT1状態の待っている時間というのは実行時間
には加算されず、起動待ちT1状態から実行待ちT2状
態に入る時に、また実行待ちT2状態から起動待ちT1
状態に入るときに処理がなされ、特定の要した時間が加
算される。また、更には実行中はそれらの実行に対する
時間が計算される。
【0037】メモリの使用量はある時点でのメモリ上に
ロードされているプロセスのメモリ使用量の合計で、出
力データの1つであるメモリの負荷推移のデータの単位
である。さらにメモリの使用量は、非常駐プロセスのメ
モリ使用量で、一定量を越えるスワッピングが発生す
る。これを模擬するためにメモリの使用量を計算する。
【0038】一定量とは、図5のユーザ利用メモリの大
きさをM、表1のメモリ上のプロセス・サイズをm
(i)(ただし、プロセスがn個あるときi=1,・・
・n)、常駐/非常駐をr(i)(ただし、プロセスi
が常駐のときr(i)=t,非常駐のときr(i)=
f)とすると、
【0039】
【数5】
【0040】となる。メモリの使用量と一定量との値
を、メモリの使用量に変化があった場合に比較し、スワ
ッピングの処理を行う。
【0041】以上のようなことにより全ての時間と使用
率を求めることができる。図8は前述した事象駆動のシ
ミュレーションのフローチャートである。先ず事象のス
ケジューリングをステップS11で行い、この処理によ
って最も早く発生する事象を求める。続いてシミュレー
ションの終了であるかをステップS12で検出し、シミ
ュレーションの継続がないとき(N)には終了(EN
D)する。また、シミュレーションの継続があるとき
(Y)には求めたスケジューリングにおける事象の状態
遷移の処理におけるおおよその時間によって時刻をステ
ップS13で更新する。そして、プロセスの状態遷移を
ステップS14で行う。ステップS14はシステム性能
データをグラフのかたちや表の形式で出力するものであ
り、出力するデータは、CPUの総使用率、ディスク総
使用率、CPUの負荷推移、ディスクの負荷推移、メモ
リの負荷推移、プロセスの予定起動回数、プロセスの総
起動回数、プロセスのCPU、ディスクの使用時間であ
る。
【0042】つづいて、次に使用のスケジューリングを
再度行い、どのような事象が発生するかを求める。そし
て処理S12により再度実行する。以上のような繰り返
し実行することによりシミュレーションを行い、図1に
おけるシステム性能データが求められステップS4によ
って表示処理で開発者担当等に性能の所見を出力する。
この結果を用いて求めた設計したコンピュータシステム
が目的の性能を発揮するかを求める。
【0043】
【発明の効果】以上本発明によれば、比較的簡単にシス
テム性能モデルを作成でき、新規業務受注の際に典型モ
デル、事例モデルによってハードウェア選定の根拠を得
ることができる。また、設計段階での性能予測が可能と
なり、テスト工程以前に性能を見積もり、ハードウェア
の変更等を早い時期に決定することができる。
【図面の簡単な説明】
【図1】本発明のデータ・フロー図である。
【図2】プロセス特性モデルの定義図表である。
【図3】プロセス起動モデル図表である。
【図4】OSモデル図表である。
【図5】ハードウェア・モデル図表である。
【図6】APモデルの記憶の枠組み図表である。
【図7】状態遷移図である。
【図8】事象駆動のフローチャートである。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 制御用計算機システムをアプリケーショ
    ン部、オペレーティングシステム部、ハードウェア部に
    分割し、各部の性能表を表わすアプリケーションモデ
    ル、オペレーティングシステムモデル、ハードウェアモ
    デルで前記制御用計算機システムのシステム性能モデル
    を求め、該システム性能モデルを用いてシステムシミュ
    レーションを行ってシステム性能データを求めて制御用
    計算機システムの性能を評価することを特徴とする制御
    用計算機システムの性能評価方法。
  2. 【請求項2】 前記アプリケーションモデルは、アプリ
    ケーション機能を実現するプロセスの資源の使用分布
    と、並行優先と、一定周期の起動とで定義されているこ
    とを特徴とする請求項1記載の制御用計算機システムの
    性能評価方法。
  3. 【請求項3】 前記オペレーティングシステムは、前記
    プロセスの状態遷移を行う事象毎にその処理量を定義し
    てなることを特徴とする請求項1記載の制御用計算機シ
    ステムの性能評価方法。
  4. 【請求項4】 前記ハードウェアモデルは前記プロセス
    の実行時間、データ転送時間、メモリ使用量で定義され
    てなることを特徴とする請求項1記載の制御用計算機シ
    ステムの性能評価方法。
JP5058102A 1993-03-18 1993-03-18 制御用計算機システムの性能評価方法 Withdrawn JPH06274363A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5058102A JPH06274363A (ja) 1993-03-18 1993-03-18 制御用計算機システムの性能評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5058102A JPH06274363A (ja) 1993-03-18 1993-03-18 制御用計算機システムの性能評価方法

Publications (1)

Publication Number Publication Date
JPH06274363A true JPH06274363A (ja) 1994-09-30

Family

ID=13074602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5058102A Withdrawn JPH06274363A (ja) 1993-03-18 1993-03-18 制御用計算機システムの性能評価方法

Country Status (1)

Country Link
JP (1) JPH06274363A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999015385A1 (de) * 1997-09-19 1999-04-01 Continental Teves Ag & Co. Ohg Verfahren und anordnung zur systematischen bewertung des dynamischen verhaltens eines regelsystems
JP2002140208A (ja) * 2000-10-31 2002-05-17 Toshiba Corp 性能シミュレーション装置および性能シミュレーション方法および性能シミュレーションプログラムを記録した記録媒体
JP2009205541A (ja) * 2008-02-28 2009-09-10 Mitsubishi Electric Corp 性能評価装置、性能評価プログラム及び性能評価方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999015385A1 (de) * 1997-09-19 1999-04-01 Continental Teves Ag & Co. Ohg Verfahren und anordnung zur systematischen bewertung des dynamischen verhaltens eines regelsystems
JP2002140208A (ja) * 2000-10-31 2002-05-17 Toshiba Corp 性能シミュレーション装置および性能シミュレーション方法および性能シミュレーションプログラムを記録した記録媒体
JP2009205541A (ja) * 2008-02-28 2009-09-10 Mitsubishi Electric Corp 性能評価装置、性能評価プログラム及び性能評価方法

Similar Documents

Publication Publication Date Title
Liu et al. PERTS: A prototyping environment for real-time systems
US8271947B2 (en) Automatic computing system, execution environment control
US5303170A (en) System and method for process modelling and project planning
Urunuela et al. Storm a simulation tool for real-time multiprocessor scheduling evaluation
US7729891B2 (en) Probabilistic regression suites for functional verification
US8826250B2 (en) Method for just-in-time compilation and execution of code blocks within discrete event simulations
Briand et al. Using genetic algorithms for early schedulability analysis and stress testing in real-time systems
JP2008524716A (ja) 離散事象シミュレーションを用いた生産計画解析のためのシステムおよび方法
Cheng Trace-driven system modeling
CN114327829A (zh) 一种多核实时任务调度分析与仿真系统及方法
Bertout et al. Minimizing a real-time task set through task clustering
JP2012509546A (ja) 組み込みシステムをシミュレートするための方法及びデータ処理システム
Chéramy et al. Simulation of real-time multiprocessor scheduling with overheads
US20090043761A1 (en) Autonomic computing system, execution environment control program
JPH06274363A (ja) 制御用計算機システムの性能評価方法
JP5542643B2 (ja) シミュレーション装置及びシミュレーションプログラム
Ciccozzi et al. Architecture optimization: speed or accuracy? both!
JPH10143400A (ja) 制御用計算機システムの性能評価方法
JP2006185055A (ja) 計算機システムの設計支援システムおよび設計支援プログラム
CN113127162B (zh) 自动化任务执行方法、装置、电子设备及计算机存储介质
Schumacher et al. Cause and effect of nondeterministic behavior in sequential and parallel SystemC simulators
Feljan et al. Enhancing model-based architecture optimization with monitored system runs
Domingues et al. ORCA RT-Bench: A Reference Architecture for Real-Time Scheduling Simulators
Dewan et al. OSSL: a specialized language for simulating computer systems
Mueller et al. Cloud-based design analysis and optimization framework

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000530