JPH06273097A - 電子式遅延電気雷管 - Google Patents

Abstract

(57)【要約】 【構成】 点火素子（１８）用の電子式遅延回路。遅延
回路は、電気式発破器（１）から供給される電気エネル
ギを蓄えるコンデンサ（１５），クロックパルス列を発
生する発振子（９２），発振子を過励振する回路（７
０），クロックパルス列のクロックパルスをカウントす
るカウンタ（５０）および電気エネルギが供給された後
に所定の時間、カウンタのリセット状態を維持する回路
（４０）で構成される。カウンタは所定数のクロックパ
ルスをカウントした時にトリガ信号を生成し、コンデン
サ（１５）に蓄えられた電気エネルギが点火素子（１
８）へ放電される。 【効果】 過励振によって発振子（９２）が極めて短い
時間で定常状態に入るため、遅延回路は外部雑音に対し
て高い耐性を有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電気式発破器から供給
されたエネルギを蓄え、所定の遅れの後に、正確に雷管
に点火する電子式遅延電気雷管に関する。

【０００２】

【従来の技術】多段発破装置において、近傍の構造物に
対する発破の影響を最小にするために、地盤振動を制御
する方法が特開平１−２８５８００に提案されている。
この出願は、地盤振動を低減するための、順次雷管に点
火する遅延時間間隔の精度を教示している。この出願に
よれば、遅延時間間隔ｔおよび遅延時間間隔ｔの標準偏
差σが次の関係を満足することが望ましい。

【０００３】

【数１】 ｔ／σ ≧ １０ （１） 出願は、上記の条件が満たされなければ、地盤振動を低
減できないと述べている。

【０００４】したがって、雷管点火の遅延時間間隔を１
０ｍｓに設定するには、遅延時間の標準偏差を１ｍｓ以
下にしなければならない。同様に、５ｍｓの遅延時間間
隔は、０．５ｍｓ以下の標準偏差を必要とする。

【０００５】特願昭６３−５３４７９号は、電子式遅延
回路で点火する電気雷管を開示している。この回路は、
リード線を介して電気エネルギのみを受け、水晶または
セラミック振動子から成るデジタルタイマを起動し、所
定の遅延時間の後に電気雷管に点火する。しかしなが
ら、この出願は式（１）の条件を満たす技術を教示して
いない。

【０００６】米国特許第４，４４５，４３５号は、電気
エネルギを蓄える手段、水晶またはセラミック振動子を
用いた発振回路、カウンタおよびこのカウンタをリセッ
トするカウンタリセット回路、および所定の遅延時間の
後に電気雷管に点火する手段で構成される電子式遅延発
破回路を教示している。

【０００７】同様に、欧州特許出願公開第２６１，８８
６号は、起爆装置（雷管）を電気的に点火する遅延回路
を開示している。

【０００８】図１および２は、上記欧州特許出願に開示
された遅延回路の原理を示す。同図において、電気式発
破器１は、図２の（ａ）に示す電圧（電気エネルギ）を
供給する。この電気エネルギは、起動回路２，コンデン
サ３，クロックパルス発生器４，カウンタ回路５にリー
ド線６を介して供給され、図２の（ｂ）に示すコンデン
サ３に蓄えられる。起動回路２は、カウンタリセット時
間Ｔ（＝２００−３００ｍｓ）の間、カウンタ回路５の
リセット状態を保持し、入力電圧の印加が開始された
後、カウンタリセット時間Ｔが経過した時にカウントを
開始するようにカウンタ回路５を起動する。時間Ｔは、
図２の（ａ）に示す入力電圧の立ち下がりで定義され
る。これは、クロックパルス発生器４に含まれる水晶ま
たはセラミック振動子の出力周波数が、図２の（ｃ）に
示すようにカウンタリセット時間Ｔの後に安定になるか
らである。カウンタ回路５は、クロックパルス発生器４
によって生成されたパルス列のパルスをカウントし、図
２の（ｄ）に示すスイッチング回路７をトリガして、コ
ンデンサ３から点火回路８に電流を供給する。すなわ
ち、電気式起爆装置（雷管）は、図２に示す所定の遅延
時間の後に点火される。

【０００９】

【発明が解決しようとする課題】クロックパルス発生器
４に用いられる水晶またはセラミック発振子は、定常発
振状態に入るまでに約２００〜３００ｍｓかかるという
問題がある。言い換えれば、カウンタリセット時間Ｔの
間、その出力周波数が不安定である。したがって、従来
技術では、カウンタリセット時間Ｔが経過するまでは、
発振子から出力されるパルス列のパルスのカウントを開
始できない。

【００１０】長いカウンタリセット時間Ｔは、遅延時間
が不安定になるという問題がある。これには二つの主な
理由がある。

【００１１】第１に、カウンタリセット時間が増加する
にしたがって、図２の（ａ）に示す入力電圧が、カウン
タリセット時間Ｔの間に外部雑音によって影響される確
率が増加することである。外部雑音は、入力電圧の立ち
下がりを変化させ、したがってカウンタ回路５の開始時
間を変化させる。発破現場には、回線（リード線）の不
完全接触あるいは電気式発破器のスイッチング等による
多くの雑音があるため、これは大きな問題である。この
ような問題を改善するには、起動回路２が複雑となり、
その寸法とコストの増大が不可避となる。

【００１２】第２に、カウンタリセット時間がアナログ
電圧によって規定されているため、カウンタリセット時
間が増加するにつれて、カウンタリセット時間の誤差が
増加する。さらに、カウンタリセット時間が長くなるに
したがって、電力消費が増加する。

【００１３】また、従来技術を直列に接続された発破シ
ステムに適用するのは困難である。

【００１４】したがって、本発明は、雷管に点火する遅
延時間の精度を改善できる電子式遅延電気雷管を提供す
ることを目的とする。

【００１５】本発明の他の目的は、タイマ回路の作動の
間に消費される電力を低減することのできる電子式遅延
電気雷管を提供することである。

【００１６】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、発破器から供給された電気エネルギを充
電する充電手段と、前記充電手段に充電された電気エネ
ルギによって動作し、クロックパルスを発振する発振手
段と、予め設定されたリセット時間の後に、前記発振手
段の出力するクロックパルスを計数する計数手段と、前
記計数手段が予め設定された計数値だけ計数したとき
に、前記充電手段に充電された電気エネルギを点火用抵
抗線に通電するスイッチング手段とを具備し、前記計数
手段のリセット時間を１０ミリ秒以内とし、該リセット
時間内に前記クロックパルスの周波数を前記発振手段の
固有周波数に到達させることを特徴とする。

【００１７】

【作用】本発明においては、発振手段の出力周波数が、
過励振によって極めて短時間で定常周波数に達する。そ
の結果、雷管に点火する遅延時間の精度が改善される。
また、出力周波数が定常状態に入った後に計数手段がカ
ウントを開始するので、高精度、高信頼性の遅延時間が
得られる。

【００１８】さらに、発振の短い立上がり時間が、発振
器の電力消費を低減する。その結果、電気エネルギを蓄
えるコンデンサの寸法が縮小できる。これによって、使
いやすい雷管を提供することが可能となる。

【００１９】本発明において、カウンタリセット時間は
遅延回路内で生成される。したがって、前述の従来技術
と異なり、カウンタリセット時間を制御するための外部
信号の検出が不要である。すなわち、高信頼性の電子式
雷管が達成できる。

【００２０】カウンタリセット時間は、発振手段の出力
周波数が定常状態に達する時間とほぼ等しく設定され
る。本発明において、カウンタリセット時間は極めて短
いため、コンデンサと抵抗で構成される簡単な回路で、
十分に正確なカウンタリセット時間を達成することがで
きる。これは回路のコストを低減させる。

【００２１】

【実施例】以下、図面を参照して本発明の実施例を説明
する。

【００２２】図３は本発明に係る一実施例を示すブロッ
ク図である。

【００２３】同図において、入力端子１１および１２
は、リード線６を介して図１の電気式発破器１に接続さ
れている。抵抗１３および整流器１４が、入力端子１１
および１２の間に接続されている。コンデンサ１５と抵
抗１６が、整流器１４の出力端子の間に並列に接続され
ている。抵抗１３は、発破現場においてしばしば起こる
迷走電流が、雷管を発火させるような電圧までコンデン
サ１５を充電するのを防止する。さらに、抵抗１３は、
多段発破システムにおいて、複数の雷管を直列に接続し
た場合、各整流器１４にほぼ等しい電圧がかかるように
する分圧器の役目をする。整流器１４は、コンデンサ１
５を端子１１および１２に供給される入力電圧の極性に
関係なく、一方向に充電することを可能にする。本実施
例において、抵抗１３の抵抗値は１５Ωであり、コンデ
ンサ１５の容量は１，０００マイクロファラドである。
この場合、コンデンサ１５は、電気式発破器１から供給
される電気エネルギによって、５〜１０ｍｓで１５Ｖの
最大電圧まで充電される。

【００２４】サイリスタ（スイッチング素子）１７およ
び点火抵抗１８の直列回路が、コンデンサの両端に接続
されている。さらに、定電圧回路１９の入力端子が、コ
ンデンサ１５の両端に接続されている。コンデンサ２０
および抵抗２１とコンデンサ２２の直列回路が、定電圧
回路１９の出力端子間に並列に接続されている。抵抗２
１とコンデンサ２２が、カウンタリセット時間回路２３
を構成している。さらに、デジタルタイマ３０が、定電
圧回路１９の出力端子に接続されている。

【００２５】デジタルタイマ３０は、リセット回路４
０，雷管に点火する遅延時間をカウントする主カウンタ
５０，主カウンタの初期値を予め設定するプリセット回
路６０，発振器９０が極めて短時間で定常状態に入るよ
うに発振器９０を過励振する過励振回路７０で構成され
ている。

【００２６】リセット回路４０は、比較器４２と、抵抗
４４および４６からなる分圧器とで構成されている。比
較器４２の反転入力端子は、抵抗２１とコンデンサ２２
の接続点に接続されており、比較器４２の非反転入力端
子は、抵抗４４および４６の接続点に接続されている。
したがって、比較器４２の出力は、抵抗２１とコンデン
サ２２の時定数で定義される予め定められた時間Ｔ１の
後に、ハイレベルからローレベルに変化する。この所定
時間Ｔ１は、本発明のカウンタリセット時間に相当す
る、たとえば５ｍｓに規定される。

【００２７】主カウンタ５０は、分周器５２からパルス
列が供給される１３ビットプリセット型カウンタであ
る。分周器５２は、１２ビット分周器である。すなわ
ち、分周器５２の出力周波数は、発振器９０から供給さ
れるクロックパルス列Ｓｅの周波数の１／４０９６であ
る。

【００２８】主カウンタ５０は、主カウンタ５０の初期
値を予め設定するプリセット回路６０に接続されてい
る。プリセット回路６０は、フリップフロップ５６によ
って駆動される。このフリップフロップ５６は、信号Ｓ
Ｒの立上がりでリセットされる。一方、主カウンタ５０
および分周器５２は、信号ＳＲの立ち下がりでリセット
される。

【００２９】図４（ａ）は複数のスイッチング回路６２
で構成されるプリセット回路６０を示す。各スイッチン
グ回路６２は、抵抗６７を介して直列に接続されたｐ−
チャンネルＦＥＴ６４とｎ−チャンネルＦＥＴ６６とで
構成されている。二つのＦＥＴのゲートはフリップフロ
ップ５６のＱ出力に接続されている。フリップフロップ
５６がセット状態の時、すなわち、ゲート電圧がしきい
値電圧より高い場合、ｐ−チャンネルＦＥＴ６４はオフ
となり、ｎ−チャンネルＦＥＴは導通状態となる。した
がって、各スイッチング回路６２の出力レベルはロー
で、主カウンタ５０のプリセット値は変らない。逆に、
フリップフロップ５６がリセット状態の時、すなわち、
ゲート電圧がしきい値電圧より低い場合、ｐ−チャンネ
ルＦＥＴ６４は導通され、ｎ−チャンネルＦＥＴ６６は
カットオフされる。この場合、各スイッチング回路６２
の出力レベルは、時間セットライン６８−１，６８−
２，．．．６８−ｍの状態で決まる。時間セットライン
６８−ｊが接地されている場合は、スイッチング回路６
２の出力レベルはローであるが、時間セットライン６８
−ｊが開の時はハイとなる。

【００３０】図３において、主カウンタ５０の出力はフ
リップフロップ５８に供給され、信号ＳＲの立上がりで
予めリセットされていたフリップフロップ５８をセット
する。フリップフロップ５８がセットされると、サイリ
スタ１７がトリガされてオンとなる。すなわち、遅延回
路が消費した後にコンデンサ１５に残っているすべての
電気エネルギが、点火抵抗１８に供給され、雷管が爆発
する。

【００３１】過励振回路７０は、補助カウンタ７２、フ
リップフロップ７４−１，７４−２，．．．７４−ｎ、
クロックドインバータ７６−１，７６−２，．．．７６
−ｎ、およびインバータ７８で構成されている。カウン
タ７２は１μｓ間隔で信号Ｒ１，Ｒ２．．．Ｒｎを出力
し、これをフリップフロップ７４−１，７４−
２，．．．７４−ｎのリセット端子にそれぞれ供給す
る。フリップフロップ７４−１，７４−２，．．．７４
−ｎは信号ＳＲの立上がりで同時にセットされ、信号Ｒ
１，Ｒ２，．．．Ｒｎによって順次リセットされる。フ
リップフロップ７４−ｉ（ｉ＝１，２，．．．，ｎ）の
出力端子は、クロックドインバータ７６−ｉの制御端子
に接続されている。過励振回路そのものは、特開平５−
２００００９の図９に開示されているように、電子回路
の分野で知られている。

【００３２】図４（ｂ）はクロックドインバータ７６−
ｉの回路図である。このクロックドインバータ７６−ｉ
の制御端子８３および８４は、フリップフロップ７４−
ｉの出力端子に接続されている。クロックドインバータ
７６−ｉの入力端子８１および出力端子８２は、発振器
９０に接続されている。制御端子８３にハイレベル信号
が印加され制御端子８４にローレベル信号が印加される
と、クロックドインバータはインバータとして動作す
る。一方、制御端子８３にローレベル信号が印加され制
御端子８４にハイレベル信号が印加されると、クロック
ドインバータは発振器９０から電気的に切り離される。

【００３３】発振器９０は、水晶発振子９２、上記水晶
発振子９２と並列に接続されたフィードバック抵抗９
４、上記水晶発振子９２と接地の間に接続されたコンデ
ンサ９６および９８で構成されている。上記水晶発振子
の周波数は、好ましくは１ＭＨｚから１６ＭＨｚの範囲
である。周波数が低すぎると、発振の立上がり時間が長
くなる。その結果、カウンタリセット時間Ｔ１が増加
し、遅延時間の精度に悪影響がある。周波数が高すぎる
と、電力消費に増加する。その結果、コンデンサ１５が
雷管を爆発させるのに十分な電気エネルギを供給できな
い。

【００３４】次に、図３の遅延回路の動作を、図５を参
照して説明する。

【００３５】図５は遅延回路の各部の波形を示す。

【００３６】時刻ｔ０に電気式発破器１から電圧Ｓａが
入力端子１１および１２に印加される。電圧Ｓａによっ
て与えられた電気エネルギは、コンデンサ１５に蓄えら
れ、コンデンサ１５の電圧Ｓｂが急速に増加する。定電
圧回路１９は、電圧Ｓａの印加の直後（数マイクロ秒）
の時刻ｔ１に作動を開始し、定電圧Ｓｃ（たとえば３．
３Ｖ）を出力する。

【００３７】定電圧Ｓｃは抵抗２１を介してコンデンサ
２２に印加され、コンデンサ２２の電圧Ｓｄが次第に増
加する。電圧Ｓｄは時刻ｔ２に抵抗４４および４６より
成る分圧器によって決まる電圧を越えると、比較器４２
の出力レベルがハイからローに変化し、この変化が信号
ＳＲの立ち下がりを作る。すなわち、時刻ｔ１の後に時
間間隔Ｔ１（本実施例では約５ｍｓ）が経過した時に、
信号ＳＲの立ち下がりが生成する。信号ＳＲは、時刻ｔ
１におけるその立上がりで、フリップフロップ７４−１
〜７４−ｎをセットし、フリップフロップ５６および５
８をリセットする。一方、信号ＳＲは、時刻ｔ２におけ
るその立ち下がりで、主カウンタ５０，分周器５２およ
びカウンタ７２をリセットする。

【００３８】時間間隔Ｔ１の間に、水晶発振子９２は、
クロックドインバータ７６−１〜７６−ｎおよびインバ
ータ７８によって過励振され、定常状態に入る。すなわ
ち、水晶発振子９２から出力されるパルス列の周波数
が、時間間隔Ｔ１の間に安定化する。

【００３９】時刻ｔ２に、分周器５２が作動を開始し、
間隔が１ｍｓのパルスから成るパルス列Ｓｆを出力す
る。同時に、カウンタ７２が水晶発振器９０から供給さ
れるクロックパルスのカウントを開始し、１μｓ間隔毎
に信号Ｒ１〜Ｒｎを発生する。信号Ｒ１は、時刻ｔ２か
ら１μｓ後の時刻ｔ３にフリップフロップ５６をセット
し、フリップフロップ７４−１をリセットする。したが
って、プリセット回路６０に印加される信号Ｓｇが時刻
ｔ３に立上がり、プリセット回路６０を定電圧回路１９
から切り離す。これによって、遅延回路による電力消費
が低減する。

【００４０】時刻ｔ３の後に、フリップフロップ７４−
１〜７４−ｎが信号Ｓｈ（＝Ｒ１，Ｒ２，．．．Ｒｎ）
によって、Ｔ２間隔毎（１μｓ）に順次リセットされ
る。したがって、クロックドインバータ７６−１〜７６
−ｎが発振器９０から順次カットオフされる。すなわ
ち、発振器９０の過励振が信号Ｓｈによって次第に解除
される。その結果、水晶発振器９０に供給される電流Ｓ
ｉは、過励振開始時にクロックドインバータ７６および
インバータ７８から供給されていた２０ｍＡから、０．
２ｍＡに次第に変化し、これが定常励振の間、インバー
タ７８によって供給される。

【００４１】水晶発振子９２は発振の初期段階ではかな
り大きい電力を消費し、発振が定常状態に近付くにつれ
てその電力消費を自動的に減少する。したがって、定電
圧で駆動されているクロックドインバータによる水晶発
振子の過励振は、発振子の熱損傷を起こさず、発振を極
めて短時間に定常状態に導く。

【００４２】水晶発振子のこの特徴を利用することによ
り、クロックドインバータ７６およびインバータ７８
を、水晶発振子の過励振を誘起するのに十分な電流を供
給できるインバータで置き換えることができる。この場
合、クロックドインバータ７６およびフリップフロップ
７４を省略できる。

【００４３】主カウンタ５０の電流値がプリセット値に
達すると、主カウンタ５０はフリップフロップ５８をセ
ットする。これはサイリスタ１７のトリガ信号Ｓｊを生
成し、電流Ｓｋがコンデンサ１５から点火抵抗１８に供
給される。こうして、雷管が爆発する。

【００４４】図６（ａ）および図６（ｂ）は、本発明と
前述の従来技術の特性を比較して示す図である。

【００４５】本発明のカウンタリセット時間Ｔ１は、従
来技術より遥かに短い。たとえば、本発明のカウンタリ
セット時間Ｔ１が約５ｍｓであるのに対して、従来技術
では約２００〜３００ｍｓである。さらに、本発明のカ
ウンタは回路内で発生する信号ＳＲによって起動される
が、従来技術のカウンタは、電気式発破器１からリード
線を介して供給される入力電圧によって起動される。そ
の結果、従来技術のカウンタの起動は外部雑音の影響を
受けやすい。それに対して、本発明のカウンタの起動
は、外部雑音に影響されない。

【００４６】上記の電子式遅延雷管は、ＩＣ（集積回
路）技術を用いることによって小型化することができ
る。

【００４７】図７，図８（ａ）および（ｂ）は本実施例
の雷管内の構成を示す。

【００４８】円筒状のハウジング１４４は、遅延回路１
００およびシェル１６０を内蔵している。シェル１６０
は、点火抵抗１８，点火チャージ１４６，スペース１４
５，プライマーチャージ１４９，ベースチャージ１５０
を含んでいる。遅延回路１００は、プリント基板１４７
上に配置され、遅延回路１００の出力は、リード線を介
して点火抵抗１８に印加される。プリント基板１４７は
その上に、ＩＣチップ内に組込まれたデジタルタイマ３
０，抵抗１３を構成する抵抗１３ａおよび１３ｂ，整流
器１４，サイリスタ１７，定電圧回路１９，コンデンサ
２２および発振子９２を有する。電気エネルギを蓄える
コンデンサ１５は、プリント基板１４７に取り付けられ
ている。水晶発振子９２は、両面接着テープ１４８でプ
リント基板１４７に貼り付けられている。さらに、時間
セットライン６８がプリント基板１４７の裏面に形成さ
れている。ハウジングはキャップ１５１によって閉じら
れ、脚線１５２および１５３がキャップ１５１を通して
ハウジングの内側から外側に引き出されている。

【００４９】この構成によって、外径が１７ｍｍ以下
で、長さが１１０ｍｍ以下のハウジング内にこれらの部
品を収納することができる。この場合、コンデンサ１５
を含む電子部品回路全体の大きさは、１１ｍｍ以下の外
径と５３ｍｍ以下の長さを有する。

【００５０】本実施例においては、カウンタリセット時
間Ｔ１は５ｍｓに規定されており、カウンタリセット時
間Ｔ１を決定するカウンタリセット時間回路２３は、６
２００ｐＦ±５％のコンデンサ２２、および７５０ｋΩ
±２％の抵抗２１が用いられている。さらに、デジタル
タイマ３０のリセット端子のしきい値電圧は２．０７Ｖ
±５％である。これらの誤差に起因する全体誤差を最小
二乗法によって推定すると、カウンタリセット時間Ｔ１
の推定全体誤差は、７．９％すなわち±０．４ｍｓであ
る。試験的に製作された５００個のサンプルについてタ
イマリセット時間Ｔ１を測定し、４．７±０．２ｍｓで
製作可能であるとの結果を得ている。

【００５１】さらに、水晶発振子９２の精度は３０ｐｐ
ｍであるので、最大設定遅延時間を約８秒に設定する
と、水晶発振子９２に起因する誤差は約０．２４ｍｓ
（＝８０００×３０×１０^-6）である。したがって、遅
延時間の要求精度を±１．００ｍｓとすると、カウンタ
リセット時間Ｔ１の誤差時間は、０．７６ｍｓ（＝１．
００−０．２４）ｍｓ以内であればよい。リセット回路
４０の総合精度は、上述したように約８％であるから、
カウンタリセット時間Ｔ１は、９．５ｍｓ（＝０．７６
÷０．０８）、すなわち約１０ｍｓ以内に規定すれば精
度を満足することができる。

【００５２】水晶振動子９２が定常発振状態に入るまで
の時間も、カウンタリセット時間Ｔ１より短い時間であ
ればよい。

【００５３】最大設定遅延時間が８秒のときについてカ
ウンタリセット時間Ｔ１の精度を試算したが、これは、
本実施例で用いた部品を基準とした値であって、容易に
遅延時間精度を満足できる限界である。しかしながら、
精度の高い部品を使用したり、あるいは部品を選別して
使用するなどの手段を用いれば、さらに長時間の最大設
定遅延時間であっても、遅延時間精度を満足することが
できるので、カウンタリセット時間Ｔ１の精度は、上記
試算精度に限定されるものではない。

【００５４】本実施例によれば、カウンタリセット時間
Ｔ１が従来より遥かに短いため、抵抗２１およびコンデ
ンサ２２に高い精度が要求されない。したがって、安価
な抵抗とコンデンサを用いて安価なカウンタリセット時
間回路２３を組むことができる。

【００５５】さらに、低い電力消費が達成される。これ
は、遅延回路がＣ−ＭＯＳＩＣで構成され、プリセット
動作の後にプリセット回路６０が切り離されることによ
る。パックされたＩＣデジタルタイマの代りに、リード
フレームが取り付けられていないパック前のデジタルタ
イマ３０を用いてもよい。この場合には、遅延回路の寸
法がさらに低減される。発振子９２を、図８（ａ）に示
す発振子９２よりさらに薄いチップ型の発振子に置き換
えてもよい。

【００５６】さらに、コンデンサ１５，２０，２２，９
６および９８を除くすべての部品を一つのＩＣチップに
組込むことができる。これによって、遅延回路をさらに
小型化することができる。さらに、上記のＩＣチップを
シェル１６０に収納することもできる。

【００５７】さらに、遅延回路１００をケースに入れ、
コネクタを介してシェル１６０に接続してもよい。

【００５８】

【発明の効果】本発明においては、発振手段の出力周波
数が、過励振によって極めて短時間で定常周波数に達す
る。その結果、雷管に点火する遅延時間の精度が改善さ
れる。また、出力周波数が定常状態に入った後に計数手
段がカウントを開始するので、高精度、高信頼性の遅延
時間が得られる。

【００５９】さらに、発振の短い立上がり時間が、発振
器の電力消費を低減する。その結果、電気エネルギを蓄
えるコンデンサの寸法が縮小できる。これによって、使
いやすい雷管を提供することが可能となる。

【００６０】また、カウンタリセット時間は遅延回路内
で生成される。したがって、前述の従来技術と異なり、
カウンタリセット時間を制御するための外部信号の検出
が不要である。すなわち、高信頼性の電子式雷管が達成
できる。

【００６１】カウンタリセット時間は、発振手段の出力
周波数が定常状態に達する時間とほぼ等しく設定され
る。本発明において、カウンタリセット時間は極めて短
いため、コンデンサと抵抗で構成される簡単な回路で、
十分に正確なカウンタリセット時間を達成することがで
きる。これは回路のコストを低減させる。

【図面の簡単な説明】

【図１】雷管に用いる従来の電子式遅延回路の原理を示
すブロック図である。

【図２】図１の各部の波形を示す図である。

【図３】本発明に係る点火素子用の電子式遅延回路の一
実施例を示すブロック図である。

【図４】（ａ）は図３のプリセット回路を示す回路図、
（ｂ）は図３のクロックドインバータを示す回路図であ
る。

【図５】図３の各部の波形を示す図である。

【図６】（ａ），（ｂ）は図３に示す実施例および図１
に示す従来技術の波形を示す比較図である。

【図７】本発明に係る雷管の縦断面図である。

【図８】（ａ），（ｂ）は雷管内に収納された部品の配
置を示す図である。

【符号の説明】

１ 電気発破器 ２ 起動回路 ３ コンデンサ ４ クロックパルス発生器 ５ カウンタ回路 ６ リード線 ７ スイッチング回路 １１，１２ 入力端子 １３ 抵抗 １４ 整流器 １５ コンデンサ １７ サイリスタ １８ 点火抵抗 １９ 定電圧回路 ２０，２２ コンデンサ ２１ 抵抗 ２３ カウンタリセット時間回路 ３０ デジタルタイマ ４０ リセット回路 ４２ 比較器 ４４，４６ 分圧抵抗 ５０ 主カウンタ ５２ 分周期 ５６，５８ フリップフロップ ６０ プリセット回路 ６２ スイッチング回路 ６４ ｐ−チャンネルＦＥＴ ６６ ｎ−チャンネルＦＥＴ ６７ 抵抗 ６８−１〜６８−ｍ 時間セットライン ７０ 過励振回路 ７２ 補助カウンタ ７４−１〜７４−ｎ フリップフロップ ７６−１〜７６−ｎ クロックドインバータ ８１ クロックドインバータの入力端子 ８２ クロックドインバータの出力端子 ８３，８４ 制御端子 ９０ 発振器 ９２ 水晶発振器 ９４ フィードバック抵抗 ９６，９８ コンデサ １００ 遅延回路 １４４ ハウジング １４５ スペース １４６ 点火チャージ １４７ プリント基板 １４８ 両面テープ １４９ プライマチャージ １５０ ベースチャージ １５１ キャップ １５２ 脚線 １６０ シェル

Claims (1)

【特許請求の範囲】
1. 【請求項１】 発破器から供給された電気エネルギを充
   電する充電手段と、 前記充電手段に充電された電気エネルギによって動作
   し、クロックパルスを発振する発振手段と、 予め設定されたリセット時間の後に、前記発振手段の出
   力するクロックパルスを計数する計数手段と、 前記計数手段が予め設定された計数値だけ計数したとき
   に、前記充電手段に充電された電気エネルギを点火用抵
   抗線に通電するスイッチング手段とを具備し、 前記計数手段のリセット時間を１０ミリ秒以内とし、該
   リセット時間内に前記クロックパルスの周波数を前記発
   振手段の固有周波数に到達させることを特徴とする電子
   式遅延電気雷管。