JPH0627258A - Time measuring instrument - Google Patents
Time measuring instrumentInfo
- Publication number
- JPH0627258A JPH0627258A JP4183485A JP18348592A JPH0627258A JP H0627258 A JPH0627258 A JP H0627258A JP 4183485 A JP4183485 A JP 4183485A JP 18348592 A JP18348592 A JP 18348592A JP H0627258 A JPH0627258 A JP H0627258A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- measurement
- time
- time width
- measuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、時間幅測定測定におい
て連続に測定ができることを可能とする時間測定装置で
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a time measuring device which enables continuous measurement in time width measurement.
【0002】[0002]
【従来の技術】時間測定幅測定において、端数時間を測
定する際に時間拡張を行い、かつ、その拡張にたいする
演算等を行うため、計測にかかる実時間の他に演算のた
めの時間が必要となり、連続測定が不可能であった。す
なわち、1回スタート信号が入力されると、そのスター
ト信号に基づく測定の結果の演算が終了するまで、スタ
ート信号を受け付けないから、連続して時間幅の測定が
行われない。2. Description of the Related Art In time measurement width measurement, time extension is performed when measuring fractional hours, and calculation for the extension is performed. Therefore, time for calculation is required in addition to the actual time required for measurement. , Continuous measurement was impossible. That is, when the start signal is input once, the start signal is not accepted until the calculation of the measurement result based on the start signal is completed, so that the time width is not continuously measured.
【0003】[0003]
【発明が解決しようとする課題】このため、連続変化の
行われている信号において測定をとりこぼすという可能
性があるという問題がある。本発明の目的は、このよう
な信号測定の取りこぼしをなくし、連続に時間測定を可
能にすることである。さらに、本発明による構成では、
連続測定を出来るためのハードウエアの構成を簡単に使
用者が変更できるように工夫されている。Therefore, there is a problem in that the measurement may be missed in a signal which is continuously changing. An object of the present invention is to eliminate such missed signal measurement and enable continuous time measurement. Further, in the configuration according to the present invention,
It is devised so that the user can easily change the hardware configuration for continuous measurement.
【0004】[0004]
【課題を解決するための手段】本発明は、外部からのス
タート信号と初期化信号とサンプリングクロックを入力
し、測定信号を出力する複数の測定制御ユニットと、前
記各々の測定制御ユニットからの信号に基づいて時間幅
測定を行う複数の時間計測部と、各々の時間幅測定器で
測定したデータを格納する複数のメモリと、第1の時間
幅測定器の測定用意信号を選択するスイッチと、前記ス
イッチを制御するための信号を出力する初期化回路とを
設け、複数個の時間幅測定器において第1の時間幅測定
器からの終了の信号は第2の時間幅測定器の測定用意信
号となるように接続され最終段の時間幅測定器からの終
了の信号は、前記スイッチに入力され、スイッチでは外
部からの信号もしくは最終段の時間幅測定器からの終了
の信号を選択して第1の時間幅測定器の測定用意信号と
して出力し、時間幅測定を連続して行えることを特徴と
する時間測定装置である。According to the present invention, there are provided a plurality of measurement control units for inputting a start signal, an initialization signal and a sampling clock from the outside and outputting a measurement signal, and a signal from each of the measurement control units. A plurality of time measuring units for performing time width measurement based on the above, a plurality of memories for storing data measured by each time width measuring instrument, and a switch for selecting a measurement preparation signal of the first time width measuring instrument, An initialization circuit for outputting a signal for controlling the switch is provided, and in the plurality of time width measuring instruments, the end signal from the first time width measuring instrument is a measurement preparation signal of the second time width measuring instrument. The end signal from the time width measuring device at the final stage is connected to the switch and is input to the switch.The switch selects an external signal or an end signal from the time width measuring device at the final stage. Output as the first measurement providing signal time width measuring instrument, a time measuring apparatus, characterized in that performed continuously time width measurement.
【0005】[0005]
【作用】複数の時間幅測定回路を順に動作させ、動作終
了信号を次の回路に出力することで、連続した時間測定
が可能となる。By operating a plurality of time width measuring circuits in sequence and outputting an operation end signal to the next circuit, continuous time measurement becomes possible.
【0006】[0006]
【実施例】図1に本発明にかかる基本的構成図を示す。
11,12,…1nは測定制御ユニットで、与えられた
信号をもとに、各々に接続する時間計測部31,32,
…3nで測定をするか否かの判断をし、測定その他の動
作を制御する。21,22,…2nは遅延回路で外部か
らの信号測定のスタート,ストップ信号の遅延を行う。
31,32,…3nは時間計測部で、このスタート信号
とストップ信号間の時間幅を測定する。41,42,…
4nはメモリで、時間計測部31,32,…3n各々の
測定結果等を格納する。50はスイッチで、測定制御ユ
ニット1nの出力もしくはHレベルの値を初期化信号に
基づいて測定制御ユニット11に出力する。測定制御ユ
ニット11から出力されるトリガ待ちを反転する。60
はインバータ、70はフリップフロップ、80はアン
ド、90はCPUである。測定制御ユニット11は図2
に実施例を示すものである。フリップフロップ110,
120とオア130からなる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows the basic configuration of the present invention.
Indicated by 11, 12, ..., 1n are measurement control units, which are connected to respective time measuring units 31, 32, based on a given signal.
It is determined whether or not the measurement is performed at 3n, and the measurement and other operations are controlled. Delay units 21, 22, ..., 2n delay the start and stop signals of external signal measurement.
.. 3n is a time measuring unit for measuring the time width between the start signal and the stop signal. 41, 42, ...
4n is a memory, which stores the measurement results and the like of each of the time measuring units 31, 32, ... 3n. A switch 50 outputs the output of the measurement control unit 1n or the value of H level to the measurement control unit 11 based on the initialization signal. The trigger wait signal output from the measurement control unit 11 is reversed. 60
Is an inverter, 70 is a flip-flop, 80 is an AND, and 90 is a CPU. The measurement control unit 11 is shown in FIG.
An example is shown in FIG. Flip-flop 110,
It consists of 120 and or 130.
【0007】このような構成の動作の説明を図3もタイ
ムチャートを用いて説明する。(a)はCPU90から
のリセット信号、(b)はCPU信号で初期化のために
CPU90等から入力される。(c)はスタート信号で
時間幅測定開始を示すパルス信号である。(d)はスト
ップ信号で時間幅測定終了を示すパルス信号である。
(e)はサンプリングクロックで、CPU90等から与
えられる。D11はフリップフロップ110のデータ入
力端子(D11)に入力される初期化信号で、フリップ
フロップ70の出力もしくは測定制御ユニット1nから
の出力をスイッチ50で選択したものである。Q11は
同期化初期化信号で、フリップフロップ110のQ11
端子からの出力であり、初期化信号D11をサンプリン
グクロック(e)で同期したものである。Q12は入力
信号待ち信号で、フリップフロップ120から出力され
時間計測部31に入力される。なお、Q12の反転出力
端子からはQ12における入力信号待ち信号の反転出力
がされる。第2初期化信号(D21)、第2同期化初期
化信号(Q21)、第2入力信号待ち信号(Q22)等
も上述と同様の測定制御ユニット12内の信号である。The operation of such a configuration will be described with reference to the time chart of FIG. (A) is a reset signal from the CPU 90, (b) is a CPU signal which is input from the CPU 90 or the like for initialization. (C) is a start signal, which is a pulse signal indicating the start of time width measurement. (D) is a stop signal, which is a pulse signal indicating the end of the time width measurement.
(E) is a sampling clock, which is given from the CPU 90 or the like. D11 is an initialization signal input to the data input terminal (D11) of the flip-flop 110, which is selected by the switch 50 from the output of the flip-flop 70 or the output from the measurement control unit 1n. Q11 is a synchronization initialization signal, which is the Q11 of the flip-flop 110.
It is an output from the terminal and is obtained by synchronizing the initialization signal D11 with the sampling clock (e). Q12 is an input signal waiting signal, which is output from the flip-flop 120 and input to the time measuring unit 31. The inverted output terminal of Q12 outputs the input signal waiting signal of Q12 inverted. The second initialization signal (D21), the second synchronization initialization signal (Q21), the second input signal waiting signal (Q22), etc. are also signals in the measurement control unit 12 similar to the above.
【0008】このような構成に於ける動作を説明する。
まずCPU90からのリセット信号がHレベルになり本
発明にかかる装置全体が動作を開始する。このとき、サ
ンプリングの初回では、スイッチ50はCPU90から
CPU信号(b)の立ち上がりにより、Hレベルとなっ
たフリップフロップ70の出力を選択する。これが初期
化信号(D11)の立ち上がりである。従って、端子D
11がHレベルのときサンプリングクロック(e)の立
ち上がりが与えられると、フリップフロップ110の
(Q11)の出力がこの立ち上がる。この同期化初期化
信号(Q11)は、フリップフロップ120の端子D1
1に入力されるから、スタート信号(c)の立ち上がり
でフリップフロップ120の端子Q12出力が立ち上が
る。The operation in such a configuration will be described.
First, the reset signal from the CPU 90 becomes H level, and the entire device according to the present invention starts operating. At this time, in the first sampling, the switch 50 selects the output of the flip-flop 70 which has become H level due to the rise of the CPU signal (b) from the CPU 90. This is the rising edge of the initialization signal (D11). Therefore, terminal D
When the rising edge of the sampling clock (e) is given when 11 is at the H level, the output of (Q11) of the flip-flop 110 rises. This synchronization initialization signal (Q11) is applied to the terminal D1 of the flip-flop 120.
Since it is input to 1, the output of the terminal Q12 of the flip-flop 120 rises at the rising edge of the start signal (c).
【0009】端子Q12の反転出力とリセット信号のオ
アがフリップフロップ110のリセット端子に入力され
るから、リセット信号がHレベルのままであれば、端子
Q12の立ち上がりすなわち端子Q12の反転出力の立
ち下がりがあったときにリップフロップ110の端子Q
11は立ち下がる。従って、次にスタート信号(c)の
立ち上がりで端子Q12の出力は立ち下ががる。Since the inverted output of the terminal Q12 and the OR of the reset signal are input to the reset terminal of the flip-flop 110, if the reset signal remains at the H level, the terminal Q12 rises, that is, the inverted output of the terminal Q12 falls. When there is a terminal Q of the lip flop 110
11 falls. Therefore, the output of the terminal Q12 falls at the next rise of the start signal (c).
【0010】この端子Q12の出力は入力待ち信号(い
わゆるアーミング信号)として時間計測部31に入力さ
れる。従って、この入力待ち信号(いわゆるアーミング
信号)Q12がHレベルの間に、入力したスタート信号
とストップ信号との時間幅T1を時間計測部31で測定
することになる。この時間計測部31にはスタート信号
(c)とストップ信号(d)とは同時間分遅延して入力
されるから、入力待ち信号(いわゆるアーミング信号)
Q12がHレベルの間に時間幅T1が存在することにな
る。The output of the terminal Q12 is input to the time measuring section 31 as an input waiting signal (so-called arming signal). Therefore, while the input waiting signal (so-called arming signal) Q12 is at the H level, the time measuring unit 31 measures the time width T1 between the input start signal and stop signal. Since the start signal (c) and the stop signal (d) are input to the time measuring unit 31 with a delay of the same time, an input waiting signal (so-called arming signal)
The time width T1 exists while Q12 is at the H level.
【0011】測定ユニット12には端子Q12の出力は
入力待ち信号(いわゆるアーミング信号)が第2初期化
信号(D11)として入力される。以後の動作は上述の
通りである。同様の動作を繰り返すことで、連続測定が
可能である。なお、測定ユニット1nのアーミング信号
が次回の測定ユニット11の初期化信号となり連続動作
が再び繰り返される。An input waiting signal (so-called arming signal) is input to the measuring unit 12 as a second initialization signal (D11) from the output of the terminal Q12. The subsequent operation is as described above. Continuous measurement is possible by repeating the same operation. The arming signal of the measuring unit 1n becomes the initialization signal of the next measuring unit 11, and the continuous operation is repeated again.
【0012】[0012]
【発明の効果】本発明により、連続時間幅の測定可能と
なる時間測定器が実現できる。さらに本発明による利点
を述べる。第1の利点は、本発明は測定ユニットおよび
それに付随する時間計測部等のまとまりを増設すること
で、使用側の仕様に対応した機能(連続時間測定に関す
る)とすることができることにある。すなわち、測定対
象の周波数が低い使用者は少ない測定ユニットを用いれ
ばよく、測定対象の周波数が高い使用者は多くの測定ユ
ニットを用いれば測定精度を上げることができる。第2
の利点は、サンプリングクロックで同期を取った初期化
信号に基づいて、入力待ち信号(アーミング信号)を発
生させていることにある。このため、測定対象の入力信
号のスタート信号が、サンプリングクロックの周期に対
して非常に遅い場合あるいは、非常に早い場合などに対
し有効である。According to the present invention, a time measuring device capable of measuring a continuous time width can be realized. Further advantages of the present invention will be described. A first advantage is that the present invention can provide a function (related to continuous time measurement) corresponding to the specifications of the user side by adding a unit such as a measurement unit and a time measurement unit accompanying it. That is, a user whose measurement target frequency is low may use a small number of measurement units, and a user whose measurement target frequency is high may use a large number of measurement units to improve the measurement accuracy. Second
The advantage of is that the input waiting signal (arming signal) is generated based on the initialization signal synchronized with the sampling clock. Therefore, it is effective when the start signal of the input signal to be measured is very slow or very fast with respect to the sampling clock cycle.
【図1】本発明の基本的構成図である。FIG. 1 is a basic configuration diagram of the present invention.
【図2】本発明の主要部の構成図である。FIG. 2 is a configuration diagram of a main part of the present invention.
【図3】本発明の動作を示すタイムチャートである。FIG. 3 is a time chart showing the operation of the present invention.
11,12,…1n 測定制御ユニット 21,22,…2n 遅延回路 31,32,…3n 時間計測部 41,42,…4n メモリ 50 スイッチ 60 インバータ 70 フリップフロップ 80 アンド 90 CPU 11, 12 ... 1n Measurement control unit 21, 22, ... 2n Delay circuit 31, 32, ... 3n Time measuring unit 41, 42, ... 4n Memory 50 Switch 60 Inverter 70 Flip-flop 80 And 90 CPU
Claims (1)
ンプリングクロックを入力し、測定信号を出力する複数
の測定制御ユニットと、 前記各々の測定制御ユニットからの信号に基づいて時間
幅測定を行う複数の時間計測部と、 各々の時間幅測定器で測定したデータを格納する複数の
メモリと、 第1の時間幅測定器の測定用意信号を選択するスイッチ
と、 前記スイッチを制御するための信号を出力する初期化回
路とを設け、複数個の時間幅測定器において第1の時間
幅測定器からの終了の信号は第2の時間幅測定器の測定
用意信号となるように接続され最終段の時間幅測定器か
らの終了の信号は、前記スイッチに入力され、スイッチ
では外部からの信号もしくは最終段の時間幅測定器から
の終了の信号を選択して第1の時間幅測定器の測定用意
信号として出力し、時間幅測定を連続して行えることを
特徴とする時間測定装置。1. A plurality of measurement control units that input a start signal, an initialization signal, and a sampling clock from the outside and output a measurement signal, and perform time width measurement based on the signals from each of the measurement control units. A plurality of time measuring units, a plurality of memories for storing data measured by each time width measuring instrument, a switch for selecting a measurement preparation signal of the first time width measuring instrument, and a signal for controlling the switch And an initialization circuit for outputting the end signal from the first time width measuring device in the plurality of time width measuring devices so that the end signal from the first time width measuring device becomes the measurement preparation signal of the second time width measuring device. The end signal from the time width measuring device is input to the switch, and the switch selects an external signal or the end signal from the final time width measuring device to measure the first time width measuring device. A time measuring device characterized by outputting as a prepared signal and continuously measuring the time width.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18348592A JP3196183B2 (en) | 1992-07-10 | 1992-07-10 | Time measuring device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18348592A JP3196183B2 (en) | 1992-07-10 | 1992-07-10 | Time measuring device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0627258A true JPH0627258A (en) | 1994-02-04 |
JP3196183B2 JP3196183B2 (en) | 2001-08-06 |
Family
ID=16136641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18348592A Expired - Fee Related JP3196183B2 (en) | 1992-07-10 | 1992-07-10 | Time measuring device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3196183B2 (en) |
-
1992
- 1992-07-10 JP JP18348592A patent/JP3196183B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3196183B2 (en) | 2001-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0447330B2 (en) | ||
KR100220672B1 (en) | Time interval measurer having parallel architecture | |
JPH0537316A (en) | Variable delaying circuit | |
JPS6117080B2 (en) | ||
JPH06347569A (en) | Frequency multiplier circuit and pulse time interval measuring device | |
JPH0627258A (en) | Time measuring instrument | |
JPH02284058A (en) | A/d conversion processing system for ultrasonic measuring instrument | |
US4999573A (en) | Method and apparatus for measurement gate display | |
SU826286A1 (en) | Device for monitoring parameters of automatic control systems | |
JPH0798336A (en) | Sampling type measuring device | |
SU1084695A1 (en) | Discrete phase measuring device | |
JP3633881B2 (en) | Semiconductor device and AC spec inspection method thereof | |
JPH02132367A (en) | A/d conversion processing system of ultrasonic measuring instrument | |
JPH05264659A (en) | Control circuit of delay time generation | |
JP2519743Y2 (en) | Time measuring device | |
JPH04344400A (en) | Gate array ram block test circuit | |
JP3058969B2 (en) | Ultrasonic measuring device | |
JPH0673227B2 (en) | Magnetic disk characteristics measuring device | |
JPH0772127A (en) | Ultrasonic measuring apparatus | |
JP2595583Y2 (en) | Delay generator for semiconductor test equipment | |
JPH10332652A (en) | Ultrasonic beam distance counting circuit | |
JPH03235527A (en) | A/d converter | |
JPH0476490A (en) | Time measuring apparatus | |
JPH01267473A (en) | Integrated circuit testing circuit | |
JPH0660894B2 (en) | Ultrasonic flaw detector |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080608 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090608 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |