JPH06268236A - Composite static induction type transistor - Google Patents

Composite static induction type transistor

Info

Publication number
JPH06268236A
JPH06268236A JP5381593A JP5381593A JPH06268236A JP H06268236 A JPH06268236 A JP H06268236A JP 5381593 A JP5381593 A JP 5381593A JP 5381593 A JP5381593 A JP 5381593A JP H06268236 A JPH06268236 A JP H06268236A
Authority
JP
Japan
Prior art keywords
sit
type
static induction
normally
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5381593A
Other languages
Japanese (ja)
Inventor
Toshiaki Ono
敏明 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokin Corp
Original Assignee
Tokin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokin Corp filed Critical Tokin Corp
Priority to JP5381593A priority Critical patent/JPH06268236A/en
Publication of JPH06268236A publication Critical patent/JPH06268236A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a normally-on type composite static induction transistor possessed of such various SIT features that drive voltage and drive power are small, a current temperature characteristic is negative, a current can be easily intensified, and the transistor has a current-unsaturated characteristic. CONSTITUTION:A composite static induction type transistor is of multiple series connection (Darlington connection) structure composed of a normally-ON type static induction transistor 9 provided in front and a normally-OFF type static induction transistor 10 provided in rear.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は複合型静電誘導型トラン
ジスタに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a composite static induction transistor.

【0002】[0002]

【従来の技術】従来,静電誘導型トランジスタ(Static
Induction Transistor ,以下SITと略称する)とし
て,ノーマリオン型SIT(通常SITと称する),ノ
ーマリオフ型SIT(バイポーラモードSIT;Bipola
r Mode SIT;以下,B・SITと略称する),ダー
リントン構造B・SITがあった。
2. Description of the Related Art Conventionally, static induction type transistors (Static
As an induction transistor (hereinafter abbreviated as SIT), a normally-on type SIT (normally SIT), a normally-off type SIT (bipolar mode SIT; Bipola)
r Mode SIT; hereinafter abbreviated as B.SIT), and Darlington structure B.SIT.

【0003】図3は通常の埋込みゲート構造型SITの
断面図であり,図4は周波数特性を更に改良した通常の
切込みゲート構造型SITの断面略図である。また,図
5は同様に改良された通常の表面配線型SITの断面略
図である。図3乃至図5において,符号1はドレインオ
ーミック層となるN+ シリコン基板,符号2はN- ドレ
イン層,符号4及び4′はP+ ゲート領域,符号5はN
ソース層,符号6はN+ ソースオーミック層である。い
ずれのゲート構造のSITにおいても,電気的特性を決
めるのはチャンネル部Aでありチャンネル部Aの不純物
密度Ndとチャンネル部Aの幅Wとチャンネル部Aの長
さLとによって特性は支配される。
FIG. 3 is a sectional view of a conventional buried gate structure type SIT, and FIG. 4 is a schematic sectional view of a conventional buried gate structure type SIT with further improved frequency characteristics. Further, FIG. 5 is a schematic cross-sectional view of a similarly improved conventional surface wiring type SIT. 3 to 5, reference numeral 1 is an N + silicon substrate to be a drain ohmic layer, reference numeral 2 is an N drain layer, reference numerals 4 and 4 ′ are P + gate regions, and reference numeral 5 is N.
The source layer, reference numeral 6 is an N + source ohmic layer. In any SIT of the gate structure, the electrical characteristics are determined by the channel portion A, and the characteristics are governed by the impurity density Nd of the channel portion A, the width W of the channel portion A, and the length L of the channel portion A. .

【0004】図6及び図7は各々,図3及び図4のチャ
ンネル部Aの拡大図である。埋込みゲート構造の場合を
示す図6においては,通常,チャンネル長Lは5〜8μ
mの値がとられる。また,チャンネル幅WはN- ドレイ
ン層2の不純物密度Ndが5×1013cm-3の場合で5
μm以上に設定される。
6 and 7 are enlarged views of the channel portion A of FIGS. 3 and 4, respectively. In FIG. 6 showing the case of the buried gate structure, the channel length L is usually 5 to 8 μm.
The value of m is taken. The channel width W is 5 when the impurity density Nd of the N drain layer 2 is 5 × 10 13 cm −3.
It is set to μm or more.

【0005】一方,切込みゲート構造の場合を示す図7
においては,チャンネル長Lは通常1〜4μmに選ば
れ,チャンネル幅WはN- ドレイン層2の不純物密度N
dが5×1013cm-3の場合で5μm以上に設定され
る。
On the other hand, FIG. 7 showing a case of a cut gate structure.
, The channel length L is usually selected to be 1 to 4 μm, and the channel width W is the impurity density N of the N drain layer 2.
When d is 5 × 10 13 cm −3 , it is set to 5 μm or more.

【0006】以上の如き通常のノーマリオン型SITの
場合,ゲートの構造いかんにかかわらず,チャンネル内
の空乏層はゲートバイアスVG が零の時,対向する両側
のゲート端からせり出す各々の空乏層の端が丁度接する
ジャストピンチオフ状態,またはわずかに空乏層端が重
なり合う状態に作られるのが普通である。この場合,ド
レイン電流ID は流れ,そのドレイン電流ID とドレイ
ン電圧VDSとの関係はゲートバイアスVG をパラメータ
にとると,図8に示す様になる。
In the case of the normal normally-on type SIT as described above, the depletion layer in the channel protrudes from the opposite gate ends when the gate bias V G is zero, regardless of the gate structure. It is usually formed in a just pinch-off state where the edges of the depletion layer just touch, or in a state where the depletion layer edges overlap slightly. In this case, the drain current I D flows, and the relationship between the drain current I D and the drain voltage V DS becomes as shown in FIG. 8 when the gate bias V G is used as a parameter.

【0007】一方,チャンネル幅Wを更に狭くして(ま
たは,チャンネル幅Wを一定にして,チャンネル部の不
純物密度を小さくして),対向ゲート間の空乏層がゲー
トバイアスVG が零の時,大きく重なり合う様に作るこ
とにより,SITは零ゲートバイアス時に,ドレイン電
流が流れないノーマリオフ型バイポーラモードSIT
(B・SIT)になる。図9にその電流ID −電圧VDS
特性を示す。図10はSIT及びB・SITのシンボル
図を示す。
On the other hand, when the channel width W is further narrowed (or the channel width W is made constant and the impurity density in the channel portion is reduced), the depletion layer between the opposite gates has a gate bias V G of zero. , SIT is a normally-off type bipolar mode SIT in which drain current does not flow at zero gate bias by making it so that it overlaps greatly.
(B / SIT). Its current is shown in Figure 9 I D - voltage V DS
Show the characteristics. FIG. 10 shows symbol diagrams of SIT and B.SIT.

【0008】[0008]

【発明が解決しようとする課題】図8のSIT特性と図
9のB・SIT特性とのID −VDS特性で着目すべき点
は,前者が電流不飽和特性で後者が電流飽和特性の特徴
を示すことの他に,内部抵抗RD (またはRon)の値が
前者に比べて後者が一桁以上,小さいという点である。
The points to be noted in the I D -V DS characteristics of the SIT characteristic of FIG. 8 and the B.SIT characteristic of FIG. 9 are that the former is the current unsaturated characteristic and the latter is the current saturated characteristic. In addition to showing the characteristics, the latter has a smaller value of the internal resistance R D (or R on ) than the former by one digit or more.

【0009】SITの特長としては,電圧駆動型デバイ
スであるため駆動電力が小さい,オンさせるためのゲー
トへのキャリアの注入が不必要なためスイッチング動作
において蓄積時間がなく,高速動作が可能,などがある
が,RD が大きいという欠点もある。
The characteristics of SIT are that it is a voltage drive type device, so the drive power is small, and since injection of carriers to the gate for turning it on is unnecessary, there is no storage time in switching operation, and high speed operation is possible. However, there is a drawback that R D is large.

【0010】B・SITの特長は,RD が小さいことで
あるが,オンさせるためにはゲートにキャリアの注入が
必要なため駆動電力が大きいこのために蓄積時間が長く
スイッチングスピードには限界があるまた,電流増幅率
fsの改善にも限界があるという欠点を有している。こ
のB・SITの駆動電力とhfsを改善したものとして図
11に示すB・SITダーリントン構造のものがある。
図12にその電流ID−電圧VDS特性を示す。図11及
び図12び示したB.SITダーリントン構造は,駆動
電力が小さくて済む,hfsが大きくとれるという反面,
ドレイン電流が立上がるために約0.6Vの電圧が必要
となるためRD が大きくなるという欠点を有している。
これは,ダーリントン構造B・SITを駆動するために
キャリアの注入が必要なpn接合部が直列に2つ入って
いるためである。
[0010] B · SIT Features include, but is that R D is small, a limit to the long switching speed storage time for injecting the driving power is large because it requires the carrier to the gate to turn on the There is also a drawback that there is a limit to the improvement of the current amplification factor h fs . There is a B · SIT Darlington structure shown in FIG. 11 as an improvement over the drive power and h fs of the B · SIT.
FIG. 12 shows the current ID -voltage VDS characteristic. B. shown in FIGS. The SIT Darlington structure requires a small driving power and a large h fs, but
There is a drawback that R D becomes large because a voltage of about 0.6 V is required for the drain current to rise.
This is because there are two pn junctions in series that require carrier injection to drive the Darlington structure B / SIT.

【0011】そこで,本発明の技術的課題は,従来の各
種SITの特長である電圧駆動,駆動電力が小さい,電
流の温度特性が負,大電流化容易,電流不飽和特性を兼
ね供えるとともに,省エネルギー化が図れるノーマリオ
ン型の複合型静電誘導型トランジスタを提供することに
ある。
Therefore, the technical problem of the present invention is to provide the characteristics of various conventional SITs such as voltage driving, small driving power, negative temperature characteristic of current, easy large current, and current unsaturated characteristic. An object is to provide a normally-on type composite static induction transistor capable of saving energy.

【0012】[0012]

【課題を解決するための手段】本発明の複合型静電誘導
型トランジスタは,上記デバイスの欠点を除去するた
め,前段にノーマリオン型のSIT,後段にノーマリオ
フ型B・SITを直列接続し,ダーリントン構造とする
ことを特徴としている。
In order to eliminate the drawbacks of the above device, the composite static induction transistor of the present invention has a normally-on type SIT in the front stage and a normally-off type B.SIT in the rear stage, which are connected in series. It features a Darlington structure.

【0013】[0013]

【作用】本発明においては,従来SIT同様の電流不飽
和特性を示し,電圧駆動であるため駆動電力も従来SI
T同程度,RD はB・SITダーリントン構造のものと
同程度で,スイッチングスピードは,B・SITダーリ
ントン構造のものよりも高速である。
In the present invention, the current unsaturation characteristic similar to that of the conventional SIT is exhibited, and the driving power is the same as that of the conventional SI because it is voltage driven.
T is about the same, R D is about the same as that of the B / SIT Darlington structure, and the switching speed is faster than that of the B / SIT Darlington structure.

【0014】[0014]

【実施例】以下,本発明の実施例について図面を参照し
て説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0015】図1は本発明の一実施例に係る複合型静電
誘導型トランジスタの構成を示す図である。符号9はノ
ーマリオン型SIT,符号10はノーマリオフ型B・S
ITであり,前段にノーマリオン型SIT,後段にノー
マリオフ型B・SITをダーリントン接続に構成したも
ので,電流不飽和特性,電圧駆動,駆動電力が小さい,
大電流化容易という利点を有している。本実施例の構成
はノーマリオン型SIT,ノーマリオフ型B・SIT単
体を外部にて接続して本構造を実現することも,一チッ
プ上に本構造を作り込むことも可能である。
FIG. 1 is a diagram showing the structure of a composite static induction transistor according to an embodiment of the present invention. Reference numeral 9 is a normally-on type SIT, reference numeral 10 is a normally-off type B / S
The IT is a normally-on type SIT in the front stage, and a normally-off type B / SIT in the rear stage, which is connected in a Darlington connection. The current unsaturated characteristic, voltage drive, and drive power are small.
It has an advantage that a large current can be easily obtained. With the configuration of this embodiment, it is possible to realize this structure by connecting a normally-on type SIT and a normally-off type B / SIT alone externally, or to build this structure on one chip.

【0016】図2は,図1の構造を持つ複合型静電誘導
型トランジスタのID −VDS特性を示す図である。図2
の特性は図8と図12の特性を合わせ持ったものである
ことが明らかである。
FIG. 2 is a diagram showing the I D -V DS characteristics of the composite static induction transistor having the structure of FIG. Figure 2
It is apparent that the characteristic of 1 has both the characteristics of FIG. 8 and FIG.

【0017】前段がノーマリオン型SITであるから,
ゲート電圧VG1がゼロVの時ID1(=IS1)が流れ,こ
れが後段ノーマリオフ型B・SITのゲート電流IG2
なり,B・SITがオンし,メインドレイン電流ID2
流れ,複合型静電誘導型トランジスタがオンする。VG1
に負の電圧を印加すればID1が流れにくくなり,つまり
G2が流れにくくなり,結局ID2が流れなくなる。つま
り本複合型静電誘導型トランジスタは電圧駆動形で電流
不飽和形のデバイスである。電圧駆動形であるため駆動
電力が従来SIT並であり,メインドレイン電流は後段
の従来B・SITを流れるため,従来のダーリントン構
造B・SITのRD と同程度の抵抗値を示し,大電流化
出来る。なお,本構造及び特性はゲート構造が埋め込み
ゲート構造であろうと,切り込みゲート構造であろう
と,表面配線構造SITであろうと実現可能である。
Since the former stage is a normally-on type SIT,
When the gate voltage V G1 is zero V, I D1 (= I S1 ) flows, and this becomes the gate current I G2 of the latter-stage normally-off type B / SIT, the B / SIT turns on, and the main drain current I D2 flows, and the composite type The static induction transistor turns on. V G1
If a negative voltage is applied to, I D1 becomes difficult to flow, that is, I G2 becomes difficult to flow, and I D2 eventually stops flowing. In other words, the composite static induction transistor is a voltage drive type current unsaturated type device. Since it is a voltage-driven type, the driving power is similar to that of the conventional SIT, and the main drain current flows through the conventional B / SIT in the latter stage, so the resistance value is similar to R D of the conventional Darlington structure B / SIT, and the large current Can be converted. The present structure and characteristics can be realized regardless of whether the gate structure is a buried gate structure, a cut gate structure, or a surface wiring structure SIT.

【0018】ところで,現在世界的規模で自然環境の保
護,省エネルギー化のニーズが高まってきており,その
一環として排気ガスのない電気自動車や電気搬送車等の
ニーズが高まっており,また,これらには,省エネルギ
ー化も要求されることから,これら自動車の駆動電力を
小さくすること,つまり駆動系のスイッチングデバイス
の抵損失化が求められている。そこで,本発明の実施例
による複合型静電誘導型トランジスタは,電流不飽和特
性であり,駆動電力が小さく,従来SITに比べ大電流
低RD のため損失が少ないため,省エネルギー化分野に
使用可能なデバイスである。
By the way, at present, there is an increasing need for protection of the natural environment and energy saving on a global scale, and as a part of this, there is an increasing need for electric vehicles and electric vehicles that do not emit exhaust gas. Since energy saving is also required, it is required to reduce the drive power of these automobiles, that is, to reduce the loss of the switching device of the drive system. Therefore, the composite static induction transistor according to the embodiment of the present invention is used in the energy saving field because it has a current unsaturated characteristic, has a small driving power, and has a large current and a low R D as compared with the conventional SIT, and thus has a small loss. It is a possible device.

【0019】[0019]

【発明の効果】以上述べたごとく,本発明によって,ノ
ーマリオン型で電流不飽和特性を示し,電圧駆動で駆動
電力が小さく,大電流化容易,電流の温度特性が負であ
るという特長を持ち,従来SITに比べ大電流低RD
ため損失が少ないため,省エネルギー化を図ることがで
きる複合型静電誘導型トランジスタを提供することがで
きる。
As described above, according to the present invention, the normally-on type has current unsaturation characteristics, the driving power is small by voltage driving, the large current can be easily achieved, and the temperature characteristic of the current is negative. As compared with the conventional SIT, the loss is small because of the large current and low R D , so that it is possible to provide the composite static induction transistor which can save energy.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係る複合型静電誘導型トラ
ンジスタの構成を示す図である。
FIG. 1 is a diagram showing a configuration of a composite static induction transistor according to an embodiment of the present invention.

【図2】図1のトランジスタID −VDS特性を示す図
で,(a)は小電流高電圧領域,(b)は大電流低電圧
領域を夫々示している。
[2] a diagram showing a transistor I D -V DS characteristics of FIG. 1, (a) a small current, high-voltage region, shows respectively the (b) high current low voltage region.

【図3】従来のSITの埋め込みゲート構造を示す図で
ある。
FIG. 3 is a view showing a buried gate structure of a conventional SIT.

【図4】従来のSITの切り込みゲート構造を示す図で
ある。
FIG. 4 is a view showing a cut gate structure of a conventional SIT.

【図5】従来のSITの表面配線ゲート構造を示す図で
ある。
FIG. 5 is a diagram showing a surface wiring gate structure of a conventional SIT.

【図6】図3のチャンネル近傍の拡大図である。6 is an enlarged view of the vicinity of the channel of FIG.

【図7】図4のチャンネル近傍の拡大図である。FIG. 7 is an enlarged view of the vicinity of the channel of FIG.

【図8】従来ノーマリオン型SITの電流・電圧特性を
示す図で,(a)は小電流高電圧領域,(b)は大電流
低電圧領域を夫々示している。
FIG. 8 is a diagram showing current-voltage characteristics of a conventional normally-on type SIT, in which (a) shows a small current high voltage region and (b) shows a large current low voltage region.

【図9】従来ノーマリオフ型B・SITの電流・電圧特
性を示す図で,(a)は小電流高電圧領域,(b)は大
電流低電圧領域を夫々示している。
9A and 9B are diagrams showing current / voltage characteristics of a conventional normally-off type B / SIT, in which FIG. 9A shows a small current high voltage region, and FIG. 9B shows a large current low voltage region.

【図10】ノーマリオン型SIT及びノーマリオフ型B
・SITのシンボル図である。
FIG. 10: Normally-on type SIT and normally-off type B
-SIT symbol diagram.

【図11】ノーマリオフ型B・SITのダーリントン接
続の構成を示す図である。
FIG. 11 is a diagram showing a configuration of a normally-off type B / SIT Darlington connection.

【図12】図11のダーリントン接続のID −VDS特性
を示す図である。
12 is a diagram showing I D -V DS characteristics of the Darlington connection of FIG. 11.

【符号の説明】[Explanation of symbols]

1 N+ シリコン基板(N+ ドレインオーミック層) 2 N- ドレイン層 4,4′ P+ ゲート層 5 Nソース層 6 N+ ソースオーミック層 7,8,10 ノーマリオフ型B・SIT 9 ノーマリオン型SIT1 N + Silicon Substrate (N + Drain Ohmic Layer) 2 N Drain Layer 4, 4 ′ P + Gate Layer 5 N Source Layer 6 N + Source Ohmic Layer 7, 8, 10 Normally Off Type B / SIT 9 Normally On Type SIT

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 前段にノーマリオン形静電誘導型トラン
ジスタ及び後段にノーマリオフ形静電誘導型トランジス
タを多段直列接続(ダーリントン接続)構造としたこと
を特徴とする複合型静電誘導型トランジスタ。
1. A composite static induction transistor comprising a normally-on static induction transistor in the front stage and a normally-off static induction transistor in the rear stage in a multistage series connection (Darlington connection) structure.
【請求項2】 請求項1記載の複合型静電誘導型トラン
ジスタにおいて,前記静電誘導型トランジスタの夫々
は,同一チップ上に形成されていることを特徴とする複
合型静電誘導型トランジスタ。
2. The composite static induction transistor according to claim 1, wherein each of the static induction transistors is formed on the same chip.
JP5381593A 1993-03-15 1993-03-15 Composite static induction type transistor Pending JPH06268236A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5381593A JPH06268236A (en) 1993-03-15 1993-03-15 Composite static induction type transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5381593A JPH06268236A (en) 1993-03-15 1993-03-15 Composite static induction type transistor

Publications (1)

Publication Number Publication Date
JPH06268236A true JPH06268236A (en) 1994-09-22

Family

ID=12953297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5381593A Pending JPH06268236A (en) 1993-03-15 1993-03-15 Composite static induction type transistor

Country Status (1)

Country Link
JP (1) JPH06268236A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002027796A3 (en) * 2000-09-29 2002-08-01 Lovoltech Inc Cascade circuit
US6663949B1 (en) 1998-07-24 2003-12-16 Kao Corporation Deodorizing absorbent sheet
CN110211546A (en) * 2019-05-30 2019-09-06 深圳市华星光电半导体显示技术有限公司 Thin-film transistor circuit and display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6663949B1 (en) 1998-07-24 2003-12-16 Kao Corporation Deodorizing absorbent sheet
WO2002027796A3 (en) * 2000-09-29 2002-08-01 Lovoltech Inc Cascade circuit
CN110211546A (en) * 2019-05-30 2019-09-06 深圳市华星光电半导体显示技术有限公司 Thin-film transistor circuit and display device

Similar Documents

Publication Publication Date Title
US5567961A (en) Semiconductor device
KR100207338B1 (en) Driver circuit
US3955210A (en) Elimination of SCR structure
US6528826B2 (en) Depletion type MOS semiconductor device and MOS power IC
JPS5918870B2 (en) semiconductor integrated circuit
DE602004030599D1 (en) BiFET WITH A FET WITH ENLARGED LINEARITY AND PRODUCTIONABILITY
JP2970389B2 (en) Flip-flop circuit
GB1572190A (en) Integrated circuits
GB1580471A (en) Semi-conductor integrated circuits
US4118640A (en) JFET base junction transistor clamp
JPH06268236A (en) Composite static induction type transistor
JP4091785B2 (en) Semiconductor circuit
US5497011A (en) Semiconductor memory device and a method of using the same
US4103186A (en) Low power jfet switch
JP3199857B2 (en) Conductivity modulation type MOSFET
JPH05190561A (en) Semiconductor device
JPH04332160A (en) Output buffer
US5856218A (en) Bipolar transistor formed by a high energy ion implantation method
JPS6048933B2 (en) integrated circuit
JP3184448B2 (en) Driving semiconductor integrated circuit device
JPS6211512B2 (en)
JPS6137799B2 (en)
JPH09148531A (en) Semiconductor integrated circuit
JP2000114406A (en) Semiconductor device
JPS58103232A (en) Inverter circuit

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020508