JPH06266850A

JPH06266850A - 画像処理装置

Info

Publication number: JPH06266850A
Application number: JP5081265A
Authority: JP
Inventors: Naohito Shiraishi; 尚人白石; Tatsuya Fujii; 達也藤井; Masanobu Fukushima; 正展福島; Tatsuya Nakajima; 達也中島; Yasuhiro Izawa; 康浩井澤
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1993-03-15
Filing date: 1993-03-15
Publication date: 1994-09-22

Abstract

(57)【要約】【目的】この発明は、高速動作が可能で且つポリゴン
に隠されたオブジェクトの当たり判定処理を行える画像
処理装置を提供することを目的とする。【構成】この発明は、端点メモリからの２端点情報の
所定アドレスに基いて、各水平走査線と交差するポリゴ
ンの外形のアドレス情報を算出する幾何変換回路２と、
優先度の高い順に２辺間アドレスを取り込み、各ポリゴ
ンの外形の２辺間アドレスに基づいて可視ポリゴンか非
可視ポリゴンかを判定する隠面処理装置６と、外形アド
レス情報に基いて演算し、ポリゴンの外形に対応してポ
リゴン内部情報を演算する表示処理装置１０と、画像情
報を表示するＣＲＴ１２と、隠面処理装置６にて可視ポ
リゴンと判定されたポリゴンのオブジェクト番号を記憶
するメモリ７と、を備えてなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、画像処理装置、特に
ポリゴンの画像情報に基き画像信号をリアルタイムに出
力することができる。ワークステーション、ゲーム機器
等の３次元コンピュータグラフィックスにおける画像処
理装置に関する。

【０００２】

【従来の技術】画像処理装置は、外部から供給される画
像情報に基づき、ＣＲＴ表示用各種画像信号を合成出力
するものであり、単に２次元的な平面画像ばかりでな
く、立体の２次元画像、即ち、疑似３次元画像信号を合
成出力することができることから、例えば３次元画像用
のゲーム機器、コンピュータグラフィックス等幅広く用
いられる。

【０００３】従来、この種画像処理装置としては、ビッ
ト・マップ・ディスプレイ（グラフィックスディスプレ
イ）の手法を用いており、このためＣＲＴ画面の全ピク
セルに１対１に対応する記憶エリアを有するビットマッ
プメモリが設けられる。このメモリの各記憶エリアに、
一画面に表示する全ピクセル情報が書き込まれ、例えば
コンピュータグラフィックス等において任意の図形を表
示する場合には、画面上にポリゴンの輪郭を描きその内
部をメモリに書き込まれた指定色で塗り潰していくとい
う作業が行なわれている。そのため、ポリゴン数が増え
ると、大容量のメモリを必要とすると共にリアルタイム
の処理ができないという問題がある。

【０００４】特開昭６２−２３１３７９号公報（国際特
許分類Ｇ０６Ｆ１５／６２）には、供給される図形の
輪郭線情報に基づき、画像信号リアルタイムで合成出力
することが可能な画像合成装置が開示されている。この
画像合成装置は、ＣＲＴ表示用の図形の輪郭線が各水平
走査線と交差する左右輪郭点ペアと、この図形の付随デ
ータと、から成る輪郭点情報が、各水平走査線に対応し
て設けられた水平走査記憶エリア内にその優先度を伴い
順次書込み記憶される輪郭点情報記憶手段と、水平走査
信号に同期して、その垂直走査位置に対応する水平走査
記憶エリアから各輪郭情報に含まれる付随データを読出
し、読出された付随データをその優先度に従って各アド
レスに書込み記憶するインデックスメモリと、水平走査
信号に同期して、その垂直走査位置と対応する水平走査
記憶エリアから各輪郭情報に含まれる輪郭点ペアを順次
読出し、水平走査が各輪郭点ペアの指定する領域内で行
われている場合に、対応する付随データの読出しアドレ
スをその優先度に基づきインデックスメモリへ出力する
読出しアドレス発生手段と、を含み、供給される図形の
輪郭点情報に基づき、ＣＲＴ表示用の画像信号をリアル
タイムで合成出力するものである。

【０００５】

【発明が解決しようとする課題】しかし、上述した画像
合成装置では、フィールドプロセッサからフレームメモ
リ間において、ポリゴンの隠面処理装置を備えていない
ため、フレームメモリ書き込み時にどのポリゴンが表示
されるポリゴンであるかの判断は不可能である。

【０００６】またラインプロセッサにおいても、ＣＰＵ
に対して表示されるオブジェクトを通知する手段を持っ
ていないため、３次元シューティングゲームなどにおい
て、ポリゴンに隠された物体（オブジェクト）を撃墜
（当たり判定）させたりする処理を実現することができ
ないという問題があった。

【０００７】この発明は、上述した問題点を解消し、高
速動作が可能で且つポリゴンに隠されたオブジェクトの
当たり判定処理を行える画像処理装置を提供することを
その課題とする。

【０００８】

【課題を解決するための手段】この発明は、ポリゴンを
構成するＸ，Ｙの２端点情報及び各ポリゴンの優先度を
示すデータを格納した端点メモリと、上記端点メモリか
らの２端点情報の所定アドレスに基いて、各水平走査線
と交差するポリゴンの外形のアドレス情報を算出する手
段と、この処理手段にて算出された対向する２辺間アド
レスを優先度を伴い記憶する記憶手段、この記憶手段よ
り優先度の高い順に２辺間アドレスを取り込み、各ポリ
ゴンの外形の２辺間アドレスに基づいて可視ポリゴンか
非可視ポリゴンかを判定する隠面処理手段と、前記外形
アドレス情報に基いて演算し、ポリゴンの外形に対応し
てポリゴン内部情報を演算する表示処理手段と、画像情
報を表示する表示手段と、前記隠面処理手段にて可視ポ
リゴンと判定されたポリゴンのオブジェクト番号を記憶
する手段とを備えてなることを特徴とする。

【０００９】

【作用】この発明は、オブジェクト番号を記憶する手段
をＣＰＵがアクセスすることにより、ポリゴンに隠され
たオブジェクトの当たり判定処理を行うことができる。

【００１０】

【実施例】以下、この発明の実施例につき図面を参照し
て説明する。

【００１１】図１は、この発明を用いた疑似３次元画像
処理装置の全体構成を示すブロック図であり、この装置
は例えば、３次元シューティングゲームなどのゲーム用
機器に用いて好適な１例が示されている。この図１は隠
面処理装置に表示されるオブジェクトの番号を知らせる
機能を持たせたものである。図１に従いこの発明の全体
構成について説明する。

【００１２】この実施例においては、各種条件のシミュ
レーション画像は複数のポリゴン情報として、ポリゴン
端点メモリ１にＸ，Ｙ，Ｚ座標値として与えられる。

【００１３】ＣＰＵはあらゆる立体物（オブジェクト）
を複数のポリゴンの集合体として表現し、このポリゴン
の各端点を示す端点情報を読み出し、ハンドルアクセス
等で構成された操作部（図示しない）の操作内容に基づ
いて変換された電気信号に従いこの状況に応じた状況デ
ータを演算し、幾何変換装置２にデータを与える。

【００１４】幾何変換装置２は、ＣＰＵからの命令に従
い各種ポリゴンデータを参照しながら、ポリゴン端点メ
モリ１からデータを読み出し、ポリゴンの端点の値を視
線方向に回転する視野変換、透視投影変換により各ポリ
ゴンの端点座標を幾何変換し、そのＸ，Ｙの２次元座標
（ＳＸ，ＳＹ）をスクリーンメモリ３に与える。また、
ポリゴン中心の視野変換された代表値即ち、そのポリゴ
ンの視点からの距離の代表値（Ｚ値）を決定し、そのデ
ータを小さい順にソートしてソートメモリ４に与える。

【００１５】描画処理装置５はスクリーン画面のＹ方向
に分割された処理領域に含まれるポリゴンに対してスク
リーンメモリ４よりＸ、Ｙ座標を読み出して、ポリゴン
の最もＹ値の小さい点より最もＹ値の大きい点まで、ス
キャンラインと交差する左辺Ｘ座標値、右辺Ｘ座標値を
求め、その値を隠面処理装置６に与える。隠面処理装置
６は、描画処理装置５より受け取った左辺Ｘ座標値、右
辺Ｘ座標値からそのライン上でそのポリゴンが表示され
るか否か判断し、表示されるポリゴンであれば、フレー
ムメモリ８にそのポリゴンの左辺Ｘ座標値、右辺Ｘ座標
値を書き込む。

【００１６】更に、この隠面処理装置は、そのオブジェ
クト番号のアドレスの表示オブジェクトフラグメモリ７
に表示されたことを示すフラグを書き込む。ＣＰＵはこ
の表示オブジェクトフラグメモリ７をアクセスすること
により、そのオブジェクトが表示されているか否か知る
ことができる。

【００１７】又、隠面処理装置６からは、ポリゴンカウ
ント（ＰＣＮＴ）メモリ９に、スキャンライン上のポリ
ゴン数を計数するためのデータを送る。

【００１８】表示処理装置１０はフレームメモリ８から
スキャンライン上のポリゴンの左辺Ｘ値、右辺Ｘ値等を
読み出して、ドットクロックに同期してポリゴンの色情
報又は、ルックアップテーブル（ＬＵＴ）アドレスを出
力し、このデータに基きＣＲＴ１２上でポリゴンが表示
される。

【００１９】次に、この発明の隠面処理処理装置６の具
体例につき図２に従い説明する。

【００２０】描画処理装置５より与えられたポリゴンエ
ッジペアの左辺のＸ値（ＸＬ）、右辺のＸ値（ＸＲ）が
レジスタ６１、６２に格納される。ＸＬレジスタ６１に
はＸ始点すなわち、左辺のＸ値（ＸＳ）が、ＸＲレジス
タ６２にはＸ終点、すなわち、右辺のＸ値（ＸＥ）が格
納される。

【００２１】ＸＬレジスタ６１およびＸＲレジスタ６２
から夫々ポリゴン交点ペアのＸ始点、Ｘ終点データがド
ット化回路６６に与えられる。このドット化回路６６は
レジスタ４１、４２からＸ始点（ＸＬ）、Ｘ終点（Ｘ
Ｒ）を受け取り、ドット化したデータをコンパレータ６
７に与える。このドット化は、１ドット化から複数ドッ
ト化など種々対応できる。求めるドット数を増せば増や
すほどフラグＲＡＭ７０の容量を小さくすることができ
るが、可視／非可視面処理の精度は落ちて行く。

【００２２】ドット化回路６６からのドットデータは、
フラグＲＡＭ７０のデータとコンパレータ６７で比較さ
れる。すなわち、コンパレータ６７はドット化回路６６
からのドットデータとフラグＲＡＭ７０に格納されてい
るいままでに表示されたポリゴンのドットデータを比較
し、そのポリゴンが表示されるポリゴンかを判断し、そ
の結果をコントローラ７１に与えている。そして、表示
される場合には、フラグＲＡＭ７０にドット化回路６６
のドットデータの論理和（オア）したドットデータを書
き込む。

【００２３】ドット化回路６６からのデータ及びフラグ
ＲＡＭ７０からのデータはコンパレータ６７の内部ラッ
チ回路に格納され、フラグＲＡＭ７０のデータの反転し
たものとドット化回路６６の出力をアンドしたものとフ
ラグＲＡＭ７０とドット化回路６６の出力したものをオ
ア出力する。出力が１つでも”１”の場合、そのポリゴ
ン交点ペアは１ドット以上表示されるので、表示するよ
うにコントローラ７１に信号を送る。１つも”１”がな
い場合には、表示しないようにコントローラ７１に信号
を送る。コントローラ７１は可視ポリゴンのみフレーム
メモリ７５にデータを書き込むようにフレームメモリ５
０にＷＥ信号を送る。

【００２４】コントローラ７１よりＷＥ信号が入力され
ると、フレームメモリ１５はレジスタ６３に格納されて
いるＹスキャンライン番号に基づきアドレス生成回路７
３にて生成されたアドレス番号のところに、メモリイン
タフェース７２を介して、Ｘ始点（ＸＬ）、Ｘ終点（Ｘ
Ｒ）及びレジスタ６５に格納されているカラー情報デー
タ、輝度データなどの付属データを格納する。

【００２５】さらに、コントローラ７１は可視ポリゴン
の場合には、そのポリゴンのオブジェクト番号のアドレ
スの表示オブジェクトフラグメモリ７８に表示されたこ
とを示すフラグを書き込む。このため、レジスタ６４に
格納されたオブジェクト番号がメモリインタフェース７
６を介して、アドレス生成回路７７にて作成されたアド
レス番地に書き込まれる。この表示オブジェクトフラグ
メモリ７８は図８に示すようにフォーマットされてお
り、表示されるオブジェクトの番号を格納する。

【００２６】また、ＸＳレジスタ６１及びＸＥレジスタ
６２よりデータが読み出される度にポリゴンカウンタメ
モリ６９が書き込み状態にされ、インクリメンタ６８に
より、データが１つずつ書き込まれる。

【００２７】次に、この隠面処理装置６の動作を図３を
参照して更に説明する。動作を開始すると、まず、ステ
ップＳ１にて、フレームメモリ８への処理が終了したか
否か判断される。動作が開始した時点では、処理は終了
していないので、ステップＳ２へ進む。

【００２８】ステップＳ２において、描画処理装置５に
ポリゴンエッジペアの左辺のＸ値（ＸＬ）、右辺のＸ値
（ＸＲ）及びオブジェクト番号が与えられ、ステップＳ
３に進む。

【００２９】ステップＳ３にて、ポリゴン交点ペアのＸ
始点、Ｘ終点データがドット化回路６６に送り、ドット
化回路６６でドット化し、そのデータをコンパレータ６
７に送り、ステップＳ４に進む。

【００３０】ステップＳ４にて、ドット化回路６６から
のドットデータと、フラグＲＡＭ７０のデータとコンパ
レータ６７で比較し、ステップＳ５にて、表示されるポ
リゴンか否か判断される。表示されるポリゴンの場合に
は、ステップＳ６に進み、表示されないポリゴンの場合
には、ステップＳ１に戻り上述の動作を繰り返す。

【００３１】表示される場合には、ステップＳ６にてフ
ラグＲＡＭ７０にドット化回路６６のドットデータの論
理和（オア）したドットデータを書き込み、ステップＳ
７に進む。

【００３２】ステップＳ７において、スキャンラインポ
リゴンカウントメモリ６９をカウントアップし、ステッ
プＳ８に進む。ステップＳ８では、可視ポリゴンのＸ
Ｓ，ＸＥをフレームメモリ７５に書き込み、ステップＳ
９に進む。

【００３３】ステップＳ９において、ＰＣＮＴメモリ９
にスキャンラインポリゴンカウントメモリ６９の値を書
き込み、ステップＳ１０へ進む。

【００３４】ステップＳ１０において、表示オブジェク
トメモリ７をカウントアップし、オブジェクト番号をオ
ブジェクトメモリ７に書き込み、ステップＳ１に戻る。

【００３５】ステップＳ１において、処理が終了したと
判断されると、ステップＳ１１へ進みフラグＲＡＭを初
期化し処理を終了する。

【００３６】この発明の第２の実施例につき、図４ない
し図１０に従い説明する。この第２実施例は、表示処理
装置１０に表示される表示オブジェクトの番号をＣＰＵ
に知らせる機能を持たせたものである。表示オブジェク
トフラグメモリを設ける箇所が相違する以外は第１実施
例と構成を同じにするので、説明の重複を避けるため
に、同一箇所には同一符号を付し説明を省略する。

【００３７】第１実施例が、隠面処理装置６に表示オブ
ジェクトフラグメモリ７を設けていたのに対し、この第
２実施例では、表示処理装置１０に表示オブジェクトフ
ラグメモリ１１を設けているために、第２実施例におい
ては、表示処理回路１０に入力されるオブジェクト番号
によりオブジェクト番号をフラグ化するオブジェクトフ
ラグ化回路８０を備え、この回路でフラグ化したものを
表示オブジェクトフラグメモリ１１に書き込んでいる。

【００３８】オブジェクトフラグ化回路８０の構成につ
き図６を参照して説明する。オブジェクト番号はレジス
タ８１に格納され、オブジェクト番号がドット化ＲＯＭ
８２に与えられる。ドット化ＲＯＭ８２は図８に示すよ
うな内容が記憶されており、オブジェクト番号をフラグ
化する。このドット化ＲＯＭ８３でドット化されたドッ
トデータはレジスタ８３に格納される。このレジスタ８
３はオア回路８４の一入力として与えられ、オア回路８
４の他入力としては今までにドット化されたフラグ番号
を格納するレジスタ８５の出力が与えられる。すなわ
ち、今ドット化されたフラグ番号と今までにドット化さ
れたフラグ番号のオアがとられ、この値がメモリインタ
ーフェース８６を介して表示オブジェクトフラグメモリ
１１に与えられる。このようにして、図９に示すよう
に、オブジェクト番号のドット化が行われ、この値がて
表示オブジェクトフラグメモリ１１に書き込まれる。

【００３９】図１０は第２実施例の動作を示すフローチ
ャートである。このフローチャートは第１実施例の動作
を示す図３のフローチャートとほぼ同一であるので、こ
こでは簡単に説明する。

【００４０】動作を開始すると、まず、フレームメモリ
８への処理が終了したか否か判断され、続いて、ポリゴ
ンエッジペアの左辺のＸ値（ＸＬ）、右辺のＸ値（Ｘ
Ｒ）及びオブジェクト番号が与えられ（ステップＳ２
１，２２）、ステップＳ２３に進む。

【００４１】ステップＳ２３にて、ポリゴン交点ペアの
Ｘ始点、Ｘ終点データをドット化回路に送り、ドット化
回路でドット化し、そのデータをコンパレータで比較す
る（ステップＳ２３，２４）。

【００４２】表示されるポリゴンか否か判断され（ステ
ップＳ２５）、表示されるポリゴンの場合には、ステッ
プＳ２６に進み、表示されないポリゴンの場合には、ス
テップＳ２１に戻り上述の動作を繰り返す。

【００４３】表示される場合には、フラグＲＡＭ７０に
ドット化回路６６のドットデータの論理和（オア）した
ドットデータを書き込み、スキャンラインポリゴンカウ
ントメモリをカウントアップした後、可視ポリゴンのＸ
Ｓ，ＸＥをフレームメモリに書き込み（ステップＳ２６
〜Ｓ２８）、ステップＳ２９に進む。

【００４４】ステップＳ２９において、ＰＣＮＴメモリ
９にスキャンラインポリゴンカウントメモリ６９の値を
書き込み、ステップＳ３０へ進む。

【００４５】ステップＳ３０において、オブジェクト番
号をフラグ化し、オブジェクトメモリ１１に書き込み、
ステップＳ２１に戻る。

【００４６】ステップＳ２１において、処理が終了した
と判断されると、ステップＳ３１へ進みフラグＲＡＭを
初期化し処理を終了する。

【００４７】この実施例においては、水平走査線に同期
して、その垂直位置を示すＹアドレスごとに、可視ポリ
ゴンの外形とそれに基づいて変形された基本パターンの
外形のアドレス情報、カラー情報又は陰影情報がフレー
ムメモリ８に格納される。

【００４８】表示処理装置１０は、対向する２辺間のＸ
Ｙアドレスをフレームメモリ８より読み出し、この読み
出したアドレス情報に基づいて、ポリゴン内部の各ビッ
トパターンのアドレスを内部パターンアドレスとして算
出する。即ち、この実施例においては、水平走査信号に
同期して、その垂直位置としてのＹアドレスに対応する
ポリゴンの外形を示す２点のＸの始点（ＸＳ）とＸの終
点（ＸＥ）と基本パターンを変形したマッピングアドレ
ス（ＩＬ，ＩＹ）変形したカラー情報データ（Ｒ，Ｇ，
Ｂ）又は変形した陰影情報データをフレームメモリ８か
ら読み出す。

【００４９】フレームメモリ８より読み出されたＸアド
レスの始点及び終点アドレスからＸ方向の距離（ＤＸ
Ｙ）を算出する。このＤＸＹを用いて、基本パターン又
は陰影情報をポリゴンの形に合わせて変形させるため
に、フレームメモリ８より読み出された基本パターンの
端点マッピングアドレス、カラー情報データ又は陰影情
報データからポリゴンに対応する内部パターンデータを
デジタル微分解析（ＤＤＡ）により算出する。

【００５０】このＤＸＹを用いて、ポリゴンの内部パタ
ーンデータを求めるために、Ｙアドレス毎の終点から始
点までのデータをデジタル微分解析（ＤＤＡ）により求
める。

【００５１】そして、ＣＲＴ１２に表示するべく、水平
走査信号に対応するＹアドレスにＸアドレスごとに優先
順位の高いポリゴン、即ち優先順位を示すＺ値の小さい
ポリゴンのマッチングパターンアドレスを読み出し、そ
のアドレスに従い、マッピングメモリのアドレスを指定
し、マッピングメモリをルックアップテーブルとしてそ
のアドレスに対応した情報を読み出して、ＣＲＴ１２に
表示する。

【００５２】又、陰影又はカラー情報を付加するのみで
あれば、水平走査信号に対応するＹアドレスにＸアドレ
スごとに優先順位の高いポリゴン、即ち優先順位を示す
Ｚ値の小さいポリゴンのアドレスを読み出し、そのアド
レス毎の陰影情報又はカラー情報を読み出すことによ
り、ポリゴンの形状に対応させて陰影又はカラーの変化
が行われる。

【００５３】図１１はこの第１実施例にかかる内部描画
処理装置１０の全体構成を示すブロック図である。

【００５４】隠面処理装置６にて、ポリゴン図形の始
点、終点Ｘアドレス（ＸＳ，ＸＥ）からこのポリゴンが
表示されるポリゴンか否かのチェックを行なう。もし表
示されるポリゴンであれば、カウンタ１０３をカウント
アップし、ユニット部１０４、パラメータ演算部１１０
にパラメータをセットする。フレームメモリ８は、各ポ
リゴンのＸＳ，ＸＥ，ＩＬＳ，ＩＹＳ及びＩＬＥ，ＩＹ
Ｅの値を水平ライン毎にＺ値の小さい順位で格納する。

【００５５】ユニット部１０４は、ユニット番号はＺ値
の順番に対応し、各ユニットはユニット番号に対応する
Ｚ値の順番を持つポリゴンのポリゴン図形の始点、終点
Ｘアドレス（ＸＳ，ＸＥ）を持ち、カウンタ１０２から
ＣＲＴ１２の水平ドットアドレスを受け取り、そのアド
レスが始点（ＸＳ）と終点（ＸＥ）アドレスの中に含ま
れるか否かをプライオリティエンコーダ１３０に転送す
る。

【００５６】プライオリティエンコーダ１３０は、各ユ
ニットより転送された信号の中で最もプライオリティの
高いユニットのアドレスをパラメータメモリ１２０に転
送する。

【００５７】パラメータ演算部１１０は、フレームメモ
リ８よりポリゴン図形の始点、終点Ｘアドレス（ＸＳ，
ＸＥ）とマッピングメモリの始点、終点ＸＹアドレス
（ＩＬＳ，ＩＬＥ）（ＩＬＳ，ＩＹＳ）を受け取り、ア
ドレス補完処理部２００に必要なパラメータに作り替
え、パラメータメモリ１２０に転送する。

【００５８】このパラメータ演算部１２０は、例えば図
１３のように構成される。このパラメータ演算部１２０
は、Ｙアドレスごとに対向する２辺間のＸアドレス及び
マッピングパターンのアドレス（ＸＳ，ＸＥ，ＩＨＳ，
ＩＨＥ）をフレームメモリ８より読み出す。即ち、この
実施例においては、水平走査信号に同期して、その垂直
位置としてのＹアドレスに対応するポリゴンの外形を示
す２点のＸの始点（ＸＳ）とＸの終点（ＸＥ）と基本パ
ターンを変形したマッピングアドレス（ＩＨＳ，ＩＬ
Ｌ）（ＩＨＥ，ＩＬＲ）をフレームメモリ８から読み出
す。そして、各レジスタにＸＳ，ＸＥ、ＩＨＳ，ＩＨ
Ｅ、ＩＬＬ，ＩＬＲが書き込まれる。

【００５９】減算器にＸＥ，ＸＳのデータが与えられ、
両者間の距離ＤＸが算出される。このＤＸは除算器に供
給される。

【００６０】他の減算器にはレジスタＩＨＳ、ＩＨＥが
与えられ、この減算器からの減算結果ＩＨＥ−ＩＨＳが
除算器へ供給される。

【００６１】更に他の減算器にはＩＬＬ、ＩＬＲが与え
られ、この減算器からの減算結果ＩＬＲ−ＩＬＬが除算
器へ供給される。

【００６２】この除算器にて、（ＩＨＥ−ＩＨＳ）／Ｄ
Ｘ，（ＩＬＲ−ＩＬＬ）／ＤＸの除算が夫々行なわれ、
この値（ＤＤＩＨ）（ＤＤＩＹ）とＩＨＳ，ＩＬＬ及び
ＸＳがパラメータメモリ１２０に書き込まれる。パラメ
ータメモリ１２０は、図１４のような構成でパラメータ
演算部１１０で演算されたＸＳ，ＤＤＩＨ，ＤＤＩＹ，
及びＩＨＳ，ＩＬＬの値及びオブジェクト番号をＺ値の
小さい順位で格納する。

【００６３】カウンタ１０３は、隠面処理装置６より、
パラメータセットの信号を受けることにより、１カウン
トアップし、パラメータをセットするユニット部の選択
とパラメータメモリ１２０のアドレスを示す。

【００６４】カウンタ１０２は、ＣＲＴ１２の水平ドッ
トアドレスを発生し、全てのユニット部１０４、アドレ
ス補間処理部２００に転送する。

【００６５】はカウンタ１０１は、フレームメモリ８の
ポリゴンデータを水平ライン毎にＺ値の小さい順にアク
セスする。

【００６６】アドレス補完処理部２００は、パラメータ
メモリ１２０からＸＳ，ＤＤＩＨ，ＤＤＩＹ，及びＩＨ
Ｓ，ＩＬＬデータとカウンタ１０２より現処理点のＸア
ドレス値を取り込む。減算器にて現処理点のＸアドレス
値からＸＳを減算し、この値を乗算器へ与えられる。こ
の乗算器の一方の入力には、パラメータメモリ１２０か
らＤＤＩＨが与えられ、乗算器にて、ＤＤＩＨ＊（現処
理点のＸアドレス値−ＸＳ）の演算が行なわれ、この演
算結果が加算器に供給される。そして、この加算器には
パラメータメモリ１２０よりＩＨＳが与えられ、乗算器
の演算結果に始点のデータが加算され、補間演算が行な
われる。この補間されたデータがレジスタへ書き込ま
れ、このレジスタからＣＲＴ１２へデータが送られる。

【００６７】又、この乗算器の一方の入力には、パラメ
ータメモリ１２０からＤＤＩＹが与えられ、乗算器に
て、ＤＤＩＹ＊（現処理点のＸアドレス値−ＸＳ）の演
算が行なわれ、この演算結果が加算器に供給される。そ
して、この加算器にはパラメータメモリ１２０よりＩＬ
Ｌが与えられ、乗算器の演算結果に始点のデータが加算
され、補間演算が行なわれる。この補間されたデータが
レジスタへ書き込まれ、このレジスタ８０６からＣＲＴ
１２へデータが送られる。

【００６８】また、ＣＲＴ１２へ表示するためのスクリ
ーンアドレスのＸアドレスＳＸはＸＳ＋Ｘで算出され
る。

【００６９】また、パラメータメモリ１２０に格納され
たオブジェクト番号がメモリインターフェースを介して
表示オブジェクトメモリ７に格納される。このオブジェ
クトメモリ７８のアドレスはアドレス生成回路７７にて
形成される。

【００７０】これら各回路はコントローラ５０にて全体
をコントロールされ、このコントローラ５０は、図１
６，１７、１８、１９，２０のフローに従って全体をコ
ントロールする。

【００７１】図１６は全体フローであり、水平帰線期間
中にパラメータセットを行ない表示期間中に、マッピン
グ処理を行なう。又、水平帰線期間中にパラメータセッ
トが間にあわないときは図１７、１８のように、同じ内
部描画処理装置を２つ持ち奇数／偶数ラインを切り替え
ながら処理することにより、１水平ラインを処理する間
を全てパラメータセットに使用するようにする。図１７
は奇数ラインの内部描画処理を、図１８は偶数ラインの
内部描画処理を示す。

【００７２】図１９はパラメータセットのフローチャー
トである。このフローチャートに示すように、フレーム
メモリ８のＺ値の小さい順に格納されたポリゴンに対し
て、非可視面除去を行ない１ドットでも表示されるポリ
ゴンのみユニット部１０４、パラメータ演算部１１０へ
送り、パラメータ演算部１１０はパラメータを演算し、
カウンタ１０３の示すパラメータメモリ１２０に格納す
る。又、ユニット部１０４の数に全て入り且つフレーム
メモリ８のポリゴン全てのポリゴンに対して終了したと
きは処理を終了する。

【００７３】図１６は第２の実施例にかかる内部描画処
理装置１０の全体構成を示すブロック図である。この図
１６と図１１に示す第１の実施例とは、パラメータメモ
リ１２０に格納されたオブジェクト番号がオブジェクト
番号フラグ化回路８０に与えられ、この回路８０にてフ
ラグ化されて表示オブジェクトメモリ１１に格納される
以外は同一の構成であり、説明の重複を避けるためにこ
こでは説明を省略する。

【００７４】

【発明の効果】上述したように、この発明によれば、オ
ブジェクト番号を記憶するオブジェクトメモリをＣＰＵ
がアクセスすることにより、ポリゴンに隠されたオブジ
ェクトの当たり判定処理を行うことができる。

【図面の簡単な説明】

【図１】この発明の第１実施例の全体構成を示すブロッ
ク図である。

【図２】この発明の第１実施例の要部を示すブロック図
である。

【図３】この発明の第１実施例の動作を示すフローチャ
ートである。

【図４】この発明の第２実施例の全体構成を示すブロッ
ク図である。

【図５】この発明の第２実施例の要部を示すブロック図
である。

【図６】この発明の第２実施例のオブジェクト番号フラ
グ化回路を示すブロックである。

【図７】この発明に用いられる表示オブジェクトメモリ
の内容を示す模式図である。

【図８】この発明の第２実施例のオブジェクト番号フラ
グ化ＲＯＭの内容を示す模式図である。

【図９】この発明の第２実施例のオブジェクト番号フラ
グ化を示す模式図である。

【図１０】この発明の第２実施例の動作を示すフローチ
ャートである。

【図１１】この発明の第１実施例の表示処理回路の全体
構成を示すブロック図である。

【図１２】この発明に用いられる表示処理装置のパラメ
ータ演算部を示すブロック図である。

【図１３】この発明に用いられる表示処理装置のユニッ
ト部を示すブロック図である。

【図１４】この発明に用いられる表示処理装置のパラメ
ータメモリの構成を示す模式図である。

【図１５】この発明に用いられる表示処理装置のパラメ
ータメモリの構成を示す模式図である。

【図１６】この発明の第２実施例の表示処理装置の全体
構成を示すブロック図である。

【図１７】この発明の表示処理装置の全体の動作を示す
フローチャートである。

【図１８】この発明に用いられる表示処理装置の偶数ラ
インの処理の動作を示すフローチャートである。

【図１９】この発明に用いられる表示処理装置の奇数ラ
インの処理の動作を示すフローチャートである。

【図２０】この発明に用いられる表示処理装置のパラメ
ータセットの動作を示すフローチャートである。

【図２１】この発明に用いられる表示処理装置のマッピ
ング処理の動作を示すフローチャートである。

【符号の説明】

１ポリゴン端点メモリ２幾何変換回路３スクリーンメモリ５描画処理装置６隠面処理装置７、１１表示オブジェクトフラグメモリ８フレームメモリ

───────────────────────────────────────────────────── フロントページの続き (72)発明者中島達也東京都大田区中馬込１丁目３番６号株式会社リコー内 (72)発明者井澤康浩東京都大田区中馬込１丁目３番６号株式会社リコー内

Claims

【特許請求の範囲】

【請求項１】ポリゴンを構成するＸ，Ｙの２端点情報
及び各ポリゴンの優先度を示すデータを格納した端点メ
モリと、上記端点メモリからの２端点情報の所定アドレ
スに基いて、各水平走査線と交差するポリゴンの外形の
アドレス情報を算出する手段と、この処理手段にて算出
された対向する２辺間アドレスを優先度を伴い記憶する
記憶手段、この記憶手段より優先度の高い順に２辺間ア
ドレスを取り込み、各ポリゴンの外形の２辺間アドレス
に基づいて可視ポリゴンか非可視ポリゴンかを判定する
隠面処理手段と、前記外形アドレス情報に基いて演算
し、ポリゴンの外形に対応してポリゴン内部情報を演算
する表示処理手段と、画像情報を表示する表示手段と、
前記隠面処理手段にて可視ポリゴンと判定されたポリゴ
ンのオブジェクト番号を記憶する手段とを備えてなる画
像処理装置。
【請求項２】前記可視ポリゴンと判定されたポリゴン
のオブジェクト番号を記憶する手段を前記隠面処理処理
手段に設けて成る請求項１に記載の画像処理装置。
【請求項３】前記可視ポリゴンと判定されたポリゴン
のオブジェクト番号を記憶する手段を前記表示処理手段
に設けて成る請求項１に記載の画像処理装置。