JPH06265586A - 電力乗算回路 - Google Patents
電力乗算回路Info
- Publication number
- JPH06265586A JPH06265586A JP5053617A JP5361793A JPH06265586A JP H06265586 A JPH06265586 A JP H06265586A JP 5053617 A JP5053617 A JP 5053617A JP 5361793 A JP5361793 A JP 5361793A JP H06265586 A JPH06265586 A JP H06265586A
- Authority
- JP
- Japan
- Prior art keywords
- hall element
- voltage
- output
- circuit
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measuring Magnetic Variables (AREA)
Abstract
(57)【要約】
【目的】 温度変化、経年変化などによるオフセット電
圧の変動を自動的に補正することができる電力乗算回路
を提供する。 【構成】 第一のホール素子３と、第二のホール素子４
と、第一のホール素子の一方の出力端子と、第二のホー
ル素子の出力端子のうちで第一のホール素子の出力端子
と位置対称関係にある出力端子との差分電圧のオフセッ
トを検出する出力電圧オフセット検出手段９と、第一の
ホール素子の制御電流を一定値に保持する第一の定電流
回路５と、出力電圧オフセット検出手段の出力値に応じ
て第二のホール素子の制御電流値を変更する第二の定電
流回路６とを有する。 【効果】 オフセット電圧の初期調整の必要がなくな
り、作業工程が簡単化される。また、調整機構部が無く
なるので、ＬＳＩ化することが容易になり、高い信頼性
を得ることができる。
圧の変動を自動的に補正することができる電力乗算回路
を提供する。 【構成】 第一のホール素子３と、第二のホール素子４
と、第一のホール素子の一方の出力端子と、第二のホー
ル素子の出力端子のうちで第一のホール素子の出力端子
と位置対称関係にある出力端子との差分電圧のオフセッ
トを検出する出力電圧オフセット検出手段９と、第一の
ホール素子の制御電流を一定値に保持する第一の定電流
回路５と、出力電圧オフセット検出手段の出力値に応じ
て第二のホール素子の制御電流値を変更する第二の定電
流回路６とを有する。 【効果】 オフセット電圧の初期調整の必要がなくな
り、作業工程が簡単化される。また、調整機構部が無く
なるので、ＬＳＩ化することが容易になり、高い信頼性
を得ることができる。
Description
【０００１】
【産業上の利用分野】本発明はホール素子を用いた電力
乗算回路に係わり、とくにホール素子のオフセット補償
手段を改良した電力乗算回路に関する。
乗算回路に係わり、とくにホール素子のオフセット補償
手段を改良した電力乗算回路に関する。
【０００２】
【従来の技術】一般に、この種の電力乗算回路は構造が
簡単で、小型であることから広く電力計や電力量計の電
力乗算回路として使用されている。以下、かかる電力乗
算回路について図４を参照して説明する。入力端子Ｐ
1 ，Ｐ2 に入力された被測定系の電源電圧は分圧回路ま
たは変圧回路から成る電圧変換回路１０１を経て電圧−
電流変換回路１０２に入力される。電圧−電流変換回路
１０２は入力電圧に比例した電流をホール素子１０３の
制御電流端子Ｔ1 に出力する。一方、被測定系の電流は
図５に示した磁性体のコア１０４に巻かれた電流コイル
１０５の端子１Ｓ，１Ｌに入力されて入力電流に比例す
る磁界がギャップ１０６に生じ、ギャップ１０６の磁界
とホール素子１０３の制御電流の流れ方向とに直交する
ように置かれているホール素子１０３の電圧出力端子Ｔ
3 ，Ｔ4 に（１）式で与えられるホール起電力Ｅy が生
じる。
簡単で、小型であることから広く電力計や電力量計の電
力乗算回路として使用されている。以下、かかる電力乗
算回路について図４を参照して説明する。入力端子Ｐ
1 ，Ｐ2 に入力された被測定系の電源電圧は分圧回路ま
たは変圧回路から成る電圧変換回路１０１を経て電圧−
電流変換回路１０２に入力される。電圧−電流変換回路
１０２は入力電圧に比例した電流をホール素子１０３の
制御電流端子Ｔ1 に出力する。一方、被測定系の電流は
図５に示した磁性体のコア１０４に巻かれた電流コイル
１０５の端子１Ｓ，１Ｌに入力されて入力電流に比例す
る磁界がギャップ１０６に生じ、ギャップ１０６の磁界
とホール素子１０３の制御電流の流れ方向とに直交する
ように置かれているホール素子１０３の電圧出力端子Ｔ
3 ，Ｔ4 に（１）式で与えられるホール起電力Ｅy が生
じる。
【０００３】 Ｅy ＝Ｒh Ｂz Ｊx （１） ただし、Ｒh はホール係数、Ｂz は磁界強度、Ｊx は電
流密度である。可変抵抗器ＶＲ1 はホール素子１０３の
特性の非対称性によって発生するオフセット電圧を補償
するためのもので、電圧出力端子Ｔ3 ，Ｔ4 間に接続さ
れ、可動子が制御電流端子Ｔ2 とともにグランドに接続
されている。
流密度である。可変抵抗器ＶＲ1 はホール素子１０３の
特性の非対称性によって発生するオフセット電圧を補償
するためのもので、電圧出力端子Ｔ3 ，Ｔ4 間に接続さ
れ、可動子が制御電流端子Ｔ2 とともにグランドに接続
されている。
【０００４】つぎに、図６に示すホール素子１０３の内
部等価回路に基づいてオフセット電圧発生のメカニズム
について説明する。等価回路を図示の抵抗ブリッジ回路
で表わし、各ノードの電圧をそれぞれＥ1 ，Ｅ2 ，Ｅ
3 ，Ｅ4 とし、ブリッジ抵抗をそれぞれＲ1 ，Ｒ2 ，Ｒ
3 ，Ｒ4 とすると、出力電圧は（２）式で与えられる。
部等価回路に基づいてオフセット電圧発生のメカニズム
について説明する。等価回路を図示の抵抗ブリッジ回路
で表わし、各ノードの電圧をそれぞれＥ1 ，Ｅ2 ，Ｅ
3 ，Ｅ4 とし、ブリッジ抵抗をそれぞれＲ1 ，Ｒ2 ，Ｒ
3 ，Ｒ4 とすると、出力電圧は（２）式で与えられる。
【０００５】
【数１】 いま、磁界が零の場合は、 Ｒ1 ／Ｒ2 ＝Ｒ3 ／Ｒ4 （３） の関係が成立するので、Ｅ3 −Ｅ4 ＝０になる。ところ
が、たとえば、抵抗Ｒ1がｒ1 だけ小さい方へ変動する
と、
が、たとえば、抵抗Ｒ1がｒ1 だけ小さい方へ変動する
と、
【０００６】
【数２】 となるので、磁界が零でも残留電圧によるオフセット電
圧が生じる。
圧が生じる。
【０００７】つぎに、磁界が存在する場合のオフセット
電圧の影響について説明する。図６のホール素子１０３
において図示の磁界が加えられた場合に、抵抗器Ｒ1 ，
Ｒ4の抵抗値が小さくなり、抵抗器Ｒ2 ，Ｒ3 の抵抗値
が大きくなるものとするとき、磁界の向きに関する
「正」、「負」と制御電流の位相「０度」、「１８０
度」との４つの組み合せについて、端子Ｔ1 ，Ｔ2 間に
半波の交流電流が流れたときの出力電圧端子Ｔ3 ，Ｔ4
間の電位差を図に表わすと図７のようになる。それぞれ
上段が磁界強度、中段が被測定系の電源電圧、すなわち
制御電流、下段が出力電圧の波形を表わし、オフセット
が無い場合を破線で示している。いま、抵抗器Ｒ1 のオ
フセットが抵抗値を減少させる方向に生じたとすると、
同図下段の実線で示すようにオフセット電圧分だけ出力
電圧が増減する。そこで、このオフセット電圧による出
力電圧の偏差を解消するために図４に示す可変抵抗器Ｖ
Ｒ1 を設け、磁界が加わっていない状態で出力電圧が零
になるよう調節している。
電圧の影響について説明する。図６のホール素子１０３
において図示の磁界が加えられた場合に、抵抗器Ｒ1 ，
Ｒ4の抵抗値が小さくなり、抵抗器Ｒ2 ，Ｒ3 の抵抗値
が大きくなるものとするとき、磁界の向きに関する
「正」、「負」と制御電流の位相「０度」、「１８０
度」との４つの組み合せについて、端子Ｔ1 ，Ｔ2 間に
半波の交流電流が流れたときの出力電圧端子Ｔ3 ，Ｔ4
間の電位差を図に表わすと図７のようになる。それぞれ
上段が磁界強度、中段が被測定系の電源電圧、すなわち
制御電流、下段が出力電圧の波形を表わし、オフセット
が無い場合を破線で示している。いま、抵抗器Ｒ1 のオ
フセットが抵抗値を減少させる方向に生じたとすると、
同図下段の実線で示すようにオフセット電圧分だけ出力
電圧が増減する。そこで、このオフセット電圧による出
力電圧の偏差を解消するために図４に示す可変抵抗器Ｖ
Ｒ1 を設け、磁界が加わっていない状態で出力電圧が零
になるよう調節している。
【０００８】
【発明が解決しようとする課題】上述した従来の電力乗
算回路では、温度変化にともなうオフセット抵抗値の変
動や経年的変化によるオフセット抵抗値の変動に対し
て、オフセットを補償するための可変抵抗値の調節が不
可欠であった。しかし、一般需要家用に使用されている
電力量計でこのような調節作業を継続的に実施すること
は現実には不可能であることから、誤差の発生は止むを
得ないものという問題があった。また、可変抵抗器のよ
うな機械的接触部分を有する部品を必要とすることは信
頼性の上から問題があるとともに、電力乗算回路をＬＳ
Ｉ化することを困難にしていた。
算回路では、温度変化にともなうオフセット抵抗値の変
動や経年的変化によるオフセット抵抗値の変動に対し
て、オフセットを補償するための可変抵抗値の調節が不
可欠であった。しかし、一般需要家用に使用されている
電力量計でこのような調節作業を継続的に実施すること
は現実には不可能であることから、誤差の発生は止むを
得ないものという問題があった。また、可変抵抗器のよ
うな機械的接触部分を有する部品を必要とすることは信
頼性の上から問題があるとともに、電力乗算回路をＬＳ
Ｉ化することを困難にしていた。
【０００９】本発明はこのような従来の問題を解決する
ためになされたものであり、温度変化、経年変化などに
よるオフセット電圧の変動を自動的に補正することがで
きる電力乗算回路を提供することを目的とする。
ためになされたものであり、温度変化、経年変化などに
よるオフセット電圧の変動を自動的に補正することがで
きる電力乗算回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、ホール素子のホール効果を用いて被測定系の電力を
演算する電力乗算回路において、共通の電圧源からそれ
ぞれ制御電流を供給されるように接続され、かつ共通の
磁界をそれぞれ共有する第一のホール素子ならびに第二
のホール素子と、前記第一のホール素子の一方の出力端
子と、前記第二のホール素子の出力端子のうちで前記第
一のホール素子の出力端子と位置対称関係にある出力端
子との差分電圧のオフセットを検出する出力電圧オフセ
ット検出手段と、前記第一のホール素子の制御電流を一
定値に保持する第一の定電流回路と、前記出力電圧オフ
セット検出手段の出力値に応じて前記第二のホール素子
の制御電流値を変更する第二の定電流回路とを備えたこ
とを要旨とする。
め、ホール素子のホール効果を用いて被測定系の電力を
演算する電力乗算回路において、共通の電圧源からそれ
ぞれ制御電流を供給されるように接続され、かつ共通の
磁界をそれぞれ共有する第一のホール素子ならびに第二
のホール素子と、前記第一のホール素子の一方の出力端
子と、前記第二のホール素子の出力端子のうちで前記第
一のホール素子の出力端子と位置対称関係にある出力端
子との差分電圧のオフセットを検出する出力電圧オフセ
ット検出手段と、前記第一のホール素子の制御電流を一
定値に保持する第一の定電流回路と、前記出力電圧オフ
セット検出手段の出力値に応じて前記第二のホール素子
の制御電流値を変更する第二の定電流回路とを備えたこ
とを要旨とする。
【００１１】また、請求項２記載の電力乗算回路では、
ホール素子のホール効果を用いて電力値を算出する電力
乗算回路において、共通の磁界を有する第一のホール素
子ならびに第二のホール素子と、この第一および第二の
ホール素子の制御電流入力端子に接続され制御電流値を
決定する制御抵抗の両端の電位差を共通の電圧源の出力
電圧に一致させる定電流回路と、前記第一のホール素子
の一方の出力端子と、前記第二のホール素子の出力端子
のうちで前記第一のホール素子の出力端子と位置対称関
係にある出力端子との差分電圧のオフセットを検出する
出力電圧オフセット検出手段と、前記出力電圧オフセッ
ト検出手段の出力値に応じて前記第二のホール素子の制
御電流入力端子に接続されている制御抵抗の値を変更す
るオフセット制御手段とを備えたことを要旨とする。さ
らに、請求項３記載の電力乗算回路では、第一のホール
素子と第二のホール素子とを同一の容器に収容したこと
を要旨とする。
ホール素子のホール効果を用いて電力値を算出する電力
乗算回路において、共通の磁界を有する第一のホール素
子ならびに第二のホール素子と、この第一および第二の
ホール素子の制御電流入力端子に接続され制御電流値を
決定する制御抵抗の両端の電位差を共通の電圧源の出力
電圧に一致させる定電流回路と、前記第一のホール素子
の一方の出力端子と、前記第二のホール素子の出力端子
のうちで前記第一のホール素子の出力端子と位置対称関
係にある出力端子との差分電圧のオフセットを検出する
出力電圧オフセット検出手段と、前記出力電圧オフセッ
ト検出手段の出力値に応じて前記第二のホール素子の制
御電流入力端子に接続されている制御抵抗の値を変更す
るオフセット制御手段とを備えたことを要旨とする。さ
らに、請求項３記載の電力乗算回路では、第一のホール
素子と第二のホール素子とを同一の容器に収容したこと
を要旨とする。
【００１２】
【作用】本発明はこのような手段を講じたことにより、
出力電圧オフセット検出手段が検出した出力電圧のオフ
セットの大きさに応じて、第二の定電流回路が第二のホ
ール素子へ供給する制御電流の大きさを変更するので、
発生したオフセットを補償してオフセットの無い電力を
算出することができる。
出力電圧オフセット検出手段が検出した出力電圧のオフ
セットの大きさに応じて、第二の定電流回路が第二のホ
ール素子へ供給する制御電流の大きさを変更するので、
発生したオフセットを補償してオフセットの無い電力を
算出することができる。
【００１３】また、請求項２記載の発明では、出力電圧
オフセット検出手段が検出した出力電圧のオフセットの
大きさに応じて、オフセット制御手段が第二のホール素
子の制御電流入力端子に接続されている制御抵抗値を変
更することで制御電流の大きさを変更するので、発生し
たオフセットを補償してオフセットの無い電力を算出す
ることができる。さらに、請求項３記載の発明では第一
のホール素子と第二のホール素子とを同一の容器に収容
したことにより、周囲条件の影響を同一にすることがで
きる。
オフセット検出手段が検出した出力電圧のオフセットの
大きさに応じて、オフセット制御手段が第二のホール素
子の制御電流入力端子に接続されている制御抵抗値を変
更することで制御電流の大きさを変更するので、発生し
たオフセットを補償してオフセットの無い電力を算出す
ることができる。さらに、請求項３記載の発明では第一
のホール素子と第二のホール素子とを同一の容器に収容
したことにより、周囲条件の影響を同一にすることがで
きる。
【００１４】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は本発明の電力乗算回路の一実施例における
回路図である。同図において、Ｐ1 ，Ｐ2 は被測定系の
電源電圧を入力する電源電圧入力端子、１はＰ1 ，Ｐ2
へ入力された被測定系の電源電圧を降圧または昇圧する
ための電圧変換回路であって、同図に示すように抵抗器
ＲA ＲB による分圧回路または変圧器などを用いて構成
することができる。２は出力インピーダンスを下げるた
めのインピーダンス変換回路である。３は第一のホール
素子であって、第一の定電流回路５から出力される電流
を入力する制御電流入力端子Ｔ11，Ｔ12と、ホール効果
によって得られる電圧を出力する電圧出力端子Ｔ13，Ｔ
14を有し、図５に示した電流コイル１０５が巻かれた磁
性体のコア１０４のギャップ１０６中に、制御電流入力
端子Ｔ11，Ｔ12と電圧出力端子Ｔ13，Ｔ14とが作る平面
がギャップに生じる磁界と直交するように保持される構
造となっている。４は第二のホール素子であって、第二
の定電流回路６から出力される電流を入力する制御電流
入力端子Ｔ21，Ｔ22と、ホール効果によって得られる電
圧を出力する出力端子Ｔ23，Ｔ24を有し、第一のホール
素子３と同様に、図５に示した電流コイル１０５が巻か
れた磁性体のコア１０４のギャップ１０６中に、制御電
流入力端子Ｔ21，Ｔ22と出力端子Ｔ23，Ｔ24とが作る平
面がギャップに生じる磁界と直交するように保持される
構造となっている。５は第一のホール素子３の制御電流
を一定値に保持する第一の定電流回路であって、オペア
ンプＯＰ３と抵抗器Ｒc1から成る。６は後述の出力電圧
オフセット検出手段９からの出力に応じて第二のホール
素子４の制御電流値を変更する第二の定電流回路であっ
て、オペアンプＯＰ４、抵抗器Ｒc2および抵抗器Ｒc2と
並列に接続された可変抵抗素子１０から成る。７は第一
のホール素子３の出力端子Ｔ14と第二のホール素子４の
出力端子Ｔ23の間に出力される交流電圧の差分を出力す
る減算増幅器であって、この出力は出力端子ＯＵＴ１に
接続されている。８は入力電圧の極性を反転して出力す
る符号反転増幅器、９は第一のホール素子３の出力端子
Ｔ14と第二のホール素子４の出力端子Ｔ23との差分電圧
のオフセットを検出する出力電圧オフセット検出手段で
あって、被測定系の電源電圧の極性を判定する電圧極性
検出回路９１、インバータ９２、積分増幅器９３および
スイッチＳＷ１，ＳＷ２から成る。電圧極性検出回路９
１は入力電圧が正であればスイッチＳＷ１を閉じ、スイ
ッチＳＷ２を開き、入力電圧が負であればインバータ９
２を介してスイッチＳＷ１を開き、スイッチＳＷ２を閉
じるのに使用される。スイッチＳＷ１，ＳＷ２はそれぞ
れ「１」レベルの入力信号によって閉状態、「０」レベ
ルの入力信号によって開状態になるスイッチであって、
スイッチＳＷ１の１次側は符号反転増幅器８の出力に、
スイッチＳＷ２の１次側は減算増幅器７の出力に接続さ
れている。積分増幅器９３はスイッチＳＷ１，ＳＷ２の
２次側から出力された電圧を積分し、可変抵抗素子１０
の制御電圧として供給する。１０は電流端子Ｔ21とイン
ピーダンス変換回路２の間に接続された可変抵抗素子で
あって、積分増幅器９３の出力によって抵抗値が制御さ
れ、ＦＥＴやＣｄｓフォトカプラなどを用いて構成する
ことができる。Ｒc1，Ｒc2はそれぞれ第一のホール素子
３の電流端子Ｔ11および第二のホール素子４の電流端子
Ｔ21と電圧−電流変換回路２の間に接続された抵抗器で
ある。
する。図１は本発明の電力乗算回路の一実施例における
回路図である。同図において、Ｐ1 ，Ｐ2 は被測定系の
電源電圧を入力する電源電圧入力端子、１はＰ1 ，Ｐ2
へ入力された被測定系の電源電圧を降圧または昇圧する
ための電圧変換回路であって、同図に示すように抵抗器
ＲA ＲB による分圧回路または変圧器などを用いて構成
することができる。２は出力インピーダンスを下げるた
めのインピーダンス変換回路である。３は第一のホール
素子であって、第一の定電流回路５から出力される電流
を入力する制御電流入力端子Ｔ11，Ｔ12と、ホール効果
によって得られる電圧を出力する電圧出力端子Ｔ13，Ｔ
14を有し、図５に示した電流コイル１０５が巻かれた磁
性体のコア１０４のギャップ１０６中に、制御電流入力
端子Ｔ11，Ｔ12と電圧出力端子Ｔ13，Ｔ14とが作る平面
がギャップに生じる磁界と直交するように保持される構
造となっている。４は第二のホール素子であって、第二
の定電流回路６から出力される電流を入力する制御電流
入力端子Ｔ21，Ｔ22と、ホール効果によって得られる電
圧を出力する出力端子Ｔ23，Ｔ24を有し、第一のホール
素子３と同様に、図５に示した電流コイル１０５が巻か
れた磁性体のコア１０４のギャップ１０６中に、制御電
流入力端子Ｔ21，Ｔ22と出力端子Ｔ23，Ｔ24とが作る平
面がギャップに生じる磁界と直交するように保持される
構造となっている。５は第一のホール素子３の制御電流
を一定値に保持する第一の定電流回路であって、オペア
ンプＯＰ３と抵抗器Ｒc1から成る。６は後述の出力電圧
オフセット検出手段９からの出力に応じて第二のホール
素子４の制御電流値を変更する第二の定電流回路であっ
て、オペアンプＯＰ４、抵抗器Ｒc2および抵抗器Ｒc2と
並列に接続された可変抵抗素子１０から成る。７は第一
のホール素子３の出力端子Ｔ14と第二のホール素子４の
出力端子Ｔ23の間に出力される交流電圧の差分を出力す
る減算増幅器であって、この出力は出力端子ＯＵＴ１に
接続されている。８は入力電圧の極性を反転して出力す
る符号反転増幅器、９は第一のホール素子３の出力端子
Ｔ14と第二のホール素子４の出力端子Ｔ23との差分電圧
のオフセットを検出する出力電圧オフセット検出手段で
あって、被測定系の電源電圧の極性を判定する電圧極性
検出回路９１、インバータ９２、積分増幅器９３および
スイッチＳＷ１，ＳＷ２から成る。電圧極性検出回路９
１は入力電圧が正であればスイッチＳＷ１を閉じ、スイ
ッチＳＷ２を開き、入力電圧が負であればインバータ９
２を介してスイッチＳＷ１を開き、スイッチＳＷ２を閉
じるのに使用される。スイッチＳＷ１，ＳＷ２はそれぞ
れ「１」レベルの入力信号によって閉状態、「０」レベ
ルの入力信号によって開状態になるスイッチであって、
スイッチＳＷ１の１次側は符号反転増幅器８の出力に、
スイッチＳＷ２の１次側は減算増幅器７の出力に接続さ
れている。積分増幅器９３はスイッチＳＷ１，ＳＷ２の
２次側から出力された電圧を積分し、可変抵抗素子１０
の制御電圧として供給する。１０は電流端子Ｔ21とイン
ピーダンス変換回路２の間に接続された可変抵抗素子で
あって、積分増幅器９３の出力によって抵抗値が制御さ
れ、ＦＥＴやＣｄｓフォトカプラなどを用いて構成する
ことができる。Ｒc1，Ｒc2はそれぞれ第一のホール素子
３の電流端子Ｔ11および第二のホール素子４の電流端子
Ｔ21と電圧−電流変換回路２の間に接続された抵抗器で
ある。
【００１５】次に、以上のように構成された装置の動作
について説明する。電源電圧入力端子Ｐ1 ，Ｐ2 に入力
された被測定系の電源電圧は電圧変換回路１によって適
正な電圧に変換され、さらにインピーダンス変換回路２
によって低インピーダンス電源に変換される。被測定系
の電源電圧に等しく、かつ低インピーダンス化された電
圧は抵抗器Ｒc1，Ｒc2および可変抵抗素子１０のそれぞ
れ一端に加えられる。「＋」入力が接地されているオペ
アンプＯＰ３の「−」入力に第一の定電流回路５の抵抗
器Ｒc1の他端が接続されているので、定電流回路５によ
って被測定系の電源電圧に比例する電流が第一のホール
素子３の電流端子Ｔ11に供給される。また、同様に
「＋」入力が接地されているオペアンプＯＰ４の「−」
入力に第二の定電流回路６の抵抗器Ｒc2と可変抵抗素子
１０の他端が接続されているので、定電流回路６によっ
て被測定系の電源電圧に比例する電流が第二のホール素
子４の電流端子Ｔ21に供給される。一方、磁性体のコア
１０４の電流コイル１０５には被測定系の電流が流さ
れ、ギャップ１０６に生じる磁界強度が被測定系の電流
に比例するので、第一のホール素子３の出力端子Ｔ14と
第二のホール素子４の出力端子Ｔ23の間には（１）式で
与えられるホール起電力が発生する。したがって、電圧
出力端子Ｔ14とＴ23の間の出力電位差は被測定系の電圧
と被測定系の電流との積、すなわち被測定系の電力に比
例することになる。この電圧出力端子Ｔ14，Ｔ23の間の
出力電位差は減算増幅器７によって２入力が差動的に増
幅されて出力端子ＯＵＴ１から被測定系の電力値として
外部へ出力される。また、電圧変換された被測定系の電
源電圧の極性が出力電圧オフセット検出手段９の電圧極
性検出回路９１によって判定され、スイッチＳＷ１，Ｓ
Ｗ２によって積分増幅器９３へ入力する電圧の位相が切
り換えられる。たとえば、被測定系の電源電圧の極性が
正のときはスイッチＳＷ１を閉じ、スイッチＳＷ２を開
くことによって減算増幅器７の出力電圧の極性を反転し
た符号反転増幅器８の出力電圧を積分増幅器９３へ入力
し、反対に、被測定系の電源電圧の極性が負のときはス
イッチＳＷ１を開き、スイッチＳＷ２を閉じることによ
って減算増幅器７の出力電圧をそのまま積分増幅器９３
へ入力するように働く。積分増幅器９３はスイッチＳＷ
１およびＳＷ２の出力電圧を積分し、可変抵抗素子１０
へ出力する。可変抵抗素子１０は入力電圧の符号と大き
さに基づいてその抵抗値が変化するので、第二の定電流
回路６は第二のホール素子４の制御電流値を変化させて
出力端子Ｔ23の出力電圧を補正する。
について説明する。電源電圧入力端子Ｐ1 ，Ｐ2 に入力
された被測定系の電源電圧は電圧変換回路１によって適
正な電圧に変換され、さらにインピーダンス変換回路２
によって低インピーダンス電源に変換される。被測定系
の電源電圧に等しく、かつ低インピーダンス化された電
圧は抵抗器Ｒc1，Ｒc2および可変抵抗素子１０のそれぞ
れ一端に加えられる。「＋」入力が接地されているオペ
アンプＯＰ３の「−」入力に第一の定電流回路５の抵抗
器Ｒc1の他端が接続されているので、定電流回路５によ
って被測定系の電源電圧に比例する電流が第一のホール
素子３の電流端子Ｔ11に供給される。また、同様に
「＋」入力が接地されているオペアンプＯＰ４の「−」
入力に第二の定電流回路６の抵抗器Ｒc2と可変抵抗素子
１０の他端が接続されているので、定電流回路６によっ
て被測定系の電源電圧に比例する電流が第二のホール素
子４の電流端子Ｔ21に供給される。一方、磁性体のコア
１０４の電流コイル１０５には被測定系の電流が流さ
れ、ギャップ１０６に生じる磁界強度が被測定系の電流
に比例するので、第一のホール素子３の出力端子Ｔ14と
第二のホール素子４の出力端子Ｔ23の間には（１）式で
与えられるホール起電力が発生する。したがって、電圧
出力端子Ｔ14とＴ23の間の出力電位差は被測定系の電圧
と被測定系の電流との積、すなわち被測定系の電力に比
例することになる。この電圧出力端子Ｔ14，Ｔ23の間の
出力電位差は減算増幅器７によって２入力が差動的に増
幅されて出力端子ＯＵＴ１から被測定系の電力値として
外部へ出力される。また、電圧変換された被測定系の電
源電圧の極性が出力電圧オフセット検出手段９の電圧極
性検出回路９１によって判定され、スイッチＳＷ１，Ｓ
Ｗ２によって積分増幅器９３へ入力する電圧の位相が切
り換えられる。たとえば、被測定系の電源電圧の極性が
正のときはスイッチＳＷ１を閉じ、スイッチＳＷ２を開
くことによって減算増幅器７の出力電圧の極性を反転し
た符号反転増幅器８の出力電圧を積分増幅器９３へ入力
し、反対に、被測定系の電源電圧の極性が負のときはス
イッチＳＷ１を開き、スイッチＳＷ２を閉じることによ
って減算増幅器７の出力電圧をそのまま積分増幅器９３
へ入力するように働く。積分増幅器９３はスイッチＳＷ
１およびＳＷ２の出力電圧を積分し、可変抵抗素子１０
へ出力する。可変抵抗素子１０は入力電圧の符号と大き
さに基づいてその抵抗値が変化するので、第二の定電流
回路６は第二のホール素子４の制御電流値を変化させて
出力端子Ｔ23の出力電圧を補正する。
【００１６】つぎに、正弦波入力時の各部の代表的な波
形を示した図２について説明する。同図（ａ）は磁性体
のコア１０４のギャップ１０６における磁界強度を示
す。同図（ｂ）はインピーダンス変換回路２の出力電圧
波形で、第一のホール素子３および第二のホール素子４
に入力される電流波形でもある。同図（ｃ）は減算増幅
器７の出力波形であって、オフセットがないときの波形
を破線で、オフセットがあるときの波形を実線で示して
ある。これらの波形はいずれも図７に示した磁界と電流
の極性の組合せ規則に沿って発生する。同図（ｄ）は符
号反転増幅器８の出力波形であって、同図（ｃ）の波形
を反転した波形になっている。同図（ｅ）は被測定系の
電源電圧の極性に応じて電圧極性検出回路９１がスイッ
チＳＷ１，ＳＷ２を動作させることによって得られた積
分増幅器９３の入力波形である。図中の（イ）で示した
期間はスイッチＳＷ１が閉じることによって符号反転増
幅器８の出力波形である同図（ｄ）の電圧が積分増幅器
９３に入力される。また、図中の（ロ）で示した期間は
スイッチＳＷ２が閉じることによって減算増幅器７の出
力波形である同図（ｃ）の電圧が積分増幅器９３に入力
される。オフセットがない場合は、期間（イ）における
（ｅ）の破線で表した波形と、期間（ロ）における
（ｅ）の破線で表した波形は極性が反対で大きさが等し
い電圧であるから、１周期を積分すると積分増幅器９３
の出力が零になる。第二のホール素子４にオフセット抵
抗ｒ1 （ｒ1 ＞０）がある場合の実線で示した波形は負
方向にずれるため、積分増幅器９３において積分された
出力は同図（ｆ）のように零にならない。可変抵抗素子
１０の抵抗値は積分増幅器９３の出力電圧が高くなるに
したがって低くなり、第二のホール素子４のオフセット
抵抗ｒ1 を補償する抵抗値に達すると、積分増幅器９３
の入力電圧波形が同図（ｅ）の破線で示す波形になり、
積分増幅器９３の出力がそれ以上変化せず、可変抵抗素
子１０の抵抗値がそのまま保持されている期間（ハ）の
状態になる。
形を示した図２について説明する。同図（ａ）は磁性体
のコア１０４のギャップ１０６における磁界強度を示
す。同図（ｂ）はインピーダンス変換回路２の出力電圧
波形で、第一のホール素子３および第二のホール素子４
に入力される電流波形でもある。同図（ｃ）は減算増幅
器７の出力波形であって、オフセットがないときの波形
を破線で、オフセットがあるときの波形を実線で示して
ある。これらの波形はいずれも図７に示した磁界と電流
の極性の組合せ規則に沿って発生する。同図（ｄ）は符
号反転増幅器８の出力波形であって、同図（ｃ）の波形
を反転した波形になっている。同図（ｅ）は被測定系の
電源電圧の極性に応じて電圧極性検出回路９１がスイッ
チＳＷ１，ＳＷ２を動作させることによって得られた積
分増幅器９３の入力波形である。図中の（イ）で示した
期間はスイッチＳＷ１が閉じることによって符号反転増
幅器８の出力波形である同図（ｄ）の電圧が積分増幅器
９３に入力される。また、図中の（ロ）で示した期間は
スイッチＳＷ２が閉じることによって減算増幅器７の出
力波形である同図（ｃ）の電圧が積分増幅器９３に入力
される。オフセットがない場合は、期間（イ）における
（ｅ）の破線で表した波形と、期間（ロ）における
（ｅ）の破線で表した波形は極性が反対で大きさが等し
い電圧であるから、１周期を積分すると積分増幅器９３
の出力が零になる。第二のホール素子４にオフセット抵
抗ｒ1 （ｒ1 ＞０）がある場合の実線で示した波形は負
方向にずれるため、積分増幅器９３において積分された
出力は同図（ｆ）のように零にならない。可変抵抗素子
１０の抵抗値は積分増幅器９３の出力電圧が高くなるに
したがって低くなり、第二のホール素子４のオフセット
抵抗ｒ1 を補償する抵抗値に達すると、積分増幅器９３
の入力電圧波形が同図（ｅ）の破線で示す波形になり、
積分増幅器９３の出力がそれ以上変化せず、可変抵抗素
子１０の抵抗値がそのまま保持されている期間（ハ）の
状態になる。
【００１７】したがって、以上のよう実施例の構成によ
れば、第一のホール素子３または第二のホール素子４の
特性変化によって生じるオフセット電圧を自動的に補正
することができるので、正確な電力を計算することがで
きる。
れば、第一のホール素子３または第二のホール素子４の
特性変化によって生じるオフセット電圧を自動的に補正
することができるので、正確な電力を計算することがで
きる。
【００１８】図３は本発明の別の実施例を示す回路図で
ある。第一の定電流回路５はオペアンプＯＰ５と差動増
幅器１１から成り、第二の定電流回路６はオペアンプＯ
Ｐ７と差動増幅器１２から成る。差動増幅器１１，１２
の「＋」側の入力はそれぞれ第一のホール素子３の電流
端子Ｔ11に接続されている抵抗器Ｒc1と第二のホール素
子４の電流端子Ｔ21に接続されている抵抗器Ｒc2の電流
供給側に、「−」側の入力はそれぞれ同じ抵抗器Ｒc1，
Ｒc2の他端に接続されている。そして、差動増幅器１
１，１２の出力はそれぞれオペアンプＯＰ５，ＯＰ７の
「−」入力に接続され、電圧変換回路１の出力電圧がオ
ペアンプＯＰ５，ＯＰ７の「＋」入力に接続されてい
る。また、オペアンプＯＰ５，ＯＰ７の出力はそれぞれ
差動増幅器１１，１２の「＋」入力に接続されている。
したがって、差動増幅器１１，１２はそれぞれ抵抗器Ｒ
c1，Ｒc2の両端の電圧を入力し、差分電圧出力をオペア
ンプＯＰ５，ＯＰ７に入力して抵抗器Ｒc1およびＲc2の
両端の電位差が電圧変換回路１の出力電圧に等しくなる
ように働くので、電圧変換回路１の出力電圧に比例する
電流を供給する定電流回路として動作する。出力電圧オ
フセット検出手段９が抵抗器Ｒc2と並列に接続されてい
る可変抵抗素子１０の抵抗値を制御することによって図
１の実施例と同じ効果を得ることができる。
ある。第一の定電流回路５はオペアンプＯＰ５と差動増
幅器１１から成り、第二の定電流回路６はオペアンプＯ
Ｐ７と差動増幅器１２から成る。差動増幅器１１，１２
の「＋」側の入力はそれぞれ第一のホール素子３の電流
端子Ｔ11に接続されている抵抗器Ｒc1と第二のホール素
子４の電流端子Ｔ21に接続されている抵抗器Ｒc2の電流
供給側に、「−」側の入力はそれぞれ同じ抵抗器Ｒc1，
Ｒc2の他端に接続されている。そして、差動増幅器１
１，１２の出力はそれぞれオペアンプＯＰ５，ＯＰ７の
「−」入力に接続され、電圧変換回路１の出力電圧がオ
ペアンプＯＰ５，ＯＰ７の「＋」入力に接続されてい
る。また、オペアンプＯＰ５，ＯＰ７の出力はそれぞれ
差動増幅器１１，１２の「＋」入力に接続されている。
したがって、差動増幅器１１，１２はそれぞれ抵抗器Ｒ
c1，Ｒc2の両端の電圧を入力し、差分電圧出力をオペア
ンプＯＰ５，ＯＰ７に入力して抵抗器Ｒc1およびＲc2の
両端の電位差が電圧変換回路１の出力電圧に等しくなる
ように働くので、電圧変換回路１の出力電圧に比例する
電流を供給する定電流回路として動作する。出力電圧オ
フセット検出手段９が抵抗器Ｒc2と並列に接続されてい
る可変抵抗素子１０の抵抗値を制御することによって図
１の実施例と同じ効果を得ることができる。
【００１９】また、図１、図３では動作を理解しやすい
ように、スイッチＳＷ１およびＳＷ２は機械的接触部を
有するように表現されているが、通常は無接点式スイッ
チが使用される。
ように、スイッチＳＷ１およびＳＷ２は機械的接触部を
有するように表現されているが、通常は無接点式スイッ
チが使用される。
【００２０】
【発明の効果】以上説明したように請求項１および２記
載の発明によれば、温度変化、経年変化などによるオフ
セット電圧の変動を自動的に補正する高精度の電力計お
よび電力量計を提供することができる。また、機構部が
なくなるのでＬＳＩ化することが容易になり、高い信頼
性を得ることができる他、初期調整の必要がなく作業工
程が簡単化されるという効果がある。
載の発明によれば、温度変化、経年変化などによるオフ
セット電圧の変動を自動的に補正する高精度の電力計お
よび電力量計を提供することができる。また、機構部が
なくなるのでＬＳＩ化することが容易になり、高い信頼
性を得ることができる他、初期調整の必要がなく作業工
程が簡単化されるという効果がある。
【００２１】また、請求項３記載の発明によれば、二つ
のホール素子に加わる外部環境条件の変化を同じにする
ことができるので、素子間の特性変化の違いを低減する
ことができる。もちろん装置の小型化にも有効である。
のホール素子に加わる外部環境条件の変化を同じにする
ことができるので、素子間の特性変化の違いを低減する
ことができる。もちろん装置の小型化にも有効である。
【図１】本発明の一実施例における回路図である。
【図２】回路各部の波形図である。
【図３】他の実施例における回路図である。
【図４】従来の電力積算回路図である。
【図５】磁界発生部の構成図である。
【図６】ホール素子の等価回路図である。
【図７】ホール起電力とオフセット電圧の関係を示す説
明図である。
明図である。
１ 電圧変換回路 ２ インピーダンス変換回路 ３，４ ホール素子 ５，６ 定電流回路 ７ 減算増幅器 ８ 符号反転増幅器 ９ 出力電圧オフセット検出手段 １０ 可変抵抗素子 １１，１２ 差動増幅器 ９１ 電圧極性検出回路 ９２ インバータ ９３ 積分回路
Claims (3)
- 【請求項１】 ホール素子のホール効果を用いて電力値
を算出する電力乗算回路において、共通の電圧源からそ
れぞれ制御電流を供給されるように接続され、かつ共通
の磁界をそれぞれが共有する第一のホール素子ならびに
第二のホール素子と、前記第一のホール素子の一方の出
力端子と、前記第二のホール素子の出力端子のうちで前
記第一のホール素子の出力端子と位置対称関係にある出
力端子との差分電圧のオフセットを検出する出力電圧オ
フセット検出手段と、前記第一のホール素子の制御電流
を一定値に保持する第一の定電流回路と、前記出力電圧
オフセット検出手段の出力値に応じて前記第二のホール
素子の制御電流値を変更する第二の定電流回路とを備え
たことを特徴とする電力乗算回路。 - 【請求項２】 ホール素子のホール効果を用いて電力値
を算出する電力乗算回路において、共通の磁界を有する
第一のホール素子ならびに第二のホール素子と、この第
一および第二のホール素子の制御電流入力端子に接続さ
れ制御電流値を決定する制御抵抗の両端の電位差を共通
の電圧源の出力電圧に一致させる定電流回路と、前記第
一のホール素子の一方の出力端子と、前記第二のホール
素子の出力端子のうちで前記第一のホール素子の出力端
子と位置対称関係にある出力端子との差分電圧のオフセ
ットを検出する出力電圧オフセット検出手段と、前記出
力電圧オフセット検出手段の出力値に応じて前記第二の
ホール素子の制御電流入力端子に接続されている制御抵
抗の値を変更するオフセット制御手段とを備えたことを
特徴とする電力乗算回路。 - 【請求項３】 第一のホール素子と第二のホール素子と
を同一の容器に収容したことを特徴とする請求項１記載
の電力乗算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5053617A JP3068977B2 (ja) | 1993-03-15 | 1993-03-15 | 電力乗算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5053617A JP3068977B2 (ja) | 1993-03-15 | 1993-03-15 | 電力乗算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06265586A true JPH06265586A (ja) | 1994-09-22 |
| JP3068977B2 JP3068977B2 (ja) | 2000-07-24 |
Family
ID=12947872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5053617A Expired - Fee Related JP3068977B2 (ja) | 1993-03-15 | 1993-03-15 | 電力乗算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3068977B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012064810A2 (en) * | 2010-11-09 | 2012-05-18 | Texas Instruments Incorporated | Hall effect device and biasing method |
| CN111722008A (zh) * | 2020-06-29 | 2020-09-29 | 国网山东省电力公司电力科学研究院 | 基于模拟乘法器原理的三相交流充电桩测试方法、装置及设备 |
-
1993
- 1993-03-15 JP JP5053617A patent/JP3068977B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012064810A2 (en) * | 2010-11-09 | 2012-05-18 | Texas Instruments Incorporated | Hall effect device and biasing method |
| WO2012064810A3 (en) * | 2010-11-09 | 2012-09-27 | Texas Instruments Incorporated | Hall effect device and biasing method |
| US9013167B2 (en) | 2010-11-09 | 2015-04-21 | Texas Instruments Incorporated | Hall effect device having voltage based biasing for temperature compensation |
| CN111722008A (zh) * | 2020-06-29 | 2020-09-29 | 国网山东省电力公司电力科学研究院 | 基于模拟乘法器原理的三相交流充电桩测试方法、装置及设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3068977B2 (ja) | 2000-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3062861B2 (ja) | 電流プローブ装置の自己校正方法及び自己校正型電流プローブ装置 | |
| US7242157B1 (en) | Switched-voltage control of the magnetization of current transforms and other magnetic bodies | |
| JP3011559B2 (ja) | 電力乗算回路 | |
| JP3081751B2 (ja) | 電気量測定装置 | |
| EP0635726B1 (en) | Power calculating device | |
| JP3068977B2 (ja) | 電力乗算回路 | |
| JP4418755B2 (ja) | 電流強度を測定するための装置 | |
| JP3129874B2 (ja) | 磁気センサ装置 | |
| JPH0321047B2 (ja) | ||
| RU2664880C1 (ru) | Следящий преобразователь тока компенсационного типа | |
| JP3300517B2 (ja) | 電力乗算装置 | |
| JPH0862261A (ja) | 電子式電力量計の誤差補正装置 | |
| JP2002006014A (ja) | 磁気センサ | |
| JPH04155266A (ja) | 電流変換器 | |
| EP0067153B1 (en) | Dual core magnetic amplifier sensor | |
| JPS6139948Y2 (ja) | ||
| JPS5834365A (ja) | クランプ式電力計におけるホ−ル素子の整流化誤差電圧補償方法 | |
| RU2085962C1 (ru) | Устройство для измерения магнитных полей | |
| RU2020719C1 (ru) | Устройство обратной связи по току электропривода | |
| JPH08335730A (ja) | ホール素子及びこれを用いた電力乗算回路 | |
| Djennati | Power Measurement Using a Magnetic Wheatstone Bridge Analogue and Galvanomagnetic Flux Density Instrumentation | |
| JPS61207193A (ja) | 直流無整流子モ−タの駆動装置 | |
| JPH0247706B2 (ja) | ||
| JPH06194394A (ja) | 乗算装置 | |
| JPS62211893A (ja) | 電気炉ア−ク電圧検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |