JPH06258615A - 液晶表示素子 - Google Patents

液晶表示素子

Info

Publication number
JPH06258615A
JPH06258615A JP31581293A JP31581293A JPH06258615A JP H06258615 A JPH06258615 A JP H06258615A JP 31581293 A JP31581293 A JP 31581293A JP 31581293 A JP31581293 A JP 31581293A JP H06258615 A JPH06258615 A JP H06258615A
Authority
JP
Japan
Prior art keywords
liquid crystal
pixel
scanning
polarity
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31581293A
Other languages
English (en)
Other versions
JP3101790B2 (ja
Inventor
Shinjiro Okada
伸二郎 岡田
Yutaka Inaba
豊 稲葉
Kazunori Katakura
一典 片倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP05315812A priority Critical patent/JP3101790B2/ja
Publication of JPH06258615A publication Critical patent/JPH06258615A/ja
Application granted granted Critical
Publication of JP3101790B2 publication Critical patent/JP3101790B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 白リセットと黒リセットにおける階調駆動時
のコントラストを改善した液晶表示素子を提供すること
にある。 【構成】 対向した配置した2枚の電極基板間に強誘電
性液晶を挟持して上下電極の交叉部で画素を構成し、該
画素内に閾値分布を形成して階調表示を行うマトリクス
電極型の液晶表示素子において、走査線ごとに状態を消
去して書き込む線順次走査により、全画面を書き込み、
且つ該消去方向が「白」の場合と「黒」の場合で1フレ
ーム内の平均透過光量が等しくなるように情報信号を消
去パルスの極性によって変化させる回路を有することを
特徴とする液晶表示素子である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、コンピュータの端末,
テレビ受像機,ワードプロセッサ,タイプライター等に
用いられる表示装置や、プロジェクターの光バルブ,ビ
デオカメラレコーダーのビューファインダー等に用いら
れる液晶表示素子に関するものである。
【0002】
【従来の技術】液晶表示素子としては、ツイスティッド
ネマチック(TN)液晶を用いたもの、ゲスト・ホスト
型のもの、スメクチック(Sm)液晶を用いたもの等が
知られている。
【0003】これらの液晶は一対の基板間に配され、印
加電圧に応じて光の透過率が変化する。よって、基板間
隔いわゆる液晶層の厚みによって印加される電界強度が
異なる。
【0004】クラーク(Clark)とラガーウォル
(Lagerwall)は、Applied Phys
ics Letters 第36巻、第11号(198
0年6月1日発行)P.899〜901、特開昭56−
107216号公報、米国特許第4,367,924号
明細書、米国特許第4,563,059号明細書等で、
表面安定化強誘電性液晶(Surface−stabi
lized ferroelectric liqui
d crystal)による双安定性強誘電性液晶素子
を明らかにした。この双安定性強誘電性液晶素子は、バ
ルク状態のカイラルスメクチックC相(SmC*)、H
相(SmH*)等における液晶分子のらせん配列構造の
形成を抑制するのに十分に小さい間隔に設定した一対の
基板間に液晶を配置させ、かつ、複数の液晶分子で組織
された垂直分子層を一方向に配列させることによって実
現された。
【0005】また、このような強誘電性液晶(FLC)
を用いた表示素子に関しては、米国特許第4,639,
089号、同第4,655,561号又は同第4,68
1,404号の明細書に記載されている。つまり、該素
子は、1〜3μm位のセルギャップを保って2枚の内面
に透明電極を形成し配向処理を施したガラス基板を向か
い合わせて構成した液晶セルに、強誘電性液晶を注入し
たものである。
【0006】強誘電性液晶を用いた上記表示素子の特徴
は、強誘電性液晶が自発分極を持つことにより外部電界
と自発分極の結合力をスイッチングに使えることと、強
誘電性液晶分子の長軸方向が自発分極の分極方向と1対
1に対応しているため外部電界の極性によってスイッチ
ングできることである。すなわち、前記カイラルスメク
チック相の状態において、印加された電界に応答して第
1の光学的安定状態と第2の光学的安定状態とのいずれ
かをとり、かつ電界が印加されないときはその状態を維
持する性質、すなわち双安定性を有し、また電界の変化
に対する応答が速やかで、高速かつ記憶型の表示装置等
の分野における広い利用が期待されている。
【0007】強誘電性液晶は、上述のように、一般にカ
イラル・スメクチック液晶(SmC*,SmH*)を用
いるので、バルク状態では液晶分子長軸がねじれた配向
を示すが、上述の1〜3μm位のセルギャップのセルに
いれることによって液晶分子長軸のねじれを解消するこ
とができる(P.213〜234 N.A.Clark
et al,MCLC,1983,Vol 94)。
【0008】かかる強誘電性液晶素子で形成した表示パ
ネルを備えた液晶表示装置は、例えば神辺らの米国特許
第4,655,561号明細書などに記載されたマルチ
プレクシング駆動方式を用いることによって大容量画素
の表示画面に画像を形成することができる。上述の液晶
表示装置は、ワード・プロセッサ,パーソナル・コンピ
ュータ,マイクロ・プリンタ,テレビジョンなどの表示
画面に利用することができる。
【0009】強誘電性液晶素子は2つの安定状態を光透
過および遮断状態とし、主として2値(白・黒)の表示
素子として利用されているが、多値すなわち中間調表示
も可能である。中間調表示法の1つは画素内の双安定状
態の面積比を制御することにより中間的な光透過状態を
作るものである。以下、この方法(面積変調法)につい
て詳しく説明する。
【0010】図1は強誘電性液晶素子のスイッチングパ
ルス振幅と透過率の関係を模式的に示した図で、はじめ
完全な光遮断(黒)状態にあったセル(素子)に一方極
性の単発パルスを印加した後の透過光量Iを単発パルス
の振幅Vの関数としてプロットしたグラフである。パル
ス振幅が閾値Vthを下回る(V<Vth)ときは透過光量
は変化せず、パルス印加後の透過状態は図2(b)に示
すように印加前の状態を示す同図(a)と変わらない。
パルス振幅が閾値を超える(Vth<V<Vsat)と画素
内の一部分が他方の安定状態、すなわち同図(c)に示
す光透過状態に遷移し全体として中間的な透過光量を示
す。さらにパルス振幅が大きくなり、飽和値Vsat を超
える(Vsat <V)と同図(d)に示すように画素全部
が光透過状態になるので光量は一定値に達する。すなわ
ち、面積変調法は電圧をパルス振幅VがVth<V<V
sat となるように制御して中間調を表示するものであ
る。
【0011】しかし、このような単純な駆動方式によれ
ば、図1の電圧と透過光量の関係がセル厚と温度にも依
存するため、表示パネル内にセル厚分布や温度分布があ
ると、同じ電圧振幅の印加パルスに対して異なった階調
レベルが表示されてしまうという問題がある。
【0012】図3は、このことを説明するための図で、
図1と同じく電圧振幅Vと透過光量Iの関係を示したグ
ラフであるが、異なった温度すなわち高温および低温で
の関係をそれぞれ表わす曲線Hおよび曲線Lの2本の曲
線を示してある。すなわち、表示サイズの大きいディス
プレイ(表示素子)では同一パルス(表示部)内に温度
分布が生じてくることは珍しくなく、したがって、ある
電圧Vapで中間調を表示させようとしても、図3に示す
ようにI1からI2までの範囲にわたって中間調レベルが
ばらついてしまい、均一な表示が得られないのである。
【0013】そこで考え出されたのが、本発明者が19
91年4月8日に米国出願No.681,993号とし
て出願したような「4パルス法」である。この駆動方法
は、図4および図5に示すようにパルス内の同一走査線
上の低閾値部用と高閾値部用に複数のパルス(図中、
A,B,C,D)を印加することにより、最終的には等
しい反転面積を得るようにしたものである(図中
(D))。
【0014】本発明者は、さらに1992年12月2日
に米国出願No.984,694号として出願した明細
書で、書き込み時間を「4パルス法」より短縮した「画
素シフト法」を提案している。
【0015】画素シフト法は複数の走査信号線に、同時
に異なる走査信号を入力して、選択することにより、複
数の走査線にまたがった、電界強度の分布を作り階調表
示をする方式である。
【0016】画素シフト法の概略を次に説明する。
【0017】使用できる液晶セルは、図6にその一例を
示してあるように、1画素内の閾値が分布を有するもの
である。図6に示したセルでは、電極間のFLC層55
の層厚が変化しているのでFLCのスイッチングの閾値
も分布を持つことになる。このような画素への印加電圧
を増加していくとセル厚が薄い部分から順にスイッチン
グしていくことになる。
【0018】この様子を図7(a)に示した。図7
(a)中、T1、T2、T3はパネル内の観察している部
分の温度を示している。FLCのスイッチングの閾値電
圧は、温度が高くなるにつれ低くなるが、上記3つの温
度における印加電圧と光透過率との関係を3本の曲線で
示している。
【0019】なお、閾値変動の原因は温度変化以外にも
あるが、説明の便宜上主として温度の変化を用いて本発
明の態様を説明する。
【0020】図7(a)から分かるように、まず画素全
体を暗状態にリセットして温度T1でViの電圧を画素に
印加したときにはX%の透過率を得ることができるが、
温度がT2もしくはT3まで上昇すると、同じViの電圧
を画素に印加したときには透過率が100%になってし
まい、階調表示が正しく行われなくなる。図7(c)
は、上記各温度における書き込み後の画素の反転状態を
示している。このような条件では、温度変動によって書
き込んだ階調情報が失われるので、表示素子としての用
途範囲が極めて限られたものとなってしまう。
【0021】そこで、図7(d)に示したように、1画
素の情報を2つの走査信号線S1、S2にまたがって表
示することにより、温度変動に対して安定した階調表示
が可能となる。
【0022】以下、この駆動方式について詳しく説明す
る。
【0023】画素内に連続的な閾値分布を持つ強誘電
性液晶セルを用意する:液晶セルの構成は、図6に示し
たような、画素内のセル厚が連続的に分布したものを用
いることができる。また、本出願人が特開昭63−18
6215号公報中で提案しているような画素内に電位の
勾配を有する構成、または容量勾配を持つ構成でも良
い。いずれにせよ、画素内の閾値を連続的に分布させる
ことにより、明状態に対応した領域(ドメイン)と暗状
態に対応した領域(ドメイン)を画素内に混在させるこ
とができ、これらのドメインの面積比によって階調表示
を可能としている。
【0024】この方法は光量をステップ的に変調する場
合(例えば16階調など)でも使用できるがアナログ的
な階調表示のためには連続的な光量変化が必要である。
【0025】2つの走査信号線を同時に選択する:こ
の操作について図8を用いて説明する。図8(a)は、
2つの走査信号線上の画素をひとまとめにしたときの透
過率−印加電圧特性を示す。図8(a)中では、透過率
0%〜100%を走査線2上の画素Bの表示領域とし、
透過率100%〜200%を走査信号線1上の画素Aの
表示領域として示している。すなわち、走査信号線1本
につき1つの画素を構成するので、2本同時に走査した
場合には、画素A,画素Bの両方が全部光透過状態にな
った時の透過率を200%としている。ここでは、1つ
の階調情報に対して同時に2つの走査信号線を選択する
のだが、1つの階調情報を表示するために1画素分の面
積を持つ領域を割り当てるようにしている。これについ
て図8(b)を用いて説明する。
【0026】温度T1では入力した階調情報は印加電圧
0のとき0%、V100のとき100%に対応する範囲に
書き込まれる。図から分かるように温度T1では、この
範囲(画素領域)はすべて走査信号線2上にある(図8
(b)中、斜線部参照)。ところが、温度がT1からT2
に上昇すると液晶の閾値電圧が下がっているため、同じ
電圧を画素に印加した場合に画素内で、温度T1のとき
よりも大きな領域が反転してしまう。
【0027】これを補正するために、温度T2のときの
画素領域を走査信号線1と走査信号線2にまたがって設
定する(図8(b)の温度T2の場合を示した斜線
部)。
【0028】次に、温度がさらに上昇してT3になった
ときには、印加電圧をV0〜V100まで変化させて描画さ
れる画素領域を、走査信号線1上のみに設定する(図8
(b)の温度T3の場合を示した斜線部)。
【0029】以上のように温度によって階調表示をする
画素領域を、2つの走査信号線上でずらして設定するこ
とにより、T1からT3の温度範囲において正しい階調表
示を保つことができるようになる。
【0030】同時に選択した2本の走査信号線に印加
する走査信号を互いに異なるものとする:上記で説明
したように、温度変化による液晶反転の閾値変動を、2
つの走査信号線を同時に選択することによって補償する
ためには、2つの選択された走査信号線に印加される走
査信号を互いに異なるものとしなければならない。この
点について図7を用いて説明する。
【0031】走査信号線1と走査信号線2に印加される
走査信号は、走査信号線2上の画素Bと走査信号線1上
の画素Aの閾値が連続的に変化するように設定する。図
7(b)において、温度がT1のときの透過率−電圧曲
線は、透過率100%までは走査信号線2上の領域で表
示されることを示し、その後200%までが走査信号線
1上の領域で表示されることを示す。このように透過率
−電圧曲線が画素Bから画素Aにかけて連続的、かつ等
しい勾配で設定する必要がある。
【0032】したがって、図9に示すように走査信号線
1上の画素Aと走査信号線2上の画素Bのセル形状(図
9(b)参照)を等しく設定しても、実質的に画素A、
画素Bに連続的な閾値特性を与えた場合(図7(b)の
セル)と同様の表示が可能となる。
【0033】
【発明が解決しようとする課題】画素シフト法で階調表
示を行う場合において、1走査線ごともしくは1フレー
ムごとに消去(リセット)方向を変えることが望まし
い。しかるに「白」方向にリセットした場合と、「黒」
方向にリセットした場合では、リセット期間内および書
き込み後に、光量変化が生じるので、1フレーム時間内
で人間の目に感じる明るさが異ってしまう。
【0034】同じ階調レベルを表示する場合において
も、リセット時および書き込み後の光もれの影響で
「白」リセット時と「黒」リセット時で、階調レベルが
変動してしまうという問題点があった。
【0035】
【課題を解決するための手段及び作用】このような問題
を解決するために、リセット状態が「白」の場合と
「黒」の場合で1フレーム内の平均透過光量が等しくな
るように情報内容に修正を加えることで、階調駆動時の
コントラストを改善した。
【0036】即ち、本発明の目的は、対向して配置した
2枚の電極基板間に強誘電性液晶を挟持して上下電極の
交叉部で画素を構成し、該画素内に閾値分布を形成して
階調表示を行うマトリクス電極型の液晶表示素子におい
て、走査線ごとに状態を消去して書き込む線順次走査に
より、全画面を書き込み、且つ該消去方向が「白」の場
合と「黒」の場合で1フレーム内の平均透過光量が等し
くなるように情報信号を消去パルスの極性によって変化
させる回路を有することを特徴とする液晶表示素子によ
って達成される。
【0037】更に、本発明の目的は、複数の走査電極と
複数の情報電極とからなるマトリクス電極を用いて液晶
に電圧を印加して表示を行う液晶表示素子において、リ
セット信号と該リセット信号とは逆極性の書き込み信号
とを印加すると共に、所定の走査期間毎に、該リセット
信号の極性と該書き込み信号の極性とを反転させる駆動
手段を有し、ある画素に同一の表示状態を形成する為の
画素の透過率を該リセット信号の極性に従って互いに異
ならしめることを特徴とする液晶表示素子によって達成
される。
【0038】図10を用いて本発明の作用を説明する。
【0039】は黒方向に画素をリセットした後、電圧
BONのパルスで白方向に書き込む場合、は白方向に
画素をリセットした後、電圧VWONのパルスで黒方向に
書き込む場合の液晶層に印加する電圧波形をそれぞれ示
している。
【0040】は,の駆動波形を液晶層に印加した
ときの光学応答の様子を示すもので、縦軸が光量、横軸
が時間を示し、の波形に対応する光学応答を(3−
1)として、の波形に対応する光学応答を(3−2)
として示してある。を見ると、曲線(3−1)と(3
−2)の光量差の時間積分量は、中のハッチング部の
面積に相当する。
【0041】この面積分の光量が、階調レベルに影響す
るかどうかは、1フレームの長さや、中の緩和時間C
の長さ、消去(リセット)時間Aと書き込み時間Bの長
さ(A+B)に依存し、更に表示しようとする階調精度
にも大きく依存する。例えば、8階調を求められている
ならば変動量(面積SS1)が12.5%までは許容さ
れるけれども、256階調を必要とする場合は0.39
%までしか許されない。
【0042】ここでSS1は、消去開始時点以降、即
ち、期間A+B+C内の光学応答曲線(3−2、4−
2)が光学応答曲線(3−1、4−1)より大きい部分
である。
【0043】この問題を解決するために、同一の情報を
画素に表示するときの「白」リセット時と「黒」リセッ
ト時の書き込み量を、1フレーム内の積分光量を等しく
するように設定する。図10のにおいて、における
面積SS1とSS2が等しくなるように「黒」リセット
時(4−1)と「白」リセット時(4−2)の書き込み
光量を「白」リセット時のときに低く、「黒」リセット
時のときに高くすることで1フレーム内での積分光量を
一致させて、階調レベルの変動をおさえることができ
る。
【0044】即ち、従来は所望の光量が緩和時間Tce
降にQ1となるように書き込みパルスをVBONや−VWON
に設定したが、本発明では、白書き込みパルスに補正量
ΔVBONを加えて光量Q2(Q2>Q1)が緩和時間Tce
降に得られるよう白書き込みパルスの波高値をVBON
ΔVBONとする。
【0045】或いは、波高値ではなく、パルス巾(B)
を補正量ΔBだけ大きくして光量Q2(Q2>Q1)が緩
和時間Tce以降に得られるようにしてもよい。
【0046】更には、白リセット後の黒書き込みパルス
に補正量−ΔVWONを加えて、光量Q3(Q1>Q3)が緩
和時間Tce以降に得られるように黒書き込みパルスを−
WON−ΔVWONに設定することもできる。
【0047】勿論、前述したように黒書き込みパルスに
補正量ΔBを加えて光量Q3(Q1>Q3)を得るように
してもよい。
【0048】また、以上の方式を並用してQ2>Q1>Q
3となるように白書き込みパルスと黒書き込みパルスと
の両方を補正してもよい。
【0049】本発明によれば、所望の光量Q1とのずれ
|Q1−Q2|、|Q1−Q3|が生じ、画像に悪影響を与
えるように思われるかもしれないが、本発明者らの実験
によれば、1フレーム内の光量差SS1とSS2とが相
殺する為に画像の品質は大巾に向上することがわかっ
た。
【0050】更に、マトリクス駆動(マルチプレキシン
グ駆動)による画素が微細化され、高密度になるにつれ
画素の寄生容量や寄生抵抗が大きくなり、SS1の改善
が充分進まない場合でも、本発明によれば見かけ上の画
像品位を向上させられる。
【0051】また、補正光量S2は以下のように設定す
ることがより好ましいものである。
【0052】1画素が全白(最大透過光量を呈する状
態)の1フレーム内の積分光量をSW、1画素が全黒
(最小透過光量を呈する状態)の1フレーム内の積分光
量をSB、表示階調数をN、ある階調段をn、n番目の
階調表示の時の1フレーム内の積分光量をSn(0≦n
≦N)とすると、
【0053】
【数1】 そして、N階調数の中の1ステップ分の1フレーム内光
量差ΔSNは、
【0054】
【数2】
【0055】よって|SS1−SS2|<ΔSNとすれ
ば好ましい表示が得られる。
【0056】
【数3】
【0057】|SS1−SS2|が最小となるようにパ
ルス巾又は波高値に補正量を加えて、緩和時間C内での
交点(Tt)の位置を設定するか、又はQ2,Q3を設定
する。
【0058】具体的には|SS1−SS2|を積分透過
率(1フレーム内の平均透過率)で、1.6%以下に設
定することが望ましい。
【0059】以上は、マルチフレキシング駆動における
1フレーム毎に書き込み(リセット)方向が異なる(反
転する)場合について述べたが、同様に1H反転、即ち
1水平走査期間毎に反転する場合や、1Fd反転、即ち
1フィールド走査期間毎に反転する場合においても好ま
しく用いられ、より望ましくは、液晶の寿命を延ばす為
に1H反転と1Fd反転又は1H反転と1Fm反転(1
フレーム反転)というように、それぞれを組み合わせた
場合により効果的である。
【0060】図11は本発明の表示装置のブロック構成
図であり、図12は画像情報の通信タイミングチャート
である。
【0061】以下、図面にしたがって動作を説明する。
グラフィックスコントローラ102は、走査電極を指定
する走査線アドレス情報とそのアドレス情報により指定
される走査線上の画像情報(PD0〜PD3)を、液晶
表示装置101の走査線駆動回路104と情報線駆動回
路105とによって構成される表示駆動回路104/1
05に転送する。本実施例では、走査線アドレス情報と
表示情報とを有する画像情報を同一伝送路にて転送する
ため、前記2種類の情報を区別しなければならない。こ
の識別のための信号がAH/DLであり、このAH/D
L信号がHiレベルのときは、走査線アドレス情報であ
ることを示し、Loレベルのときは、表示情報であるこ
とを示している。
【0062】走査線アドレス情報は、液晶表示装置10
1内の駆動制御回路111側で、画像情報PD0〜PD
3として転送されてくる画像情報から抽出されたのち、
指定された走査線を駆動するタイミングに合わせて走査
線駆動回路104に出力される。この走査線アドレス情
報は、走査線駆動回路104内のデコーダ106に入力
され、デコーダ106を介して、表示パネル103の指
定された走査電極が走査信号発生回路107によって駆
動される。一方、表示情報は情報線駆動回路105内の
シフトレジスタ108へ導かれ、転送クロックにて4画
素単位でシフトされる。シフトレジスタ108にて水平
方向の一走査線分のシフトが完了すると、1280画素
分の表示情報は併設されたラインメモリ109に転送さ
れ、一水平走査期間の間に亘って記憶され、情報信号発
生回路110から各情報電極に表示情報信号として出力
される。
【0063】また、本実施例では液晶表示装置101に
おける表示パネル103の駆動とグラフィックスコント
ローラ102における走査線アドレス情報及び表示情報
の発生とが非同期で行われているため、画像情報転送時
に装置間(101/102)の同期をとる必要がある。
この同期を司る信号がSYNCであり、一水平走査期間
ごとに液晶表示装置101内の駆動制御回路111で発
生する。グラフィックスコントローラ102側は常にS
YNC信号を監視しており、SYNC信号がLoレベル
であれば画像情報の転送を行い、逆にHiレベルのとき
には一水平走査線分の画像情報の転送終了後は転送を行
わない。すなわち、図11において、グラフィックスコ
ントローラ102側はSYNC信号がLoレベルになっ
たことを検知すると、直ちにAH/DL信号をHiレベ
ルにし一水平走査線分の画像情報の転送を開始する。液
晶表示装置101内の駆動制御回路111は、SYNC
信号を画像情報転送期間中にHiレベルにする。所定の
一水平走査期間を経て表示パネル103への書き込みが
終了したのち駆動制御回路(FLCDコントローラ)1
11は、SYNC信号を再びLoレベルに戻し、次の走
査線の画像情報を受け取ることができる。
【0064】本発明による光量補償手段としての補償回
路113は、図11の例では駆動制御回路111の内部
回路として設けられている。
【0065】例えば、補償回路113は、走査線アドレ
ス情報から選択される走査線のリセット方向を判別する
回路を内蔵し、該判別回路の判別結果出力に応じて、補
正量(オフセット量、例えば前述したΔVBON、Δ
WON、ΔB)を表示情報D0〜D1279に加える処
理を行う回路である。
【0066】勿論、別の方式としては情報信号発生回路
110に駆動制御回路111から、補正用の基準電圧
(ΔVBON、ΔVWON)をリセット方向に従って選択的に
供給することで、情報信号発生回路110において、補
償された情報信号を発生させてもよい。
【0067】或いは、情報信号を補償する代わりに、走
査信号における書き込み信号成分に補正量を加えること
もできる。
【0068】
【実施例】実施例1 第1の実施例として図6に示したような断面形状の液晶
セルを作製した。図中、下基板ののこぎり形状は、金型
上に原型を作り、それを、アクリル系UV硬化樹脂52
でガラス基板上へ転写して作った。
【0069】UV硬化樹脂52ののこぎり形状の上に、
ストライプ電極51としてITO膜をスパッタ形成し、
さらにその上層に配向膜54として日立化成社製の配向
膜LQ−1802を、約300Åに形成した。
【0070】対向側のセル基板は、ストライプ電極51
上に、同じ配向膜を形成したもので、凹凸形状はもたせ
ていない。
【0071】上下基板のラビング方向は、平行方向に行
い、上基板のラビング方向に対して、下基板のラビング
方向を約6゜右ネジ方向にずらしてセルを構成した。セ
ル厚のコントロールは、薄い部分が約1.0μm、厚い
部分が約1.4μmになるようにした。また、のこぎり
形状の1辺を1画素になるように、下基板のストライプ
電極51をストライプ状に、畝にそってパターニングし
た。
【0072】ストライプ電極51の巾を、300μmと
して、画素サイズを300μm×200μmの長方形に
設定した。
【0073】使用した液晶材料を表1に示す。
【0074】
【表1】
【0075】この液晶の閾値は11.5volt/μm
(80μSのパルス、25℃)であり、各画素の閾値は
11.5〜16.1volt(80μSのパルス、25
℃)となった。
【0076】本実施例では図13に示すような波形の駆
動信号を用いて液晶パネルに画像表示を行った。
【0077】図13において、S1,S2,S3は隣接
する3つの走査線に印加される走査信号を示し、Iはあ
る1つの情報線に印加される情報信号であり、S1−I
は走査信号S1の印加される走査線と情報信号Iの印加
される情報線との交点にある画素の液晶層に印加される
電界を示している。
【0078】図13のS1−Iはある中間調Xを表示す
る場合の駆動信号であり、1は水平走査期間毎に極性が
反転する、つまり基準電圧値VRefを基準線として線対
象な波形が1時間毎に印加されるのである。
【0079】91はリセット信号、92は第1の書き込
み信号、93は第2の書き込み信号で、92と93によ
って表示される中間調が決定される。
【0080】94は、他の走査線(S2,S3)が選択
されている時の情報信号であり、信号(S1−I)が印
加される画素に対しては液晶の安定状態を実質的に変更
しない信号である。
【0081】95は液晶に直流電圧成分が印加されない
ように必要に応じて加える信号であり、ここでは表示に
は直接関係ないところのものである。
【0082】図13に示す駆動波形を用いて階調表示を
行うに際して、書き込み量を次のように設定する。
【0083】「白」リセット後、X%の階調書き込みを
行う場合は、「黒」リセット後にX%の書き込みを行う
場合と比較して、約1.0%「白」リセット時の透過光
量の方が多いので、「白」リセット後の書き込みレベル
を「X−1」%に変更する補償を行う。このようにあら
かじめ、階調信号にオフセットをかけておくことで、上
述した通り、表示品質を向上させることができる。
【0084】図13におけるパラメーターの設定は、|
1|=20.0V、|V2|=17.2V、|Vi|=
3.4V〜−3.4V、|V3|=4V、dt1=40μ
S、dt2=27μS、dt3=13μSである。
【0085】変調方式(階調情報表示のための)は電圧
変調方式を用い、上記値は、液晶への印加電圧が13.
8Vで0%を表示して、20.6%で100%を表示、
その中間電圧で中間調を表示するように設定されたもの
である。
【0086】以上、説明した実施例は、前述した画素シ
フト法による階調表示の応用例である為に、複雑な波形
を用いたが、基本的には図10に示すように、同じ中間
調情報を表示する場合でも、黒リセットの場合と白リセ
ットの場合とで透過率の差(SS2)を生じるように書
き込み電圧の波高値及び/又はパルス巾を変えることで
ある。
【0087】勿論、本明細書中の「黒」,「白」は、換
言すれば偏光子をセットした時の「暗」,「明」に対応
するものである。従って、偏光子の配置を変えれば
「黒」,「白」は反転する。
【0088】
【発明の効果】以上説明してきたように、本発明を用い
ることで、消去方向によらず、一定の階調レベルの表示
が達成された。
【図面の簡単な説明】
【図1】従来の面積変調法における電圧と透過率の関係
を模式的に示した図である。
【図2】従来の面積変調法における電圧と画素の光透過
状態を示した図である。
【図3】図1の関係図に異なった温度での関係を示す図
である。
【図4】従来の4パルス法の駆動方法の説明図である。
【図5】従来の4パルス法の駆動方法の説明図である。
【図6】本発明に適用可能な液晶セルの概略図である。
【図7】画素シフト法の説明図である。
【図8】画素シフト法の説明図である。
【図9】画素シフト法の説明図である。
【図10】本発明の作用の説明図である。
【図11】本発明に適用可能な駆動回路ブロック図であ
る。
【図12】図11の駆動回路の説明のためのタイミング
チャートである。
【図13】実施例1に係る駆動波形を示す図である。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 対向して配置した2枚の電極基板間に強
    誘電性液晶を挟持して上下電極の交叉部で画素を構成
    し、該画素内に閾値分布を形成して階調表示を行うマト
    リクス電極型の液晶表示素子において、 走査線ごとに状態を消去して書き込む線順次走査によ
    り、全画面を書き込み、且つ該消去方向が「白」の場合
    と「黒」の場合で1フレーム内の平均透過光量が等しく
    なるように情報信号を消去パルスの極性によって変化さ
    せる回路を有することを特徴とする液晶表示素子。
  2. 【請求項2】 複数の走査電極と複数の情報電極とから
    なるマトリクス電極を用いて液晶に電圧を印加して表示
    を行う液晶表示素子において、 リセット信号と該リセット信号とは逆極性の書き込み信
    号とを印加すると共に、所定の走査期間毎に、該リセッ
    ト信号の極性と該書き込み信号の極性とを反転させる駆
    動手段を有し、ある画素に同一の表示状態を形成する為
    の画素の透過率を該リセット信号の極性に従って互いに
    異ならしめることを特徴とする液晶表示素子。
JP05315812A 1992-12-21 1993-11-24 液晶表示素子 Expired - Fee Related JP3101790B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05315812A JP3101790B2 (ja) 1992-12-21 1993-11-24 液晶表示素子

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP35539392 1992-12-21
JP4-355393 1992-12-21
JP05315812A JP3101790B2 (ja) 1992-12-21 1993-11-24 液晶表示素子

Publications (2)

Publication Number Publication Date
JPH06258615A true JPH06258615A (ja) 1994-09-16
JP3101790B2 JP3101790B2 (ja) 2000-10-23

Family

ID=26568434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05315812A Expired - Fee Related JP3101790B2 (ja) 1992-12-21 1993-11-24 液晶表示素子

Country Status (1)

Country Link
JP (1) JP3101790B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0791912A2 (en) * 1996-02-20 1997-08-27 Sharp Kabushiki Kaisha Display with two pixel optical states and method of operating the same with compensation of grey level variations
US6232943B1 (en) 1997-03-25 2001-05-15 Sharp Kabushiki Kaisha Liquid crystal display

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0791912A2 (en) * 1996-02-20 1997-08-27 Sharp Kabushiki Kaisha Display with two pixel optical states and method of operating the same with compensation of grey level variations
EP0791912A3 (en) * 1996-02-20 1998-04-15 Sharp Kabushiki Kaisha Display with two pixel optical states and method of operating the same with compensation of grey level variations
US6232943B1 (en) 1997-03-25 2001-05-15 Sharp Kabushiki Kaisha Liquid crystal display

Also Published As

Publication number Publication date
JP3101790B2 (ja) 2000-10-23

Similar Documents

Publication Publication Date Title
AU609901B2 (en) Liquid crystal apparatus
US5092665A (en) Driving method for ferroelectric liquid crystal optical modulation device using an auxiliary signal to prevent inversion
US4800382A (en) Driving method for liquid crystal device
US4765720A (en) Method and apparatus for driving ferroelectric liquid crystal, optical modulation device to achieve gradation
US5519411A (en) Liquid crystal display apparatus
JP2941987B2 (ja) 液晶表示装置およびその駆動方法
JP2847331B2 (ja) 液晶表示装置
KR0148246B1 (ko) 액정 장치의 구동 방법
US5844536A (en) Display apparatus
US5296953A (en) Driving method for ferro-electric liquid crystal optical modulation device
JP2826744B2 (ja) 液晶表示装置
US5471229A (en) Driving method for liquid crystal device
US5646755A (en) Method and apparatus for ferroelectric liquid crystal display having gradational display
JP3141312B2 (ja) 表示素子
US5657038A (en) Liquid crystal display apparatus having substantially the same average amount of transmitted light after white reset as after black reset
EP0607598B1 (en) Method and apparatus for liquid crystal display
US5973657A (en) Liquid crystal display apparatus
JPH0485517A (ja) 液晶素子および液晶駆動方法
JP3101790B2 (ja) 液晶表示素子
JP2502292B2 (ja) 光学変調素子の駆動法
JPH075435A (ja) 液晶素子の駆動方法
JPH06235904A (ja) 強誘電性液晶表示素子
US5757350A (en) Driving method for optical modulation device
JP2505760B2 (ja) 光学変調素子の駆動法
JPH06337403A (ja) 液晶素子の駆動方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000718

LAPS Cancellation because of no payment of annual fees