JPH06242749A - Liquid crystal driving device - Google Patents

Liquid crystal driving device

Info

Publication number
JPH06242749A
JPH06242749A JP5296393A JP5296393A JPH06242749A JP H06242749 A JPH06242749 A JP H06242749A JP 5296393 A JP5296393 A JP 5296393A JP 5296393 A JP5296393 A JP 5296393A JP H06242749 A JPH06242749 A JP H06242749A
Authority
JP
Japan
Prior art keywords
data
line
transistors
liquid crystal
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5296393A
Other languages
Japanese (ja)
Inventor
Mitsuharu Izawa
光春 伊澤
Original Assignee
Casio Comput Co Ltd
カシオ計算機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Comput Co Ltd, カシオ計算機株式会社 filed Critical Casio Comput Co Ltd
Priority to JP5296393A priority Critical patent/JPH06242749A/en
Publication of JPH06242749A publication Critical patent/JPH06242749A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide the liquid crystal driving device which drives TFT liquid crystal stably at a high speed. CONSTITUTION:Transistors TR11-TR1 of driving control circuits Dr1-Drm supply display data of an analog data line 4 to capacitors C11-C1m when inputting select signals SS1, SS2...SSm from a shift register 3 and transistors TR31-TR3m initialize capacitances C21-C2m charged on data lines DL1-DLm and initializes pixel capacitances G11-G1m..., Gn1-Gnm through switching transistors ST11-STn1... ST1m-STnm which ore turned on at that time, if a clear signal CS is inputted from a clear signal line 7. Transistors Tr21-Tr2m, if a latch signal RS is inputted from a latch signal line 6, supply display data of capacitances C11-C1m to the pixel capacitances G11-Gn1..., G1m-Gnm through data lines DL1-DLm.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、液晶駆動装置に関し、
詳細には、薄膜トランジスタ(以下、TFT:thin fil
m transistorという)によるアクティブマトリクス型の
液晶表示装置(以下、LCD:liquid crystal display
という)における液晶駆動装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal driving device,
For details, refer to thin film transistor (hereinafter, TFT: thin fil)
m matrix) active matrix type liquid crystal display device (LCD: liquid crystal display)
Said) in the liquid crystal driving device.

【0002】[0002]

【従来の技術】近時、例えば、ワードプロセッサやパー
ソナルコンピュータ等に代表される情報処理装置におい
ては、高性能・高機能化と共に小型化が進み、本体の小
型・軽量化のために、その表示装置にも軽量、かつ、薄
いものが望まれている。
2. Description of the Related Art Recently, for example, in an information processing device represented by a word processor, a personal computer, etc., the display device has been improved in size and weight as the performance and function have been improved. Especially, lightweight and thin ones are desired.

【0003】このため、通常の陰極線管(CRT:cath
ode ray tube)を用いた表示装置と比較して極めて薄型
で、低消費電力であることから今後の表示装置の主流と
なるべくLCDが数多く開発されている。
Therefore, an ordinary cathode ray tube (CRT: cath) is used.
Compared with a display device using an ode ray tube, it is extremely thin and consumes less power, so many LCDs have been developed to become the mainstream of future display devices.

【0004】現在、多数市場に提供されているLCD
は、大別して、TN(Twisted Nemat-ic)やSTN(Su
per Twisted Nematic )による単純マトリクス型LCD
と、TFT(Thin Film Transistor)やMIM(Metal
Insulator Metal )によるアクティブマトリクス型LC
Dとの2種類のLCDが一般的であり、アクティブマト
リクス型LCDは、単純マトリクス型LCDと比較し
て、きめ細かい中間調の制御ができるとともに、高いコ
ントラスト比が確保でき、さらに、応答速度が速いこと
などから、高画質で多階調のカラー表示が求められる分
野においては数多く利用されている。特に、3端子素子
であるTFTを用いたアクティブマトリクス型LCDは
CRTに匹敵する高画質が得られることから特に注目さ
れている。
LCDs currently provided in many markets
Are roughly classified into TN (Twisted Nemat-ic) and STN (Su
simple matrix LCD by per Twisted Nematic
And TFT (Thin Film Transistor) and MIM (Metal
Insulator Metal) active matrix LC
Generally, two types of LCDs, D and D, are used. The active matrix type LCD can control fine halftones, can secure a high contrast ratio, and has a high response speed as compared with the simple matrix type LCD. Therefore, it is widely used in the field where high-quality and multi-gradation color display is required. In particular, an active matrix type LCD using a TFT which is a three-terminal element has been particularly noted because it can obtain a high image quality comparable to that of a CRT.

【0005】このようなTFTアクティブマトリクス型
の液晶表示パネルを含む液晶駆動装置は、従来、液晶表
示パネル、走査側駆動回路、データ側駆動回路から構成
されており、液晶表示パネルは、2枚の電極層の間にス
イッチング素子であるTFTと画素容量(液晶)とをマ
トリックス状に形成されている。すなわち、液晶表示パ
ネルは、各画素毎にTFTと画素容量とを備えており、
1フレームの走査期間中に1ラインずつ駆動される。
A liquid crystal driving device including such a TFT active matrix type liquid crystal display panel has conventionally been composed of a liquid crystal display panel, a scanning side driving circuit and a data side driving circuit. TFTs which are switching elements and pixel capacitors (liquid crystals) are formed in a matrix between the electrode layers. That is, the liquid crystal display panel includes a TFT and a pixel capacitance for each pixel,
It is driven line by line during the scanning period of one frame.

【0006】走査側駆動回路は、通常、シフトレジスタ
と複数のバッファアンプとを備え、液晶表示パネルの走
査信号線を走査するとともに、走査により選択された走
査信号線から液晶表示パネル内のTFTのゲートにゲー
ト駆動信号を出力し、TFTのオン・オフ動作を制御す
る。
The scanning side drive circuit usually comprises a shift register and a plurality of buffer amplifiers, scans the scanning signal lines of the liquid crystal display panel, and scans the scanning signal lines selected by the scanning of the TFTs in the liquid crystal display panel. A gate drive signal is output to the gate to control the on / off operation of the TFT.

【0007】データ側駆動回路は、液晶表示パネルの各
画素に対して書き込みを行うべく、走査側駆動回路によ
って選択された任意のTFTを介して画素容量に表示デ
ータを出力する。
The data side drive circuit outputs the display data to the pixel capacitance through an arbitrary TFT selected by the scanning side drive circuit so as to write to each pixel of the liquid crystal display panel.

【0008】そして、TFTを用いた液晶表示装置にお
いては、従来、データ側駆動回路は、一般に、シフトレ
ジスタが使用されており、走査側駆動回路によって選択
された画素容量に転送クロックに基づいて順次所定時間
間隔毎に表示データを供給するという点順次方式により
駆動している。
In a liquid crystal display device using a TFT, conventionally, a shift register is generally used as a data side driving circuit, and pixel capacitances selected by the scanning side driving circuit are sequentially applied based on a transfer clock. The driving is performed by a dot-sequential method in which display data is supplied at predetermined time intervals.

【0009】すなわち、走査側駆動回路により表示する
走査ラインが選択され、この選択された走査ラインの各
画素にデータ側駆動回路から転送クロックに同期して順
次表示データが供給されて、選択された走査ラインの各
画素が順次表示される。
That is, a scan line to be displayed is selected by the scan side drive circuit, and display data is sequentially supplied from the data side drive circuit to each pixel of the selected scan line in synchronization with the transfer clock to be selected. Each pixel on the scan line is sequentially displayed.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、このよ
うな従来の液晶駆動装置にあっては、データ側駆動回路
はデータライン毎に順次所定時間間隔毎に入力される転
送クロックに基づいて選択された走査ライン上の各画素
容量に表示データを出力する点順次方式を採用していた
ため、各画素への表示データの出力にこの転送クロック
の間隔だけ時間差が発生し、最初のデータラインの画素
から最終のデータラインの画素へと表示データが書き込
まれるまでに遅延が発生する。その結果、走査期間のタ
イミングによっては、表示データの重複が発生し、表示
が不安定になるという問題があった。そして、この問題
は、画素数が増加するに従って顕著にあらわれる。
However, in such a conventional liquid crystal driving device, the data side driving circuit is selected based on the transfer clock which is sequentially input for each data line at predetermined time intervals. Since the dot-sequential method that outputs the display data to each pixel capacity on the scanning line is adopted, a time difference occurs in the output of the display data to each pixel by the interval of this transfer clock, and the pixel from the first data line to the final There is a delay before the display data is written to the pixels of the data line. As a result, depending on the timing of the scanning period, there is a problem that display data is duplicated and the display becomes unstable. Then, this problem becomes more prominent as the number of pixels increases.

【0011】そこで、本発明は、TFTを用いた液晶表
示装置に対して、高速で、かつ安定した表示を行うこと
のできる液晶駆動装置を提供することを目的としてい
る。
Therefore, an object of the present invention is to provide a liquid crystal drive device capable of performing stable display at high speed with respect to a liquid crystal display device using a TFT.

【0012】[0012]

【課題を解決するための手段】本発明は、基板上に列方
向及び行方向にマトリックス状に形成されたスイッチン
グトランジスタと画素容量のうち、選択された走査ライ
ン上に位置する各画素容量にデータラインを介して順次
所定時間間隔毎に表示データを出力する液晶駆動装置に
おいて、前記データライン毎に設けられ前記順次所定時
間間隔毎に出力される表示データを保持するデータ保持
手段と、前記データライン毎に設けられ各データライン
を共通電位に接続して該データライン上の電荷をクリア
する第1スイッチ手段と、前記データ保持手段の保持す
る表示データを前記データラインを介して前記各画素容
量に一斉に出力する第2スイッチ手段と、を備え、前記
第1スイッチ手段により各データライン上の電荷をクリ
アした後、前記第2スイッチ手段により前記データ保持
手段から走査ライン上の前記各画素容量に表示データを
一斉に出力することにより、上記目的を達成している。
According to the present invention, among the switching transistors and pixel capacitors formed in a matrix in the column direction and the row direction on a substrate, data is stored in each pixel capacitor located on a selected scanning line. In a liquid crystal drive device that sequentially outputs display data at predetermined time intervals via lines, a data holding unit that is provided for each data line and that holds display data sequentially output at predetermined time intervals, and the data line First switch means provided for each of the data lines to connect a common potential to clear charges on the data lines, and display data held by the data holding means to the pixel capacitors via the data lines. Second switch means for outputting all at once, and after the charge on each data line is cleared by the first switch means, By outputting the display data simultaneously to each pixel capacitance on the scan line from said data holding means by a switch means, to achieve the above objects.

【0013】[0013]

【作用】本発明によれば、順次所定時間間隔毎に供給さ
れる表示データを一旦データ保持手段に保持し、各デー
タライン上の電荷をクリアした後、データ保持手段に保
持した表示データをデータラインを介して各画素容量に
一斉に出力しているので、走査ライン上の各画素容量に
遅延を生じさせることなく、一斉に表示データを供給す
ることができるとともに、表示データの出力に際して、
前の表示データの影響を除去することができる。その結
果、高速で駆動しても、安定した表示を行わせることが
できる。
According to the present invention, the display data sequentially supplied at predetermined time intervals is temporarily held in the data holding means, the charges on each data line are cleared, and then the display data held in the data holding means is changed to the data. Since it is simultaneously output to each pixel capacity via the line, it is possible to supply the display data all at once without causing a delay in each pixel capacity on the scanning line, and at the time of outputting the display data,
The effect of previous display data can be eliminated. As a result, stable display can be performed even when driven at high speed.

【0014】また、前記各データラインを第1スイッチ
手段を介して共通電位に接続して該データライン上の電
荷をクリアする第2スイッチ手段を介して前記データ保
持手段から出力される表示データを前記画素容量に一斉
に供給しているので、表示に対応した正確な表示を行う
ことができる。
Further, the display data output from the data holding means is connected to the common potential via the first switch means and the second switch means for clearing the charges on the data lines. Since the pixel capacities are supplied all at once, accurate display corresponding to the display can be performed.

【0015】[0015]

【実施例】以下、本発明を実施例に基づいて説明する。EXAMPLES The present invention will be described below based on examples.

【0016】図1、図2は本発明に係る液晶駆動装置の
一実施例を示す図である。
1 and 2 are views showing an embodiment of a liquid crystal drive device according to the present invention.

【0017】図1は、本実施例における液晶駆動装置1
の構成図であり、特に、TFTを用いた液晶表示パネル
2のデータ側駆動回路部分を示している。
FIG. 1 shows a liquid crystal drive device 1 according to this embodiment.
FIG. 3 is a configuration diagram of the above, and particularly shows a data side drive circuit portion of the liquid crystal display panel 2 using a TFT.

【0018】図1において、液晶駆動装置1は、シフト
レジスタ3と複数の駆動制御回路Dr1〜Drmを備え
ている。
In FIG. 1, the liquid crystal drive device 1 includes a shift register 3 and a plurality of drive control circuits Dr1 to Drm.

【0019】液晶表示パネル2は、複数のスイッチング
トランジスタST11〜STnmと画素容量G11〜G
nmが行方向及び列方向にマトリックス状に形成されて
おり、各列方向の画素容量G11〜Gn1、・・・、G
1m〜Gnmは、それぞれスイッチトランジスタST1
1〜STn1、・・・、ST1m〜STnmを介してデ
ータラインDL1〜DLmに接続されている。また各行
方向のスイッチングトランジスタST11〜ST1m、
・・・、STn1〜STnmは、それぞれゲートライン
GL1〜GLnに接続されており、ゲートラインGL1
〜GLnにゲート信号が供給されると、オンする。
The liquid crystal display panel 2 includes a plurality of switching transistors ST11 to STnm and pixel capacitors G11 to G.
nm are formed in a matrix shape in the row direction and the column direction, and the pixel capacitances G11 to Gn1, ..., G in each column direction.
1m to Gnm is a switch transistor ST1
1 to STn1, ..., ST1m to STnm, and are connected to the data lines DL1 to DLm. In addition, switching transistors ST11 to ST1m in each row direction,
, STn1 to STnm are connected to the gate lines GL1 to GLn, respectively, and the gate lines GL1
When a gate signal is supplied to ˜GLn, it turns on.

【0020】各駆動制御回路Dr1〜Drmは、トラン
ジスタTr11〜Tr1m、Tr21〜Tr2m、Tr
31〜Tr3m及びコンデンサC11〜C1m、C21
〜C2mを備えており、各トランジスタTr11〜Tr
1m、・・・Tr31〜Tr3mは、nチャネルMOS
型FET(Field Effect Transistor )が使用されてい
る。
The drive control circuits Dr1 to Drm include transistors Tr11 to Tr1m, Tr21 to Tr2m, Tr.
31 to Tr3m and capacitors C11 to C1m and C21
To C2m, and each of the transistors Tr11 to Tr
1m, ... Tr31 to Tr3m are n-channel MOS
A type FET (Field Effect Transistor) is used.

【0021】トランジスタTr11〜Tr1mは、その
ゲート電極にシフトレジスタ3の各出力端子が接続さ
れ、そのソース電極にアナログデータライン4が接続さ
れている。また、各トランジスタTr11〜Tr1mの
ドレイン電極は、それぞれコンデンサC11〜C1mの
一端に接続されており、コンデンサC11〜C1mの他
端は、コモンライン5に接続されている。このコモンラ
イン5は、図外のコモン電圧電源に接続されており、常
に、コモン電位に維持されている。したがって、各トラ
ンジスタTr11〜Tr1mは、シフトレジスタ3から
選択信号SS1、SS2・・・SSmが入力されると、
オンして、そのときアナログデータライン4に供給され
ている表示データ(アナログデータ)をコンデンサC1
1〜C1mに供給し、コンデンサC11〜C1mは、供
給された表示データを電荷として蓄える。
Each of the transistors Tr11 to Tr1m has its gate electrode connected to each output terminal of the shift register 3, and its source electrode connected to the analog data line 4. The drain electrodes of the transistors Tr11 to Tr1m are connected to one ends of the capacitors C11 to C1m, respectively, and the other ends of the capacitors C11 to C1m are connected to the common line 5. The common line 5 is connected to a common voltage power source (not shown) and is always maintained at the common potential. Therefore, each of the transistors Tr11 to Tr1m receives the selection signals SS1, SS2 ... SSm from the shift register 3,
When turned on, the display data (analog data) supplied to the analog data line 4 at that time is transferred to the capacitor C1.
1 to C1m, and the capacitors C11 to C1m store the supplied display data as electric charges.

【0022】またコンデンサC11〜C1mの一端は、
トランジスタ(第2スイッチ手段)Tr21〜Tr2m
のソース電極に接続されており、トランジスタTr21
〜Tr2mのドレイン電極は、上記データラインDL1
〜DLmに接続されている。このデータラインDL1〜
DLmとコモンライン5との間には、容量C21〜C2
mが図示されているが、これは各データラインDL1〜
DLmに蓄積される容量を示すものであり、後述の動作
説明にて詳述する。そして、各トランジスタTr21〜
Tr2mのゲート電極は、ラッチ信号ライン6に接続さ
れており、ラッチ信号ライン6には、図外のラッチ信号
出力回路からラッチ信号RSが供給される。したがっ
て、トランジスタTr21〜Tr2mは、ラッチ信号R
Sが入力されると、オンして、コンデンサC11〜C1
mに電荷として蓄えられている表示データをデータライ
ンDL1〜DLmに供給され、容量C21〜C2mとし
て蓄積されるとともに、当該データラインDL1〜DL
mに接続されたスイッチングトランジスタST11〜S
Tn1、・・・、ST1m〜STnmを介して画素容量
G11〜Gn1、・・・、G1m〜Gnmに供給する。
ところが、各画素容量G11〜Gn1、・・・、G1m
〜Gnmは、それぞれスイッチングトランジスタST1
1〜STn1、・・・、ST1m〜STnmを介してデ
ータラインDL1〜DLmに接続されているため、スイ
ッチングトランジスタST11〜STn1、・・・、S
T1m〜STnmがオンしている時にのみ、すなわち、
図外の走査側駆動回路により選択されているときにの
み、データラインDL1〜DLmを介してコンデンサC
11〜C1mから供給される表示データが入力される。
Further, one ends of the capacitors C11 to C1m are
Transistors (second switch means) Tr21 to Tr2m
Connected to the source electrode of the transistor Tr21
The drain electrodes of Tr2m are the data lines DL1.
To DLm. The data lines DL1 to DL1
Capacitors C21 to C2 are provided between the DLm and the common line 5.
m is shown, but this is for each data line DL1 ...
This shows the capacity accumulated in DLm, and will be described in detail in the operation description below. Then, the transistors Tr21 to Tr21
The gate electrode of Tr2m is connected to the latch signal line 6, and the latch signal RS is supplied to the latch signal line 6 from a latch signal output circuit (not shown). Therefore, the transistors Tr21 to Tr2m receive the latch signal R
When S is input, it turns on and capacitors C11 to C1
The display data stored as electric charges in m are supplied to the data lines DL1 to DLm, are stored as the capacitors C21 to C2m, and are also stored in the data lines DL1 to DLm.
switching transistors ST11 to S connected to m
, ST1m to STnm are supplied to the pixel capacitors G11 to Gn1, ..., G1m to Gnm.
However, each pixel capacitance G11 to Gn1, ..., G1m
To Gnm are switching transistors ST1
1 to STn1, ..., ST1m to STnm, the switching transistors ST11 to STn1, ..., S are connected to the data lines DL1 to DLm.
Only when T1m to STnm is on, that is,
Only when selected by the scanning side drive circuit (not shown), the capacitor C is connected via the data lines DL1 to DLm.
Display data supplied from 11 to C1m is input.

【0023】また、データラインDL1〜DLmには、
トランジスタ(第1スイッチ手段)Tr31〜Tr3m
のソース電極が接続されており、トランジスタTr31
〜Tr3mのドレイン電極は、上記コモンライン5に接
続されている。そして、このトランジスタTr31〜T
r3mのゲート電極は、クリア信号ライン7に接続され
ており、クリア信号ライン7には、図外のクリア信号出
力回路からクリア信号CSが供給される。したがって、
トランジスタTr31〜Tr3mは、クリア信号CSが
入力されると、オンして、データラインDL1〜DLm
をコモンライン5に接続し、データラインDL1〜DL
mに蓄積されている容量C21〜C2mの電荷を初期化
するとともに、このときオンしているスイッチングトラ
ンジスタST11〜STn1、・・・、ST1m〜ST
nmを介して画素容量G11〜G1m、・・・、Gn1
〜Gnmの電荷を初期化する。
Further, the data lines DL1 to DLm include
Transistors (first switch means) Tr31 to Tr3m
The source electrode of is connected to the transistor Tr31.
The drain electrodes of to Tr3m are connected to the common line 5. Then, the transistors Tr31 to T
The gate electrode of r3m is connected to the clear signal line 7, and the clear signal CS is supplied to the clear signal line 7 from a clear signal output circuit (not shown). Therefore,
When the clear signal CS is input, the transistors Tr31 to Tr3m turn on and the data lines DL1 to DLm.
Are connected to the common line 5, and the data lines DL1 to DL
The charges of the capacitors C21 to C2m stored in m are initialized and the switching transistors ST11 to STn1, ..., ST1m to ST turned on at this time are initialized.
, and pixel capacitances G11 to G1m, ..., Gn1
Initialize the charge of ~ Gnm.

【0024】次に、図1に示す液晶駆動装置1の動作に
ついて、図2を参照しつつ説明する。
Next, the operation of the liquid crystal driving device 1 shown in FIG. 1 will be described with reference to FIG.

【0025】図2は、各駆動制御回路Dr1〜Drmに
入力される選択信号SS1、SS2・・・SSm、クリ
ア信号CS及びラッチ信号RSのタイミングチャートで
ある。
FIG. 2 is a timing chart of the selection signals SS1, SS2 ... SSm, the clear signal CS and the latch signal RS which are input to the drive control circuits Dr1 to Drm.

【0026】図1に示す液晶駆動装置1、特に、駆動制
御回路Dr1〜Drmは、各駆動制御回路Dr1〜Dr
mのコンデンサC11〜C1mへの表示データの格納処
理、データラインDL1〜DLmの初期化処理及び表示
データの供給処理を順次行うことにより、1走査ライン
についての駆動を行い、この駆動処理を順次各走査ライ
ンについて実行することにより、液晶表示パネル2の1
画面分の駆動を行う。
The liquid crystal drive device 1 shown in FIG. 1, particularly the drive control circuits Dr1 to Drm, includes drive control circuits Dr1 to Drm.
The display data is stored in the capacitors C11 to C1m of m, the initialization processing of the data lines DL1 to DLm, and the display data supply processing are sequentially performed, thereby driving one scanning line and sequentially performing the driving processing. By executing the scan line, the liquid crystal display panel 1
Drive the screen.

【0027】以下、上記各処理を順次説明する。The above processes will be sequentially described below.

【0028】〈表示データ格納処理〉液晶駆動装置1に
おいては、図2に示すように、シフトレジスタ3から順
次所定時間間隔毎に各駆動制御回路Dr1〜Drmのト
ランジスタTr11〜Tr1mに選択信号SS1、SS
2・・・SSmが出力され、トランジスタTr11〜T
r1mは、選択信号SS1、SS2・・・SSmが入力
されると、オンして、そのときアナログデータライン4
に供給されている表示データをコンデンサC11〜C1
mに順次格納する。すなわち、トランジスタTr11が
オンしているときには、そのときアナログデータライン
4に供給されている表示データがコンデンサC11に供
給され、トランジスタTr12がオンしているときに
は、そのときアナログデータライン4に供給されている
表示データがコンデンサC12に供給される。この動作
を、図2に示すように、各駆動制御回路Dr1〜Drm
について順次行い、最終列の駆動制御回路Dr1〜Dr
mまで、順次トランジスタTr11〜Tr1mをオンし
て、そのときアナログデータライン4に供給されている
表示データをコンデンサC11〜C1mに格納する。
<Display Data Storing Process> In the liquid crystal drive device 1, as shown in FIG. 2, the selection signal SS1 is supplied from the shift register 3 to the transistors Tr11 to Tr1m of the drive control circuits Dr1 to Drm at predetermined time intervals. SS
2 ... SSm is output and the transistors Tr11 to T
r1m is turned on when the selection signals SS1, SS2 ... SSm are input, and at that time, the analog data line 4
Display data supplied to the capacitors C11 to C1
Sequentially store in m. That is, when the transistor Tr11 is on, the display data supplied to the analog data line 4 at that time is supplied to the capacitor C11, and when the transistor Tr12 is on, it is supplied to the analog data line 4 at that time. The display data indicating that it is supplied to the capacitor C12. As shown in FIG. 2, this operation is performed by the drive control circuits Dr1 to Drm.
For the drive control circuits Dr1 to Dr on the last column.
Up to m, the transistors Tr11 to Tr1m are sequentially turned on, and the display data supplied to the analog data line 4 at that time are stored in the capacitors C11 to C1m.

【0029】〈データラインDL1〜DLm初期化処
理〉上記表示データ格納処理により各駆動制御回路Dr
1〜DrmのコンデンサC11〜C1mに表示データを
格納すると、次に、図2に示すように、クリア信号ライ
ン7からクリア信号CSをトランジスタTr31〜Tr
3mに出力して、トランジスタTr31〜Tr3mを一
斉にオンする。トランジスタTr31〜Tr3mは、ク
リア信号CSが入力されると、オンして、データライン
DL1〜DLmをコモンライン5に接続し、このデータ
ラインDL1〜DLmを介して、そのときオンしている
ST11〜STn1、・・・、ST1m〜STnmを介
して画素容量G11〜G1m、・・・、Gn1〜Gnm
がコモンライン5に接続される。
<Data Lines DL1 to DLm Initialization Processing> Each drive control circuit Dr is processed by the above display data storage processing.
When the display data is stored in the capacitors C11 to C1m of 1 to Drm, next, as shown in FIG. 2, the clear signal CS is transmitted from the clear signal line 7 to the transistors Tr31 to Tr.
3m to turn on the transistors Tr31 to Tr3m all at once. When the clear signal CS is input, the transistors Tr31 to Tr3m are turned on to connect the data lines DL1 to DLm to the common line 5, and via the data lines DL1 to DLm, the transistors ST31 to Tr3m are turned on at that time. , ST1m to STnm, and pixel capacitances G11 to G1m, ..., Gn1 to Gnm.
Are connected to the common line 5.

【0030】したがって、図2に示すように、シフトレ
ジスタ3から各駆動制御回路Dr1〜Drmに選択信号
SS1、SS2・・・SSmを順次出力して、各駆動制
御回路Dr1〜DrmのコンデンサC11〜C1mへの
表示データの蓄積が完了した時点で、クリア信号ライン
7を介してクリア信号CSを各トランジスタTr31〜
Tr3mに出力し、データラインDL1〜DLmをコモ
ンライン5に接続することにより、データラインDL1
〜DLmに蓄積されている容量C21〜C2m及び走査
ライン上の画素容量G11〜G1m、・・・、Gn1〜
Gnmをコモン電位に初期化することができる。
Therefore, as shown in FIG. 2, the shift register 3 sequentially outputs the selection signals SS1, SS2 ... SSm to the drive control circuits Dr1 to Drm, and the capacitors C11 to Crm of the drive control circuits Dr1 to Drm. When the storage of the display data in C1m is completed, the clear signal CS is sent through the clear signal line 7 to each of the transistors Tr31 to Tr31.
By outputting to Tr3m and connecting the data lines DL1 to DLm to the common line 5, the data line DL1
To DLm and the pixel capacitances G11 to G1m on the scan line, ...
Gnm can be initialized to the common potential.

【0031】〈表示データ供給処理〉データラインDL
1〜DLm初期化処理が完了すると、図2に示すよう
に、トランジスタTr31〜Tr3mをオフした後、ラ
ッチ信号ライン6にラッチ信号RSを出力して、トラン
ジスタTr21〜Tr2mを一斉にオンさせる。トラン
ジスタTr21〜Tr2mは、オンすると、コンデンサ
C11〜C1mに電荷として蓄積されている表示データ
を、データラインDL1〜DLm及びそのときオンして
いるスイッチングトランジスタST11〜STn1、・
・・、ST1m〜STnmを介して、一斉に当該走査ラ
イン上の画素容量G11〜G1m、・・・、Gn1〜G
nmに供給し、当該走査ライン上の各画素容量G11〜
G1m、・・・、Gn1〜Gnmを駆動する。
<Display data supply processing> Data line DL
When the 1 to DLm initialization process is completed, as shown in FIG. 2, after turning off the transistors Tr31 to Tr3m, the latch signal RS is output to the latch signal line 6 to turn on the transistors Tr21 to Tr2m all at once. When the transistors Tr21 to Tr2m are turned on, the display data accumulated as electric charges in the capacitors C11 to C1m are transferred to the data lines DL1 to DLm and the switching transistors ST11 to STn1, ...
.., Gn1 to G1m, ..., Gn1 to G1m on the scanning line all at once via ST1m to STnm
nm, and each pixel capacitance G11 to G11
, Gn1 to Gnm are driven.

【0032】このように、液晶駆動装置1によれば、T
FTを用いた液晶表示パネル2の駆動に際して、点順次
方式で供給される表示データを、一旦各駆動制御回路D
r1〜DrmのコンデンサC11〜C1mに蓄積し、デ
ータラインDL1〜DLm及び走査ライン上の各画素容
量G11〜G1m、・・・、Gn1〜Gnmをクリアし
た後、トランジスタTr21〜Tr2mを一斉にオンし
て、コンデンサC11〜C1mに蓄積されている表示デ
ータを、走査ライン上の各画素容量G11〜G1m、・
・・、Gn1〜Gnmに、一斉に供給することができる
ので、表示データが重複して各画素容量G11〜G1
m、・・・、Gn1〜Gnmに供給されることを防止す
ることができ、高速で、安定した駆動を行うことができ
る。
As described above, according to the liquid crystal driving device 1, the T
At the time of driving the liquid crystal display panel 2 using the FT, the display data supplied by the dot-sequential method is temporarily changed to each drive control circuit D.
After accumulating in the capacitors C11 to C1m of r1 to Drm and clearing the pixel capacitances G11 to G1m, ..., Gn1 to Gnm on the data lines DL1 to DLm and the scanning lines, the transistors Tr21 to Tr2m are turned on all at once. Then, the display data accumulated in the capacitors C11 to C1m are converted into pixel capacitances G11 to G1m on the scanning line ,.
.., Gn1 to Gnm can be supplied all at once, so that display data is duplicated and the pixel capacities G11 to G1 are overlapped.
, Gn1 to Gnm can be prevented and stable driving can be performed at high speed.

【0033】また、このときデータラインDL1〜DL
mに蓄積されている容量C21〜C2mは、クリア信号
CSを各トランジスタTr31〜Tr3mに供給して初
期化した上、ラッチ信号RSを各トランジスタTr21
〜Tr2mに出力して、所定の走査ライン上の画素容量
に供給しているので、表示データに対応した正確な表示
を行うことができる。
At this time, the data lines DL1 to DL
The capacitors C21 to C2m stored in m are initialized by supplying the clear signal CS to the respective transistors Tr31 to Tr3m and then resetting the latch signal RS to the respective transistors Tr21.
.. to Tr2m and supplies it to the pixel capacitance on a predetermined scanning line, accurate display corresponding to display data can be performed.

【0034】[0034]

【発明の効果】本発明によれば、順次所定時間間隔毎に
供給される表示データを一旦データ保持手段に保持し、
各データライン上の電荷をクリアした後、データ保持手
段に保持した表示データをデータラインを介して各画素
容量に一斉に出力しているので、走査ライン上の各画素
容量に遅延を生じさせることなく、一斉に表示データを
供給することができるとともに、表示データの出力に際
して、前の表示データの影響を除去することができる。
その結果、高速で駆動しても、安定した表示を行わせる
ことができる。
According to the present invention, the display data sequentially supplied at predetermined time intervals are temporarily held in the data holding means,
After clearing the charges on each data line, the display data held in the data holding means is simultaneously output to each pixel capacitance via the data line, so that each pixel capacitance on the scanning line is delayed. Instead, the display data can be supplied all at once, and the influence of the previous display data can be removed when the display data is output.
As a result, stable display can be performed even when driven at high speed.

【0035】また、前記各データラインを第1スイッチ
手段を介して共通電位に接続して該データライン上の電
荷をクリアするとともに、第2スイッチ手段を介して前
記データ保持手段から出力される表示データを前記各画
素容量に一斉に供給しているので、表示データに対応し
た正確な表示を行うことができる。
In addition, each of the data lines is connected to a common potential via the first switch means to clear the charge on the data line, and the display output from the data holding means via the second switch means. Since the data is supplied to the respective pixel capacities all at once, accurate display corresponding to the display data can be performed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の液晶駆動装置の一実施例の概略構成
図。
FIG. 1 is a schematic configuration diagram of an embodiment of a liquid crystal drive device of the present invention.

【図2】図1のデータ側駆動回路の駆動波形を示すタイ
ミングチャート。
FIG. 2 is a timing chart showing drive waveforms of the data side drive circuit of FIG.

【符号の説明】[Explanation of symbols]

1 液晶駆動装置 2 液晶表示パネル 3 シフトレジスタ 4 アナログデータライン 5 コモンライン 6 ラッチ信号ライン 7 クリア信号ライン Dr1〜Drm 駆動制御回路 Tr11〜Tr1m、Tr21〜Tr2m、Tr31〜
Tr3m トランジスタ C11〜C1m、C21〜C2m 各データラインDL
1〜DLmに蓄積される容量 DL1〜DLm データライン G11〜G1m、・・・、Gn1〜Gnm 画素容量 ST11〜STn1、・・・、ST1m〜STnm ス
イッチングトランジスタ GL1〜GLn ゲートライン SS1〜SSm 選択信号 CS クリア信号 RS ラッチ信号
DESCRIPTION OF SYMBOLS 1 Liquid crystal drive device 2 Liquid crystal display panel 3 Shift register 4 Analog data line 5 Common line 6 Latch signal line 7 Clear signal line Dr1-Drm Drive control circuit Tr11-Tr1m, Tr21-Tr2m, Tr31-
Tr3m Transistors C11 to C1m, C21 to C2m Each data line DL
1 to DLm capacitances DL1 to DLm data lines G11 to G1m, ..., Gn1 to Gnm pixel capacitances ST11 to STn1, ..., ST1m to STnm switching transistors GL1 to GLn gate lines SS1 to SSm selection signals CS Clear signal RS latch signal

Claims (1)

    【特許請求の範囲】[Claims]
  1. 【請求項1】 基板上に列方向及び行方向にマトリック
    ス状に形成されたスイッチングトランジスタと画素容量
    のうち、選択された走査ライン上に位置する各画素容量
    にデータラインを介して順次所定時間間隔毎に表示デー
    タを出力する液晶駆動装置において、 前記データライン毎に設けられ前記順次所定時間間隔毎
    に出力される表示データを保持するデータ保持手段と、 前記データライン毎に設けられ各データラインを共通電
    位に接続して該データライン上の電荷をクリアする第1
    スイッチ手段と、 前記データ保持手段の保持する表示データを前記データ
    ラインを介して前記各画素容量に一斉に出力する第2ス
    イッチ手段と、 を備え、前記第1スイッチ手段により各データライン上
    の電荷をクリアした後、前記第2スイッチ手段により前
    記データ保持手段から走査ライン上の前記各画素容量に
    表示データを一斉に出力することを特徴とする液晶駆動
    装置。
    1. A switching transistor and a pixel capacitor formed in a matrix on a substrate in a column direction and a row direction, and each pixel capacitor located on a selected scan line is sequentially provided with a predetermined time interval via a data line. In a liquid crystal drive device that outputs display data for each, data holding means that is provided for each of the data lines and that holds display data that is sequentially output at predetermined time intervals, and data lines that are provided for each of the data lines are provided. First connected to a common potential to clear the charge on the data line
    Switch means and second switch means for simultaneously outputting the display data held by the data holding means to the respective pixel capacitors via the data lines, wherein the first switch means charges the charge on each data line. After clearing, the display data is simultaneously output from the data holding means to the pixel capacitors on the scanning line by the second switch means.
JP5296393A 1993-02-17 1993-02-17 Liquid crystal driving device Pending JPH06242749A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5296393A JPH06242749A (en) 1993-02-17 1993-02-17 Liquid crystal driving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5296393A JPH06242749A (en) 1993-02-17 1993-02-17 Liquid crystal driving device

Publications (1)

Publication Number Publication Date
JPH06242749A true JPH06242749A (en) 1994-09-02

Family

ID=12929549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5296393A Pending JPH06242749A (en) 1993-02-17 1993-02-17 Liquid crystal driving device

Country Status (1)

Country Link
JP (1) JPH06242749A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379605B1 (en) * 1999-09-06 2003-04-10 샤프 가부시키가이샤 Active-matrix-type liquid crystal display device, data signal line driving circuit, and liquid crystal display device driving method
KR100391729B1 (en) * 1995-03-06 2003-11-17 톰슨 멀티미디어 에스 에이 Shift register
KR100759974B1 (en) * 2001-02-26 2007-09-18 삼성전자주식회사 A liquid crystal display apparatus and a driving method thereof
US9218765B2 (en) 2010-09-13 2015-12-22 Samsung Display Co., Ltd. Display device and driving method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100391729B1 (en) * 1995-03-06 2003-11-17 톰슨 멀티미디어 에스 에이 Shift register
KR100379605B1 (en) * 1999-09-06 2003-04-10 샤프 가부시키가이샤 Active-matrix-type liquid crystal display device, data signal line driving circuit, and liquid crystal display device driving method
KR100759974B1 (en) * 2001-02-26 2007-09-18 삼성전자주식회사 A liquid crystal display apparatus and a driving method thereof
US9218765B2 (en) 2010-09-13 2015-12-22 Samsung Display Co., Ltd. Display device and driving method thereof

Similar Documents

Publication Publication Date Title
US7310402B2 (en) Gate line drivers for active matrix displays
JP2955851B2 (en) TFT-LCD drive circuit
US7586473B2 (en) Active matrix array device, electronic device and operating method for an active matrix array device
EP0617398B1 (en) Method for driving active matrix liquid crystal display panel
US6040814A (en) Active-matrix liquid crystal display and method of driving same
US6424328B1 (en) Liquid-crystal display apparatus
US8416173B2 (en) Display system with frame buffer and power saving sequence
US7602465B2 (en) In-plane switching mode liquid crystal display device
KR100602761B1 (en) Liquid-crystal display device and driving method thereof
JP4638917B2 (en) Matrix display device
US7148885B2 (en) Display device and method for driving the same
US6392629B1 (en) Drive circuit for liquid-crystal displays and liquid-crystal display including drive circuits
KR100294164B1 (en) Driving method of active matrix display device
EP0391655B1 (en) A drive device for driving a matrix-type LCD apparatus
US6897843B2 (en) Active matrix display devices
JP2505864B2 (en) Crosstalk reduction method and device for display
EP0298255B1 (en) Circuit for driving a liquid crystal display panel
JP4564222B2 (en) Control circuit for liquid crystal matrix display
US8274460B2 (en) Display driving device and method and liquid crystal display apparatus having the same
US7154488B2 (en) Driver circuit, electro-optical device, and drive method
EP0609843B1 (en) Apparatus for driving liquid crystal display panel for different size images
JP3234131B2 (en) Liquid crystal display
EP1233400B1 (en) Method and device for driving a LCD display
JP2705711B2 (en) Method for removing crosstalk in liquid crystal display device and liquid crystal display device
EP0631271B1 (en) Active matrix display using storage capacitors