JPH06232391A - Semiconductor device and its manufacture - Google Patents
Semiconductor device and its manufactureInfo
- Publication number
- JPH06232391A JPH06232391A JP11605593A JP11605593A JPH06232391A JP H06232391 A JPH06232391 A JP H06232391A JP 11605593 A JP11605593 A JP 11605593A JP 11605593 A JP11605593 A JP 11605593A JP H06232391 A JPH06232391 A JP H06232391A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline
- semiconductor device
- amorphous
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、特に、ポリサイド構造を有する半導体装
置及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device having a polycide structure and a manufacturing method thereof.
【0002】[0002]
【従来の技術】従来、MOS形トランジスタのゲート電
極として、このゲート電極を低抵抗化するために、多結
晶Si膜とこの多結晶Si膜の上に形成されたシリサイ
ド膜(Siと高融点金属との合金で形成された膜)から
なるポリサイド構造を有する電極が用いられている。2. Description of the Related Art Conventionally, as a gate electrode of a MOS transistor, a polycrystalline Si film and a silicide film (Si and refractory metal) formed on the polycrystalline Si film have been used to reduce the resistance of the gate electrode. An electrode having a polycide structure composed of a film formed of an alloy of
【0003】この従来のポリサイド構造を有するゲート
電極を形成する方法を図7を参照して説明する。図7
は、ポリサイド構造を有するゲート電極を形成する工程
を示す断面図である。ポリサイド構造を有するゲート電
極10を形成するためには、先ず、Si基板11の上に
形成されたSiO2 からなるゲート酸化膜12の上に、
減圧CVD法によってSiH4 を熱分解(約620℃)
させて膜厚1500Åの多結晶Si膜13を形成する
(図7(a))。次に、この多結晶Si膜13の上に、
WF6 ガスとSiH4 ガスを用いたCVD法(約450
℃)により、WとSiの混合物であるWSix 膜14を
膜厚1500Å形成する(図7(b))。次に、多結晶
Si膜13とWSix 膜14が形成された半導体装置を
約900℃で熱処理し、多結晶Si膜13とWSix 膜
14との間でSiとWの合金を形成しタングステンシリ
サイド膜15を形成する(図7(c))。次に、多結晶
Si膜13、WSi x 膜14、及びタングステンシリサ
イド膜15を所定の形状にエッチングすることにより、
ポリサイド構造を有するゲート電極10を形成する(図
7(d))。この減圧CVD法を用いたポリサイド構造
の形成方法は、段差カバレージが良好であるため、微細
なデバイスになるほど、利用価値が高いという利点があ
る。A gate having this conventional polycide structure
A method of forming electrodes will be described with reference to FIG. Figure 7
Is a step of forming a gate electrode having a polycide structure
FIG. Gate electrode with polycide structure
In order to form the pole 10, first, on the Si substrate 11,
SiO formed2 On the gate oxide film 12 made of
SiH by low pressure CVD methodFour Pyrolysis (about 620 ℃)
Then, a polycrystalline Si film 13 having a film thickness of 1500 Å is formed.
(FIG. 7 (a)). Next, on the polycrystalline Si film 13,
WF6 Gas and SiHFour CVD method using gas (about 450
℃), WSi which is a mixture of W and Six The membrane 14
A film thickness of 1500Å is formed (FIG. 7B). Then polycrystal
Si film 13 and WSix A semiconductor device having the film 14 formed thereon,
The polycrystalline Si film 13 and WSi are heat treated at about 900 ° C.x film
The alloy of Si and W is formed between
The side film 15 is formed (FIG. 7C). Then polycrystal
Si film 13, WSi x Membrane 14 and Tungsten Silica
By etching the id film 15 into a predetermined shape,
A gate electrode 10 having a polycide structure is formed (FIG.
7 (d)). Polycide structure using this low pressure CVD method
The method of forming the
The more valuable devices are, the higher their utility value is.
It
【0004】[0004]
【発明が解決しようとする課題】上記減圧CVD法を用
いたポリサイド構造の形成方法では、WSix 膜14を
形成する工程で、WF6 ガス中のFが多結晶Si膜13
を通って拡散し、Si基板11やゲート酸化膜12に侵
入する。また、減圧CVD法で形成されたWSi x 膜1
4は高濃度のFを含んでおり、このため後の工程の熱処
理においても、WSix 膜14中のFが多結晶Si膜1
3を通って拡散し、ゲート酸化膜12に侵入する。Si
O2 からなるゲート酸化膜12にFが侵入すると、この
FによりSiO2 のボンドが切られ、フリーの酸素が生
じる。この酸素がSi基板11中のSiや多結晶Si膜
13中のSiと反応することによりSiO2 が形成さ
れ、この結果、ゲート酸化膜12の物理的膜厚(物理的
な膜厚のこと。)や電気的膜厚(物理的膜厚は変化しな
いが、ゲート容量の変化に相当する膜厚のこと。以下で
は、物理的膜厚と電気的膜厚の両者を単に膜厚とい
う。)が増加する。この増加率は初期のゲート酸化膜1
2の厚さの約15%に達することがあり、このゲート酸
化膜12の膜厚の増加によりゲート容量が小さくなる。
また、SiO2 のボンドが切られるためゲート酸化膜の
膜質が劣化し、ゲート耐圧が低下することになる。この
ため、設計どおりのデバイス特性が得られないという問
題がある(IEEE 第12巻、第623頁〜第625
頁参照)。The above low pressure CVD method is used.
In the method of forming the polycide structure, the WSix The membrane 14
In the process of forming, WF6 F in gas is polycrystalline Si film 13
Diffuse through and penetrate the Si substrate 11 and the gate oxide film 12.
To enter. In addition, WSi formed by the low pressure CVD method x Membrane 1
4 contains a high concentration of F, and as a result, the heat treatment of the subsequent process
In theory, WSix F in the film 14 is a polycrystalline Si film 1
3 and diffuses into the gate oxide film 12. Si
O2 When F enters the gate oxide film 12 made of
SiO by F2 Bond is cut and free oxygen is generated
Jijiru This oxygen is the Si or polycrystalline Si film in the Si substrate 11.
SiO by reacting with Si in 132 Formed
As a result, the physical film thickness of the gate oxide film 12 (physical
The film thickness. ) And electrical film thickness (physical film thickness does not change)
The film thickness is equivalent to the change in gate capacitance. Below
Is simply the physical thickness and the electrical thickness.
U ) Increases. This rate of increase is the initial gate oxide
2 can reach about 15% of the thickness of this gating acid
The gate capacitance decreases due to the increase in the film thickness of the oxide film 12.
Also, SiO2 Of the gate oxide film because the bond of
The film quality deteriorates and the gate breakdown voltage decreases. this
Therefore, the device characteristics as designed cannot be obtained.
There is a title (IEEE Vol. 12, pages 623-625).
See page).
【0005】本発明は、上記事情に鑑み、ゲート酸化膜
の膜厚の増加を防止すると共にゲート酸化膜の膜質の劣
化を防止し、設計どおりのデバイス特性を得ることがで
きる半導体装置及びその製造方法を提供することを目的
とする。In view of the above circumstances, the present invention prevents the increase in the film thickness of the gate oxide film, prevents the deterioration of the film quality of the gate oxide film, and obtains the device characteristics as designed and the manufacturing thereof. The purpose is to provide a method.
【0006】[0006]
【課題を解決するための手段】本発明者は上記目的を達
成するために、種々の実験・研究を行った結果、Fが容
易に拡散できる通路をなくすことによりSi基板やゲー
ト酸化膜に侵入するFを減少できることを見い出し、本
発明をなすに至った。具体的には、本発明の半導体装置
は、多結晶Si膜及び該多結晶Si膜の上に形成された
高融点金属シリサイド膜からなるポリサイド構造を有す
る半導体装置において、前記多結晶Si膜が、該多結晶
Si膜の一部もしくは全部の組織が膜厚方向に延びる柱
状組織であると共に該多結晶Si膜の垂直断面方向から
見た結晶粒界間隔が該多結晶Si膜の膜厚以上である結
晶構造を有することを特徴とするものである。The present inventor has conducted various experiments and researches in order to achieve the above-mentioned object. As a result, the invasion of Si into a Si substrate or a gate oxide film is eliminated by eliminating a passage through which F can easily diffuse. As a result, they have found that the amount of F can be reduced, and the present invention has been completed. Specifically, the semiconductor device of the present invention is a semiconductor device having a polycide structure including a polycrystalline Si film and a refractory metal silicide film formed on the polycrystalline Si film, wherein the polycrystalline Si film is A part or all of the structure of the polycrystalline Si film has a columnar structure extending in the film thickness direction, and the grain boundary spacing as viewed from the vertical cross-sectional direction of the polycrystalline Si film is not less than the film thickness of the polycrystalline Si film. It is characterized by having a certain crystal structure.
【0007】また、本発明の半導体装置の製造方法は、
ポリサイド構造を有する半導体装置の製造方法におい
て、(1)前記半導体装置の基板に酸化膜を形成し、
(2)該酸化膜の上にアモルファスSi膜を形成し、
(3)該アモルファスSi膜の上に多結晶Si膜を形成
し、(4)該多結晶Si膜に、該アモルファスSi膜を
電極にするための不純物を注入し、(5)該不純物が注
入された多結晶Si膜の上に高融点金属シリサイド膜を
形成することによりポリサイド構造を形成することを特
徴とするものである。A method of manufacturing a semiconductor device according to the present invention is
In a method of manufacturing a semiconductor device having a polycide structure, (1) an oxide film is formed on a substrate of the semiconductor device,
(2) forming an amorphous Si film on the oxide film,
(3) A polycrystalline Si film is formed on the amorphous Si film, (4) Impurity for implanting the amorphous Si film into an electrode is injected into the polycrystalline Si film, and (5) Impurity is injected into the polycrystalline Si film. A polycide structure is formed by forming a refractory metal silicide film on the formed polycrystalline Si film.
【0008】ここで、上記(3)、(4)の工程に代え
て、(6)アモルファスSi膜が形成された基板を熱処
理して該アモルファスSi膜の少なくとも一部を多結晶
Si膜にし、(7)該多結晶Si膜に、該多結晶Si膜
を電極にするための不純物を注入しても良い。このと
き、不純物の注入により多結晶Si膜の上部が非晶質化
するが、一部結晶が残存する場合もある。Here, instead of the steps (3) and (4), (6) the substrate on which the amorphous Si film is formed is heat-treated to make at least a part of the amorphous Si film a polycrystalline Si film, (7) Impurities for using the polycrystalline Si film as an electrode may be implanted into the polycrystalline Si film. At this time, the upper portion of the polycrystalline Si film is made amorphous by the implantation of impurities, but some crystals may remain.
【0009】また、上記(3)、(4)の工程に代え
て、(8)アモルファスSi膜に、該アモルファスSi
膜を電極にするための不純物を注入し、(9)該アモル
ファスSi膜が形成された基板を熱処理して該アモルフ
ァスSi膜の少なくとも一部を多結晶Si膜にしても良
い。Further, in place of the steps (3) and (4), (8) the amorphous Si film is formed on the amorphous Si film.
Impurities for using the film as an electrode may be implanted, and (9) at least a part of the amorphous Si film may be made into a polycrystalline Si film by heat-treating the substrate on which the amorphous Si film is formed.
【0010】さらに、上記(3)、(4)、(5)の工
程に代えて、(10)アモルファスSi膜の上に高融点
金属とSiからなる膜を形成し、(11)該高融点金属
とSiからなる膜が形成された基板を熱処理し、(1
2)高融点金属シリサイド膜を形成することによりポリ
サイド構造を形成しても良い。Further, instead of the steps (3), (4), and (5), (10) a film made of refractory metal and Si is formed on the amorphous Si film, and (11) the high melting point is formed. The substrate on which the film made of metal and Si is formed is heat treated, and (1
2) A polycide structure may be formed by forming a refractory metal silicide film.
【0011】さらにまた、上記酸化膜上にアモルファス
Si膜を形成する工程に代えて、(13)酸化膜上に多
結晶Si膜を形成し、(14)該多結晶Si膜上にアモ
ルファスSi膜を形成してもよい。さらにまた、上記高
融点金属シリサイド膜が、タングステンシリサイド膜で
あることが好ましい。この他に、高融点金属シリサイド
膜としては、タンタルシリサイド膜、ニッケルシリサイ
ド膜、モリブデンシリサイド膜、白金シリサイド膜、チ
タンシリサイド膜、クロムシリサイド膜、マンガンシリ
サイド膜、コバルトシリサイド膜などを用いることがで
きる。Further, instead of the step of forming an amorphous Si film on the oxide film, (13) a polycrystalline Si film is formed on the oxide film, and (14) an amorphous Si film is formed on the polycrystalline Si film. May be formed. Furthermore, the refractory metal silicide film is preferably a tungsten silicide film. In addition, a tantalum silicide film, a nickel silicide film, a molybdenum silicide film, a platinum silicide film, a titanium silicide film, a chromium silicide film, a manganese silicide film, a cobalt silicide film, or the like can be used as the refractory metal silicide film.
【0012】[0012]
【作用】本発明の半導体装置によれば、高融点金属シリ
サイド膜の下に形成されている多結晶Si膜の一部もし
くは全部の組織が膜厚方向に延びる柱状組織であり、し
かも多結晶Si膜の垂直断面方向から見た結晶粒界間隔
がこの多結晶Si膜の膜厚以上の大粒径のため、この多
結晶Si膜には、高融点金属シリサイド膜を形成するた
めに使用するWF6 ガス中のFや高融点金属シリサイド
膜中のFが拡散できる通路が少ない。この結果、本発明
の半導体装置の多結晶Si膜では、従来の多結晶Si膜
に比べ、Fの粒界拡散を低減できる。According to the semiconductor device of the present invention, a part or the whole of the structure of the polycrystalline Si film formed under the refractory metal silicide film has a columnar structure extending in the film thickness direction, and the polycrystalline Si film has a columnar structure. Since the crystal grain boundary spacing seen from the direction of the vertical cross section of the film is larger than the film thickness of this polycrystalline Si film, the WF used for forming the refractory metal silicide film on this polycrystalline Si film. There are few passages through which F in the 6 gas and F in the refractory metal silicide film can diffuse. As a result, in the polycrystalline Si film of the semiconductor device of the present invention, the grain boundary diffusion of F can be reduced as compared with the conventional polycrystalline Si film.
【0013】また、本発明の半導体装置の製造方法で
は、予めアモルファスSi膜を形成しておき、このアモ
ルファスSi膜の上に高融点金属シリサイド膜を形成す
る。アモルファスSiには結晶粒界が無いため、高融点
金属シリサイド膜を形成するために使用するWF6 ガス
中のFや高融点金属シリサイド膜中のFはアモルファス
Si膜中を容易に拡散できない。また、アモルファスS
i膜を熱処理することにより大粒径の多結晶Si膜を形
成した場合は、この大粒径の多結晶Si膜中では、上記
と同様にFは容易に拡散できない。このため、Si基板
やゲート酸化膜に侵入するFが抑制され、ゲート酸化膜
のSiO2 のボンドが切られることにより生じるフリー
の酸素はほとんどなくなる。この結果、ゲート酸化膜の
膜厚増加はほとんどなく、ゲート容量の低下やゲート耐
圧の劣化が防止され、設計どおりのデバイス特性が得ら
れる。In the method for manufacturing a semiconductor device of the present invention, an amorphous Si film is formed in advance, and a refractory metal silicide film is formed on the amorphous Si film. Since amorphous Si has no grain boundaries, F in the WF 6 gas used for forming the refractory metal silicide film and F in the refractory metal silicide film cannot easily diffuse in the amorphous Si film. In addition, amorphous S
When a large grain size polycrystalline Si film is formed by heat-treating the i film, F cannot be easily diffused in the large grain size polycrystalline Si film as described above. Therefore, F penetrating the Si substrate and the gate oxide film is suppressed, and free oxygen generated by breaking the SiO 2 bond of the gate oxide film is almost eliminated. As a result, there is almost no increase in the thickness of the gate oxide film, the reduction of the gate capacitance and the deterioration of the gate breakdown voltage are prevented, and the device characteristics as designed can be obtained.
【0014】[0014]
【実施例】以下、図面を参照して本発明の実施例を説明
する。図1は、本発明のポリサイド構造を有する半導体
装置の一例を示す断面図である。この半導体装置では、
Si基板11の上にゲート酸化膜12が形成され、この
ゲート酸化膜12の上に多結晶Si膜21が形成され、
この多結晶Si膜21の上にタングステンシリサイド膜
24が形成されている。ここで、多結晶Si膜21を構
成する各結晶粒21a,21b,21cは、図1に示さ
れるように、膜厚方向に延びる柱状組織であり、しかも
垂直断面方向から見た結晶粒界間隔がこの多結晶Si膜
21の膜厚以上である。このためこの多結晶Si膜21
には、タングステンシリサイド膜24を形成するために
使用するWF6 ガス中のFやタングステンシリサイド膜
中のFが容易に拡散できる通路が少ない。この結果、こ
の半導体装置の多結晶Si膜21では、従来の多結晶S
i膜に比べ、Fの粒界拡散を低減できる。この結果、従
来のゲート酸化膜の膜厚増加量である1.1nmに対
し、本実施例ゲート酸化膜の膜厚増加量は0.3nmと
なり、従来に比べ膜厚増加量を半分以下に抑えることが
できる。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a sectional view showing an example of a semiconductor device having a polycide structure of the present invention. In this semiconductor device,
A gate oxide film 12 is formed on the Si substrate 11, a polycrystalline Si film 21 is formed on the gate oxide film 12,
A tungsten silicide film 24 is formed on the polycrystalline Si film 21. Here, as shown in FIG. 1, each of the crystal grains 21a, 21b, and 21c forming the polycrystalline Si film 21 has a columnar structure extending in the film thickness direction, and the crystal grain boundary spacing viewed from the vertical cross-sectional direction. Is more than the film thickness of the polycrystalline Si film 21. Therefore, this polycrystalline Si film 21
In particular, there are few passages through which F in the WF 6 gas used for forming the tungsten silicide film 24 and F in the tungsten silicide film can easily diffuse. As a result, in the polycrystalline Si film 21 of this semiconductor device, the conventional polycrystalline S film 21
The grain boundary diffusion of F can be reduced as compared with the i film. As a result, the film thickness increase amount of the gate oxide film of this embodiment is 0.3 nm, whereas the film thickness increase amount of the conventional gate oxide film is 1.1 nm. be able to.
【0015】次に、図2を参照して本発明の半導体装置
の製造方法の第1実施例を説明する。図2は、本発明の
半導体装置の製造方法によりMOSトランジスタのゲー
ト電極を製造する工程を示す断面図である。Si基板1
1の上に、周知の熱酸化法を用いて900℃で、ゲート
酸化膜31を膜厚10nm形成する(図2(a))。
尚、減圧CVD法を用いて、ゲート酸化膜31を形成し
てもよい。次に、減圧CVD法でSiH4 ガスを用いて
550℃で、アモルファスSi膜32を膜厚100nm
形成する(図2(b))。このアモルファスSi膜32
の形成は、Si2 H6 ガスを用いて480℃で行っても
よい。次に、減圧CVD法を用いて620℃で、多結晶
Si膜33aを膜厚50nm形成する。このとき、アモ
ルファスSi膜32は結晶化し、大粒径多結晶Si膜3
3bになる。この結果、小粒径の多結晶Si膜33aと
大粒径多結晶Si膜33bからなる多結晶Si膜33が
形成される(図2(c))。尚、アモルファスSi膜3
2の一部がアモルファスのままの状態で残ることもあ
る。次に、この多結晶Si膜33に、7×1015c
m-2、30KeVで燐をイオン注入する。この結果、多
結晶Si膜33は一部アモルファス化し、一部アモルフ
ァス化したSi膜33Aになる(図2(d))。次に、
減圧CVD法でWF6 ガスとSiH 4 ガスを使用して4
50℃で、WとSiの混合物であるWSi2.8 膜34を
膜厚150nm形成する(図2(e))。続いて、5%
O2 +95%N2 ガス雰囲気で800℃、10分間熱処
理し、一部アモルファス化したSi膜33Aを固相結晶
化させ、WSi2.8 膜34のシリサイド化を行う。この
とき、WSi2.8 膜34中のFが一部アモルファス化し
たSi膜33Aへ拡散していくが、この一部アモルファ
ス化したSi膜33Aが固相結晶化されてできた多結晶
Si膜は大粒径であり、しかもFの拡散よりもアモルフ
ァスSi膜32が大粒径の多結晶Si膜になる方が速い
ため、Fは大粒径の多結晶Si膜内を拡散することとな
る。大粒径の多結晶Si膜では結晶粒界が少ないため、
ゲート酸化膜へFが拡散する量は低減し、この結果、ゲ
ート酸化膜の電気的な膜厚増加は低減する。熱処理後
は、周知の方法でパターニングすることによりゲート電
極を形成する。Next, referring to FIG. 2, the semiconductor device of the present invention.
A first embodiment of the manufacturing method will be described. FIG. 2 illustrates the invention.
Depending on the method of manufacturing the semiconductor device, the gate of the MOS transistor is
FIG. 7 is a cross-sectional view showing a process of manufacturing a cathode electrode. Si substrate 1
1 at 900 ° C. using well-known thermal oxidation method
The oxide film 31 is formed to a thickness of 10 nm (FIG. 2A).
The gate oxide film 31 is formed by the low pressure CVD method.
May be. Next, SiH is formed by the low pressure CVD method.Four With gas
Amorphous Si film 32 having a thickness of 100 nm at 550 ° C.
Formed (FIG. 2B). This amorphous Si film 32
Formation of Si2 H6 Even at 480 ° C using gas
Good. Next, using a low pressure CVD method at 620 ° C., polycrystal
The Si film 33a is formed with a film thickness of 50 nm. At this time, ammo
The Rufus Si film 32 is crystallized to form the large grain polycrystalline Si film 3
It becomes 3b. As a result, the polycrystalline Si film 33a having a small grain size is formed.
The polycrystalline Si film 33 made of the large grain size polycrystalline Si film 33b is
Formed (FIG. 2C). The amorphous Si film 3
Part of 2 may remain amorphous
It Next, the polycrystalline Si film 33 is coated with 7 × 1015c
m-2, Phosphorous is ion-implanted at 30 KeV. As a result,
A part of the crystalline Si film 33 is made amorphous and a part of the amorphous Si film 33 is made amorphous.
It becomes the Si film 33A made into a mask (FIG. 2 (d)). next,
WF by low pressure CVD method6 Gas and SiH Four Using gas 4
WSi which is a mixture of W and Si at 50 ° C2.8 The membrane 34
A film thickness of 150 nm is formed (FIG. 2E). Then 5%
O2 + 95% N2 Heat treatment in a gas atmosphere at 800 ° C for 10 minutes
And partially solidify the amorphous Si film 33A.
Converted to WSi2.8 The film 34 is silicidized. this
When WSi2.8 Part of F in the film 34 becomes amorphous
It diffuses into the Si film 33A.
Polycrystal formed by solid-phase crystallization of siliconized Si film 33A
The Si film has a large grain size, and is more amorphous than F diffusion.
It is faster that the first Si film 32 is a polycrystalline Si film having a large grain size.
Therefore, F does not diffuse in the large-grain polycrystalline Si film.
It Since a large grain size polycrystalline Si film has few crystal grain boundaries,
The amount of F diffused into the gate oxide film is reduced, and as a result,
The increase in electrical film thickness of the oxide film is reduced. After heat treatment
Is patterned by a well-known method.
Form a pole.
【0016】従来の多結晶Si膜を形成してゲート電極
を形成すると、ゲート酸化膜の電気的な膜厚増加量は
1.1nmとなるが、上記した第1実施例の大粒径の多
結晶Si膜を形成すると、ゲート酸化膜の電気的な膜厚
増加量は0.3nmとなり、従来に比べ膜厚増加量を半
分以下に抑えることができ、しかも膜厚増加量はウエハ
面内で均一となる。When the conventional polycrystalline Si film is formed to form the gate electrode, the electrical film thickness increase of the gate oxide film is 1.1 nm, but the large grain size of the first embodiment described above is large. When the crystalline Si film is formed, the electrical film thickness increase of the gate oxide film becomes 0.3 nm, and the film thickness increase amount can be suppressed to less than half that of the conventional one. Be uniform.
【0017】次に、図3を参照して本発明の半導体装置
の製造方法の第2実施例を説明する。図3は、本発明の
半導体装置の製造方法によりMOSトランジスタのゲー
ト電極を製造する工程を示す断面図である。Si基板1
1の上に、周知の熱酸化法を用いて900℃で、ゲート
酸化膜31を膜厚10nm形成する(図3(a))。
尚、減圧CVD法を用いて、ゲート酸化膜31を形成し
てもよい。次に、減圧CVD法でSiH4 ガスを用いて
550℃で、アモルファスSi膜32を膜厚150nm
形成する(図3(b))。このアモルファスSi膜32
の形成は、Si2 H6 ガスを用いて480℃で行っても
よい。次に、N2 ガス雰囲気で650℃、2時間アニー
ルし、アモルファスSi膜32を大粒径の多結晶Si膜
41にする(図3(c))。尚、800℃、10分間ア
ニールする方法もあるが、大粒径の多結晶Si膜を得る
ためには、低温、長時間アニールの方が核生成速度が小
さくなるため好ましい。次に、この多結晶Si膜41
に、7×1015cm-2、30KeVで燐をイオン注入す
る(図3(d))。次に、減圧CVD法でWF6 ガスと
SiH4 ガスを使用して450℃で、WとSiの混合物
であるWSi2.8 膜34を膜厚150nm形成する(図
3(e))。このWSi2.8 膜34を合金化してタング
ステンシリサイド膜を形成するための熱処理を行う際
に、WSi2.8 膜34中のFが多結晶Si膜41内を拡
散していくが、この多結晶Si膜41は大粒径であるた
め、結晶粒界が少なくFが拡散できる量は低減する。こ
の結果、Fがゲート酸化膜へ侵入する量は低減し、ゲー
ト酸化膜の膜厚増加は低減する。熱処理後は、周知の方
法でパターニングすることによりゲート電極を形成す
る。Next, a second embodiment of the method for manufacturing a semiconductor device of the present invention will be described with reference to FIG. FIG. 3 is a cross-sectional view showing a step of manufacturing a gate electrode of a MOS transistor by the method of manufacturing a semiconductor device according to the present invention. Si substrate 1
A gate oxide film 31 having a film thickness of 10 nm is formed on the substrate 1 at 900 ° C. by using a well-known thermal oxidation method (FIG. 3A).
The gate oxide film 31 may be formed by using the low pressure CVD method. Next, the amorphous Si film 32 is formed to a thickness of 150 nm at 550 ° C. using SiH 4 gas by the low pressure CVD method.
Formed (FIG. 3B). This amorphous Si film 32
May be formed at 480 ° C. using Si 2 H 6 gas. Next, it is annealed at 650 ° C. for 2 hours in an N 2 gas atmosphere to make the amorphous Si film 32 a polycrystalline Si film 41 having a large grain size (FIG. 3C). There is also a method of annealing at 800 ° C. for 10 minutes, but in order to obtain a polycrystalline Si film having a large grain size, annealing at low temperature for a long time is preferable because the nucleation rate becomes smaller. Next, this polycrystalline Si film 41
Then, phosphorus is ion-implanted at 7 × 10 15 cm -2 and 30 KeV (FIG. 3D). Next, a WSi 2.8 film 34, which is a mixture of W and Si, is formed to a thickness of 150 nm at 450 ° C. by using WF 6 gas and SiH 4 gas by the low pressure CVD method (FIG. 3E). When heat treatment for alloying the WSi 2.8 film 34 to form a tungsten silicide film, F in the WSi 2.8 film 34 diffuses in the polycrystalline Si film 41. Has a large grain size, the number of crystal grain boundaries is small and the amount of F that can be diffused is reduced. As a result, the amount of F penetrating into the gate oxide film is reduced, and the increase in the thickness of the gate oxide film is reduced. After the heat treatment, the gate electrode is formed by patterning by a known method.
【0018】上記した第2実施例の方法により、第1実
施例と同様の効果が得られた。次に、図4を参照して本
発明の半導体装置の製造方法の第3実施例を説明する。
図4は、本発明の半導体装置の製造方法によりMOSト
ランジスタのゲート電極を製造する工程を示す断面図で
ある。Si基板11の上に、周知の熱酸化法を用いて9
00℃で、ゲート酸化膜31を膜厚10nm形成する
(図4(a))。尚、減圧CVD法を用いて、ゲート酸
化膜31を形成してもよい。次に、減圧CVD法でSi
H4 ガスを用いて550℃で、アモルファスSi膜32
を膜厚150nm形成する(図4(b))。このアモル
ファスSi膜32の形成は、Si2 H6 ガスを用いて4
80℃で行ってもよい。次に、このアモルファスSi膜
32に、7×1015cm-2、30KeVで燐をイオン注
入する(図4(c))。次に、N2 ガス雰囲気で800
℃、10分間アニールし、アモルファスSi膜32を大
粒径の多結晶Si膜41にする(図4(d))。次に、
減圧CVD法でWF6 ガスとSiH4 ガスを使用して4
50℃で、WSi2.8 膜34を膜厚150nm形成する
(図4(e))。次に、WSi2.8 膜34を合金化して
タングステンシリサイド膜を形成するための熱処理を行
い、その後、周知の方法でパターニングすることにより
ゲート電極を形成する。By the method of the second embodiment described above, the same effect as that of the first embodiment was obtained. Next, a third embodiment of the method for manufacturing a semiconductor device of the present invention will be described with reference to FIG.
FIG. 4 is a cross-sectional view showing a step of manufacturing a gate electrode of a MOS transistor by the method of manufacturing a semiconductor device according to the present invention. 9 is formed on the Si substrate 11 by using a well-known thermal oxidation method.
A gate oxide film 31 having a thickness of 10 nm is formed at 00 ° C. (FIG. 4A). The gate oxide film 31 may be formed by using the low pressure CVD method. Next, a low pressure CVD method is used to form Si.
Amorphous Si film 32 at 550 ° C. using H 4 gas
To a thickness of 150 nm (FIG. 4B). The formation of the amorphous Si film 32 is performed by using Si 2 H 6 gas.
You may perform at 80 degreeC. Next, phosphorus is ion-implanted into the amorphous Si film 32 at 7 × 10 15 cm −2 and 30 KeV (FIG. 4C). Next, in an N 2 gas atmosphere, 800
Annealing is performed at 10 ° C. for 10 minutes to form the amorphous Si film 32 into a large-grain polycrystalline Si film 41 (FIG. 4D). next,
Low pressure CVD method using WF 6 gas and SiH 4 gas 4
A WSi 2.8 film 34 having a thickness of 150 nm is formed at 50 ° C. (FIG. 4E). Next, a heat treatment for alloying the WSi 2.8 film 34 to form a tungsten silicide film is performed, and thereafter, patterning is performed by a known method to form a gate electrode.
【0019】上記した第3実施例の方法により、第2実
施例と同様の作用で同様の効果が得られる。次に、図5
を参照して本発明の半導体装置の製造方法の第4実施例
を説明する。図5は、本実施例の半導体装置の製造方法
の工程を示す断面図である。By the method of the third embodiment described above, the same effect can be obtained with the same operation as the second embodiment. Next, FIG.
A fourth embodiment of the method for manufacturing a semiconductor device of the present invention will be described with reference to FIG. FIG. 5 is a cross-sectional view showing the steps of the method for manufacturing the semiconductor device of this embodiment.
【0020】本実施例のポリサイド構造のゲート電極5
0はCVD法による成膜工程で形成される。先ず、Si
基板11の上に形成されたSiO2 からなるゲート酸化
膜31の上に、Si2 H6 ガスを20cc/min流し
熱分解(450℃〜480℃)することにより膜厚15
00Åの一部アモルファス化したSi膜51を形成する
(図5(a))。次に、この一部アモルファス化したS
i膜51に7×1015cm-2、30KeVで燐をイオン
注入する(図5(b))。次に、この一部アモルファス
化したSi膜51の上に、WF6 ガスとSiH4 ガスを
用いて約450℃で膜厚1500ÅのWSi2.8 膜52
を形成する(図5(c))。次に、一部アモルファス化
したSi膜51とWSi2.8 膜52が形成された半導体
装置を約900℃で熱処理することにより、タングステ
ンシリサイド膜53を形成すると共に一部アモルファス
化したSi膜51を結晶化し多結晶Si膜54にする
(図5(d))。次に、多結晶Si膜54、タングステ
ンシリサイド膜53を所定の形状にエッチングすること
により、ポリサイド構造のゲート電極50を形成する
(図5(e))。また一部アモルファス化したSi膜の
効果をさらにあげるために、合金化の熱処理時に200
℃〜500℃の温度範囲で10〜30分程度低温熱処理
してから900℃まで昇温するというプロセスをとると
よい。尚、低温熱処理は、600℃〜650℃の温度範
囲で2時間〜10時間程度行ってもよい。この低温熱処
理によって、アモルファスSiが一層大粒径の多結晶S
i膜になり、Fの拡散を一層低減するという利点があ
る。The gate electrode 5 of the polycide structure of this embodiment
0 is formed in the film forming process by the CVD method. First, Si
A Si 2 H 6 gas of 20 cc / min was flowed on the gate oxide film 31 made of SiO 2 formed on the substrate 11 to thermally decompose (450 ° C. to 480 ° C.) the film thickness 15
A partially amorphous Si film 51 of 00Å is formed (FIG. 5A). Next, this partially amorphized S
Phosphorus is ion-implanted into the i film 51 at 7 × 10 15 cm −2 and 30 KeV (FIG. 5B). Next, on this partially amorphized Si film 51, a WSi 2.8 film 52 having a film thickness of 1500Å is formed at about 450 ° C. by using WF 6 gas and SiH 4 gas.
Are formed (FIG. 5C). Next, the semiconductor device having the partially amorphized Si film 51 and the WSi 2.8 film 52 is heat-treated at about 900 ° C. to form the tungsten silicide film 53 and the partially amorphized Si film 51 is crystallized. To form a polycrystalline Si film 54 (FIG. 5D). Next, the polycrystalline Si film 54 and the tungsten silicide film 53 are etched into a predetermined shape to form a gate electrode 50 having a polycide structure (FIG. 5E). In addition, in order to further enhance the effect of the partially amorphized Si film, 200
It is advisable to employ a process in which a low temperature heat treatment is performed in the temperature range of ℃ to 500 ℃ for 10 to 30 minutes and then the temperature is raised to 900 ℃. The low temperature heat treatment may be performed in the temperature range of 600 ° C to 650 ° C for about 2 hours to 10 hours. By this low-temperature heat treatment, amorphous Si has a larger grain size
There is an advantage that it becomes an i film and F diffusion is further reduced.
【0021】従来はゲート酸化膜31の上に多結晶Si
膜を形成するため、WSix 膜52を形成した後の熱処
理工程でFが多結晶Si膜の結晶粒界を通って容易に拡
散しゲート酸化膜31に侵入したが、本実施例ではゲー
ト酸化膜31の上に大粒径の多結晶Si膜54を形成し
ているため、Fが容易に拡散できる結晶粒界が少なくゲ
ート酸化膜31に侵入するFの量が抑制される。この結
果、SiO2 からなるゲート酸化膜31に侵入したFに
よりSiO2 のボンドが切られフリーの酸素が生じるこ
とがほとんどない。従って、このフリーの酸素がSi基
板11や一部アモルファス化したSi膜51中のSiと
反応することによりSiO2 が形成されゲート酸化膜1
2の膜厚が増加することが防止され、このゲート酸化膜
31の膜厚の増加によるゲート容量の減少が防止され
る。また、SiO2 のボンドが切られることによるダン
グリングボンドの増大が防止されゲート耐圧の低下が防
止される。これにより、設計どおりのデバイス特性が得
られた。Conventionally, polycrystalline Si is formed on the gate oxide film 31.
In order to form a film, F easily diffused through the grain boundaries of the polycrystalline Si film and entered the gate oxide film 31 in the heat treatment step after the WSi x film 52 was formed. Since the polycrystalline Si film 54 having a large grain size is formed on the film 31, there are few crystal grain boundaries in which F can easily diffuse, and the amount of F entering the gate oxide film 31 is suppressed. As a result, oxygen-free SiO 2 bond is turned off is rarely caused by F that has entered the gate oxide film 31 made of SiO 2. Therefore, the free oxygen reacts with the Si in the Si substrate 11 and the Si in the partially amorphized Si film 51 to form SiO 2 and the gate oxide film 1 is formed.
2 is prevented from increasing, and the gate capacitance is prevented from decreasing due to the increase in the thickness of the gate oxide film 31. In addition, the increase in dangling bonds due to the breaking of the SiO 2 bond is prevented, and the gate breakdown voltage is prevented from decreasing. As a result, the device characteristics as designed were obtained.
【0022】次に、図6を参照して本発明の第5実施例
を説明する。図6はポリサイド構造を有する半導体装置
の製造方法の第5実施例の工程を示す断面図である。本
実施例のポリサイド構造のゲート電極60もCVD法に
よる成膜工程で形成される。先ず、Si基板11の上に
形成されたSiO2 からなるゲート酸化膜31の上に、
SiH4 を熱分解(620℃)することにより膜厚80
0Åの多結晶Si膜61を形成する(図6(a))。次
に、この多結晶Si膜61の上に、Si2 H6 を20c
c/min流し熱分解(450℃〜480℃)すること
により膜厚700Åの一部アモルファス化したSi膜6
2を形成する(図6(b))。次に、この一部アモルフ
ァス化したSi膜62の上に、WF6 ガスとSiH4 ガ
スを用いて約450℃で膜厚1500ÅのWSi2.8 膜
63を形成する(図6(c))。次に、上記の工程で製
造された半導体装置を約900℃で熱処理することによ
り、WSi2.8 膜63を結晶化してタングステンシリサ
イド膜64を形成すると共に一部アモルファス化したS
i膜62を結晶化し多結晶Si膜65にする(図6
(d))。次に、多結晶Si膜61,65、及びタング
ステンシリサイド膜64を所定の形状にエッチングする
ことにより、ポリサイド構造のゲート電極60を形成す
る(図6(e))。Next, a fifth embodiment of the present invention will be described with reference to FIG. FIG. 6 is a cross-sectional view showing the steps of the fifth embodiment of the method of manufacturing a semiconductor device having a polycide structure. The gate electrode 60 having the polycide structure of this embodiment is also formed in the film forming process by the CVD method. First, on the gate oxide film 31 made of SiO 2 formed on the Si substrate 11,
By thermally decomposing SiH 4 (620 ℃), the film thickness becomes 80
A 0Å polycrystalline Si film 61 is formed (FIG. 6A). Next, on the polycrystalline Si film 61, Si 2 H 6 is added to 20c.
Partly amorphized Si film 6 with a film thickness of 700 Å by flowing c / min and thermally decomposing (450 ° C to 480 ° C)
2 is formed (FIG. 6B). Next, a WSi 2.8 film 63 having a film thickness of 1500Å is formed on the partially amorphized Si film 62 by using WF 6 gas and SiH 4 gas at about 450 ° C. (FIG. 6C). Next, the semiconductor device manufactured in the above process is heat-treated at about 900 ° C. to crystallize the WSi 2.8 film 63 to form a tungsten silicide film 64 and partially amorphized S.
The i film 62 is crystallized to form a polycrystalline Si film 65 (see FIG. 6).
(D)). Next, the polycrystalline Si films 61 and 65 and the tungsten silicide film 64 are etched into a predetermined shape to form a gate electrode 60 having a polycide structure (FIG. 6E).
【0023】本実施例によっても、上記他の実施例と同
様に、WSi2.8 膜63を形成する工程で使用するWF
6 ガス中のFが容易に拡散できる結晶粒界がなくゲート
酸化膜31に侵入するFの量が抑制される。この結果、
上記第1実施例と同様に、ゲート容量の低下とゲート耐
圧の劣化が防止され、これにより、設計どおりのデバイ
ス特性が得られる。Also in this embodiment, the WF used in the step of forming the WSi 2.8 film 63 is the same as the other embodiments.
Since there is no crystal grain boundary where F in 6 gas can easily diffuse, the amount of F entering the gate oxide film 31 is suppressed. As a result,
Similar to the first embodiment, the reduction of the gate capacitance and the deterioration of the gate breakdown voltage are prevented, whereby the device characteristics as designed can be obtained.
【0024】なお、上記第6実施例では一部アモルファ
ス化したSi膜の厚さを700Åとしたが、後工程によ
って一部アモルファス化したSi膜の厚さは適宜選択さ
れ、例えば500〜1000Åの範囲で選択される。Although the thickness of the partially amorphized Si film is 700 Å in the sixth embodiment, the thickness of the partially amorphized Si film in the subsequent step is appropriately selected, for example, 500 to 1000 Å. Selected by range.
【0025】[0025]
【発明の効果】以上説明したように、本発明の半導体装
置によれば、多結晶Si膜の一部もしくは全部の組織が
膜厚方向に延びる柱状組織であり、しかも多結晶Si膜
の垂直断面方向から見た結晶粒界間隔がこの多結晶Si
膜の膜厚以上の大粒径のため、従来の多結晶Si膜に比
べ、Fの粒界拡散を低減できる。As described above, according to the semiconductor device of the present invention, a part or all of the structure of the polycrystalline Si film has a columnar structure extending in the film thickness direction, and moreover, the vertical cross section of the polycrystalline Si film. The grain boundary spacing seen from the direction is
Since the grain size is larger than the film thickness of the film, the grain boundary diffusion of F can be reduced as compared with the conventional polycrystalline Si film.
【0026】また、本発明の半導体装置の製造方法で
は、予め大粒径で結晶粒界の少ない多結晶Si膜または
一部アモルファス化したSi膜を形成し、WSi2.8 膜
を形成するため、高融点金属シリサイド膜を形成する際
に使用するWF6 ガス中のFや高融点金属シリサイド膜
中のFは、多結晶Si膜を容易に拡散できない。この結
果、ゲート酸化膜の膜厚増加はほとんどなく、ゲート容
量の低下やゲート耐圧の劣化が防止され、設計どおりの
デバイス特性が得られる。In the method for manufacturing a semiconductor device of the present invention, a polycrystalline Si film having a large grain size and few crystal grain boundaries or a partially amorphized Si film is formed in advance to form a WSi 2.8 film. F in the WF 6 gas used in forming the melting point metal silicide film and F in the refractory metal silicide film cannot easily diffuse into the polycrystalline Si film. As a result, there is almost no increase in the thickness of the gate oxide film, the reduction of the gate capacitance and the deterioration of the gate breakdown voltage are prevented, and the device characteristics as designed can be obtained.
【図1】本発明のポリサイド構造を有する半導体装置の
一例を示す断面図である。FIG. 1 is a sectional view showing an example of a semiconductor device having a polycide structure of the present invention.
【図2】本発明の半導体装置の製造方法の第1実施例の
工程を示す断面図である。FIG. 2 is a cross-sectional view showing the process of the first embodiment of the method for manufacturing a semiconductor device of the present invention.
【図3】本発明の半導体装置の製造方法の第2実施例の
工程を示す断面図である。FIG. 3 is a cross-sectional view showing the process of the second embodiment of the method of manufacturing a semiconductor device of the present invention.
【図4】本発明の半導体装置の製造方法の第3実施例の
工程を示す断面図である。FIG. 4 is a cross-sectional view showing the process of the third embodiment of the method of manufacturing a semiconductor device of the present invention.
【図5】本発明の半導体装置の製造方法の第4実施例の
工程を示す断面図である。FIG. 5 is a cross-sectional view showing the process of the fourth embodiment of the method of manufacturing a semiconductor device of the present invention.
【図6】本発明の半導体装置の製造方法の第5実施例の
工程を示す断面図である。FIG. 6 is a cross-sectional view showing the steps of the fifth embodiment of the method of manufacturing a semiconductor device of the present invention.
【図7】ポリサイド構造を有するゲート電極を形成する
従来の工程を示す断面図である。FIG. 7 is a cross-sectional view showing a conventional process of forming a gate electrode having a polycide structure.
11 Si基板 12,31 ゲート酸化膜 14 WSix 膜 21,33,41 多結晶Si膜 32,51,62 一部アモルファス化したSi膜 34,52,63 WSi2.8 膜 24,53,64 タングステンシリサイド膜 50,60 ポリサイド構造のゲート電極11 Si substrate 12, 31 Gate oxide film 14 WSi x film 21, 33, 41 Polycrystalline Si film 32, 51, 62 Partially amorphized Si film 34, 52, 63 WSi 2.8 film 24, 53, 64 Tungsten silicide film 50,60 Polycide structure gate electrode
Claims (8)
形成された高融点金属シリサイド膜からなるポリサイド
構造を有する半導体装置において、 前記多結晶Si膜が、該多結晶Si膜の一部もしくは全
部の組織が膜厚方向に延びる柱状組織であると共に該多
結晶Si膜の垂直断面方向から見た結晶粒界間隔が該多
結晶Si膜の膜厚以上である結晶構造を有することを特
徴とする半導体装置。1. A semiconductor device having a polycide structure comprising a polycrystalline Si film and a refractory metal silicide film formed on the polycrystalline Si film, wherein the polycrystalline Si film is one of the polycrystalline Si films. Part or all of the structure has a columnar structure extending in the film thickness direction, and has a crystal structure in which the grain boundary spacing seen from the vertical cross-sectional direction of the polycrystalline Si film is equal to or more than the film thickness of the polycrystalline Si film. Characteristic semiconductor device.
テンシリサイド膜であることを特徴とする請求項1記載
の半導体装置。2. The semiconductor device according to claim 1, wherein the refractory metal silicide film is a tungsten silicide film.
造方法において、 前記半導体装置の基板に酸化膜を形成し、 該酸化膜の上にアモルファスSi膜を形成し、 該アモルファスSi膜の上に多結晶Si膜を形成し、 該多結晶Si膜に、前記アモルファスSi膜と該多結晶
Si膜を電極にするための不純物を注入し、 該不純物が注入された多結晶Si膜の上に高融点金属シ
リサイド膜を形成することによりポリサイド構造を形成
することを特徴とする半導体装置の製造方法。3. A method of manufacturing a semiconductor device having a polycide structure, wherein an oxide film is formed on a substrate of the semiconductor device, an amorphous Si film is formed on the oxide film, and a polycrystalline film is formed on the amorphous Si film. A Si film is formed, impurities for forming the amorphous Si film and the polycrystalline Si film as electrodes are implanted into the polycrystalline Si film, and a refractory metal is deposited on the polycrystalline Si film into which the impurities are implanted. A method of manufacturing a semiconductor device, which comprises forming a polycide structure by forming a silicide film.
造方法において、 前記半導体装置の基板に酸化膜を形成し、 該酸化膜の上にアモルファスSi膜を形成し、 該アモルファスSi膜が形成された基板を熱処理して該
アモルファスSi膜の少なくとも一部を多結晶Si膜に
し、 該多結晶Si膜に、該多結晶Si膜を電極にするための
不純物を注入し、 該不純物が注入された前記多結晶Si膜の上に高融点金
属シリサイド膜を形成することによりポリサイド構造を
形成することを特徴とする半導体装置の製造方法。4. A method of manufacturing a semiconductor device having a polycide structure, wherein an oxide film is formed on a substrate of the semiconductor device, an amorphous Si film is formed on the oxide film, and the substrate on which the amorphous Si film is formed. Is heat-treated to form at least a part of the amorphous Si film into a polycrystalline Si film, and impurities for making the polycrystalline Si film into an electrode are implanted into the polycrystalline Si film. A method of manufacturing a semiconductor device, comprising forming a polycide structure by forming a refractory metal silicide film on a crystalline Si film.
造方法において、 前記半導体装置の基板に酸化膜を形成し、 該酸化膜の上にアモルファスSi膜を形成し、 該アモルファスSi膜に、該アモルファスSi膜を電極
にするための不純物を注入し、 該アモルファスSi膜が形成された基板を熱処理して該
アモルファスSi膜の少なくとも一部を多結晶Si膜に
し、 該多結晶Si膜の上に高融点金属シリサイド膜を形成す
ることによりポリサイド構造を形成することを特徴とす
る半導体装置の製造方法。5. A method of manufacturing a semiconductor device having a polycide structure, wherein an oxide film is formed on a substrate of the semiconductor device, an amorphous Si film is formed on the oxide film, and the amorphous Si film is formed on the amorphous Si film. Impurities for making the film into an electrode are implanted, and the substrate on which the amorphous Si film is formed is heat-treated to form at least a part of the amorphous Si film into a polycrystalline Si film, and a high melting point is formed on the polycrystalline Si film. A method of manufacturing a semiconductor device, comprising forming a polycide structure by forming a metal silicide film.
造方法において、 前記半導体装置の基板上に酸化膜を形成し、 該酸化膜の上にアモルファスSi膜を形成し、 該アモルファスSi膜の上に高融点金属とSiからなる
膜を形成し、 該高融点金属とSiからなる膜が形成された基板を熱処
理し、 高融点金属シリサイド膜を形成することによりポリサイ
ド構造を形成することを特徴とする半導体装置の製造方
法。6. A method of manufacturing a semiconductor device having a polycide structure, wherein an oxide film is formed on a substrate of the semiconductor device, an amorphous Si film is formed on the oxide film, and an amorphous Si film is formed on the amorphous Si film. A semiconductor characterized in that a polycide structure is formed by forming a film made of a refractory metal and Si, heat-treating a substrate on which the film made of the refractory metal and Si is formed, and forming a refractory metal silicide film. Device manufacturing method.
テンシリサイド膜である請求項3、4、5又は6記載の
半導体装置の製造方法。7. The method of manufacturing a semiconductor device according to claim 3, wherein the refractory metal silicide film is a tungsten silicide film.
成する工程に代えて、 前記酸化膜上に多結晶Si膜を形成し、 該多結晶Si膜上にアモルファスSi膜を形成すること
を特徴とする請求項3、4、5又は6記載の半導体装置
の製造方法。8. A polycrystalline Si film is formed on the oxide film instead of the step of forming the amorphous Si film on the oxide film, and an amorphous Si film is formed on the polycrystalline Si film. The method for manufacturing a semiconductor device according to claim 3, 4, 5, or 6.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11605593A JPH06232391A (en) | 1992-12-11 | 1993-05-18 | Semiconductor device and its manufacture |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4-331964 | 1992-12-11 | ||
JP33196492 | 1992-12-11 | ||
JP11605593A JPH06232391A (en) | 1992-12-11 | 1993-05-18 | Semiconductor device and its manufacture |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06232391A true JPH06232391A (en) | 1994-08-19 |
Family
ID=26454439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11605593A Pending JPH06232391A (en) | 1992-12-11 | 1993-05-18 | Semiconductor device and its manufacture |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06232391A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0922884A (en) * | 1995-06-30 | 1997-01-21 | Hyundai Electron Ind Co Ltd | Manufacture of semiconductor element |
WO2000002253A3 (en) * | 1998-07-02 | 2000-07-06 | Astropower | Silicon thin-film, integrated solar cell, module, and methods of manufacturing the same |
-
1993
- 1993-05-18 JP JP11605593A patent/JPH06232391A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0922884A (en) * | 1995-06-30 | 1997-01-21 | Hyundai Electron Ind Co Ltd | Manufacture of semiconductor element |
WO2000002253A3 (en) * | 1998-07-02 | 2000-07-06 | Astropower | Silicon thin-film, integrated solar cell, module, and methods of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2891092B2 (en) | Method for manufacturing semiconductor device | |
US6048781A (en) | Semiconductor processing method for providing large grain polysilicon films | |
JPH0870053A (en) | Manufacture of semiconductor device | |
JPH0523055B2 (en) | ||
JP2001024194A (en) | Semiconductor device and manufacture thereof | |
JP2002343742A (en) | DEVICE INCLUDING EPITAXIAL NICKEL SILICIDE FILM ON Si OF (100) FACE OR STABLE NICKEL SILICIDE FILM ON AMORPHOUS Si AND METHOD OF MANUFACTURING IT | |
JPH06333951A (en) | Thin film transistor and its manufacture | |
JP2000150882A (en) | Mis type semiconductor device and its manufacture | |
JP2001319878A (en) | Semiconductor manufacturing method | |
JP3103063B2 (en) | Method for improving the thermal stability of metal polycide structures | |
JP3953696B2 (en) | Manufacturing method of semiconductor device | |
JP2002289558A (en) | METHOD FOR FORMING THERMALLY STABILIZED NICKEL GERMANOSILICIDE ON SiGe | |
JPH06232391A (en) | Semiconductor device and its manufacture | |
JP3359691B2 (en) | Method for manufacturing thin film transistor | |
JP3374455B2 (en) | Method for manufacturing thin film transistor | |
JPH0613402A (en) | Manufacture of semiconductor device | |
JPH03227516A (en) | Manufacture of semiconductor device | |
JP3535465B2 (en) | Method for manufacturing semiconductor device | |
JPH0291932A (en) | Manufacture of semiconductor device | |
JPH0284716A (en) | Semiconductor element and manufacture thereof | |
JP2797200B2 (en) | Polycrystalline silicon electrode and method of manufacturing the same | |
JP3278237B2 (en) | Method for manufacturing thin film transistor | |
JPH0697424A (en) | Manufacture of semiconductor element | |
JPH04370937A (en) | Manufacture of semiconductor device | |
JP2002134527A (en) | Thin-film transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020122 |