JPH06232223A

JPH06232223A - ウエーハのプロービング方法

Info

Publication number: JPH06232223A
Application number: JP1887893A
Authority: JP
Inventors: Tsunehiro Sato; 藤常博佐
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1993-02-05
Filing date: 1993-02-05
Publication date: 1994-08-19

Abstract

(57)【要約】（修正有）【目的】各プロービング装置のウエーハに送られるチ
ップアドレスが相互にずれていても、効率的にチップア
ドレスを揃え、ウエーハ試験時間を短縮できるウエーハ
のプロービング方法を提供する。【構成】複数のプロービング（測定）装置の各ステー
ジにウエーハを載置し、測定装置と半導体試験装置との
間で所定の信号を送受して、ウエーハ上に並列されたチ
ップを測定して合格／失敗を判定する。各ウエーハのチ
ップアドレスを読出し（ＳＴ２１）、それらチップアド
レスが相互に一致しているか否かを比較し（ＳＴ２
２）、一致している場合には各ウエーハのチップを測定
した後（ＳＴ）、各チップアドレスを次のチップアドレ
スへ進め（ＳＴ２８）、一致しない場合には一致するま
での指示回数を計数して（ＳＴ２３）、回数が小さくな
る方を選択しＳＴ２４、追掛る側のウエーハのチップア
ドレスのみを次に進めて測定し（ＳＴ２５）、追跡側の
アドレスを止め測定を停止する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ウエーハのプロービン
グ方法に係り、特に、複数のプロービング装置の各々の
ステージにウエーハを載置し、プロービング装置と半導
体試験装置との間で所定の信号を送受してウエーハ上に
並列されたチップをプロービングしてパス／フェイルを
判定するウエーハのプロービング方法に関する。

【０００２】

【従来の技術】プロービング装置のステージにウエーハ
を載置し、プロービング装置と半導体試験装置との間で
所定の信号を送受してウエーハ上に並列されたチップを
プロービングしてパス／フェイルを判定することが行わ
れている。ウエーハ上に並列されているチップはチップ
アドレスで指定され、このチップアドレスはプロービン
グ装置で次々と発生される。チップアドレスの値はウエ
ーハに並列されているチップの位置、例えばウエーハの
中心部にあるのか周辺部にあるのかは、チップアドレス
の値によってきまる。

【０００３】ステージ上のウエーハは、測定チップ終了
後に逐次、プロービング装置によって機械的に次のアド
レスチップに移動するか、あるいは、半導体試験装置か
らチップアドレスが指定され、それに応じてプロービン
グ装置のステージが移動する。移動したチップアドレス
のチップにはプロービング装置のプローブが当てられ、
半導体試験装置からテスト信号が送られる、応答して指
定されたチップのパス／フェイルが判定される。次に、
チップアドレスが進められ次のチップが測定される。

【０００４】通常、このようなプロービングを行う装置
は、半導体試験装置が高価であるため等の理由により、
１台の半導体試験装置と複数のプロービング装置とから
構成されている。

【０００５】テスト信号をチップに印加しフェイルと判
定されるまでの時間は、種々あるテスト信号のうちのあ
るテスト信号に対してフェイルであれば、その時点でそ
のチップはフェイルと判定され、それ以後のプロービン
グは打ち切られるので一般に短い。これに対して、チッ
プがパスと判定されるためには、すべてのテスト信号に
対してパスであることが確認されなければならない。し
たがって、パスと判定されるまでの時間はフェイルと判
定されるまでの時間に比べて一般にはるかに長い。

【０００６】従来は、各プロービング装置のチップアド
レスは、独立に移動し、設定されていた。

【０００７】

【発明が解決しようとする課題】このため、次のような
問題点が存在していた。各プロービング装置でのウエー
ハチップアドレスが互いにずれていると、互いのチップ
アドレスは以後もずれたまま進められる。したがって、
例えば、あるときは一方のチップアドレスはウエーハの
中心部のチップを指定するのに対し、他方のチップアド
レスはウエーハの周辺部にあるチップを指定する。ま
た、その後チップアドレスが進められて、一方のチップ
アドレスはウエーハの周辺部にあるチップを指定するの
に対し、他方のチップアドレスはウエーハの中心部のチ
ップを指定する。すなわち、各プロービング装置のウエ
ーハに送られるチップアドレスが互いにずれたまま進め
られるために、例えば一方が中心部であるのに対して他
方が周辺部というように、互いのウエーハの異なる位置
を指定しつづけることになる。

【０００８】また、あるチップがパスとフェイルのどち
らに判定されるかの確率は、そのチップがウエーハのど
の位置にあるかに大きく影響される。このため、各プロ
ービング装置に送られるチップアドレスがウエーハの異
なる位置を指定すると、一方のプロービング装置のウエ
ーハのチップはパスであるのに対し、他方のプロービン
グ装置のウエーハのチップはフェイルというように、異
なるパス／フェイル結果が判明する確率が高くなる。異
なるパス／フェイル結果が出た場合には、次の理由によ
りウエーハテストの効率が低下する。すなわち、一方が
フェイルであるため、ただちに次のチップの試験に移る
ことができるにもかかわらず、他方が最終的にパスの結
果がでるまで待機しなければならないからである。

【０００９】したがって、ウエーハテストの効率をあげ
るためには、１台の半導体試験装置を共有して接続され
た複数のプロービング装置は、一方がパスのチップをテ
ストするときは他方もパスのチップをテストし、一方が
フェイルのチップをテストするときは他方もフェイルの
チップをテストすることが必要である。

【００１０】しかしながら、従来は各々のプロービング
装置では、チップアドレスは互いに独立に指定されてお
り、互いのチップアドレスが非同期化していたので、互
いのウエーハテストが足をひっぱりあい全体のテスト時
間を長くする傾向にあった。

【００１１】そこで、本発明の目的は、各プロービング
装置のウエーハに送られるチップアドレスが互いにずれ
ている場合でも効率的にチップアドレスを揃え、ウエー
ハテスト時間を短縮できるウエーハのプロービング方法
を提供することである。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、本発明によるウエーハのプロービング方法は、複数
のプロービング装置の各々のステージにウエーハを載置
し、プロービング装置と半導体試験装置との間で所定の
信号を送受してウエーハ上に並列されたチップをプロー
ビングしてパス／フェイルを判定するウエーハのプロー
ビング方法において、各ウエーハのチップのチップアド
レスを読み出し、各ウエーハの読み出されたチップアド
レスが互いに一致しているか否かを比較し、各チップア
ドレスが一致している場合には各ウエーハのチップをプ
ロービングした後各ウエーハのチップのチップアドレス
を次のチップアドレスへ進め、各チップアドレスが一致
していない場合には、同一のチップアドレスになるまで
のインデックス回数を計数してインデックス回数が少な
くなる方を選択し、追いかける側のウエーハのチップア
ドレスのみを次のチップアドレスに進めてプロービング
するとともに、追いかける側のウエーハのチップアドレ
スを止めてプロービングを停止することを特徴とする。

【００１３】

【作用】各ウエーハの読み出されたチップアドレスが互
いに一致しているか否かを比較する。各チップアドレス
が一致していない場合には、同一のチップアドレスにな
るまでのインデックス回数を計数する。同一のチップア
ドレスになるようにするには、次の２つの方法がある。
チップアドレスの値の少ない方のチップのチップアドレ
スを進めてチップアドレスの値の多い方のチップのチッ
プアドレスを追いかけ場合と、チップアドレスの値の多
い方のチップのチップアドレスを進めて次のウエーハに
進みチップアドレスの値の少ない方のチップのチップア
ドレスを追いかけ場合である。これらの場合のうちイン
デックス回数が少なくなる方、すなわち、同一のチップ
アドレスになるのに必要な進み回数の少ない方を選択す
る。次に、追いかける側のウエーハのチップアドレスの
みを次のチップアドレスに進めてプロービングするとと
もに、追いかける側のウエーハのチップアドレスを止め
てプロービングを停止しておく。このようにすることに
よって、チップアドレスが同一でないときに最小のイン
デックス回数で、チップアドレスを同期化させて、テス
ト時間を短くする。

【００１４】

【実施例】本発明のウエーハのプロービング方法の実施
例を図１乃至図６を参照して説明する。図３に１台のテ
スターとしての半導体試験装置１と、この半導体試験装
置１に接続されたプローバ用ステーションとしての２台
のプロービング装置２、３を示す。プロービング装置
２、３には、テストヘッド４、５が設けられている。テ
ストヘッド４、５には測定針を有するプローブカード
６、７が取り付けられている。また、プロービング装置
２、３にはステージ１０、１１が設けられており、ステ
ージ１０、１１上にはウエーハ８、９が載置されてい
る。ウエーハ８、９は試験されるウエーハロット１２、
１３から搬入され、プロービングされた後、図示しない
経路で排出される。半導体試験装置１はプロービング装
置２、３から送られる信号に基づきテスト信号をプロー
ビング装置２、３へ送り、プロービング装置２、３によ
るプロービング状態が半導体試験装置１へ送られる。こ
のように、本実施例では、半導体試験装置１をマスタ側
として用い、比較、判断等の処理はすべて半導体試験装
置１側で行っている。

【００１５】図２に示すように、プロービング装置２、
３において、あるチップのテスト開始の準備の終了する
と、テスト開始ＯＫの信号が半導体試験装置１へ送られ
る。その後、半導体試験装置１はプロービング装置２、
３で発生されたそれらのチップのアドレスであるチップ
アドレスを読み取る。次に半導体試験装置１において
は、読み取られたチップアドレスが同じであるか否かを
判定する。チップアドレスが同じである場合は、各プロ
ービング装置２、３でプロービングを行い、その後、ア
ドレス駆動信号をプロービング装置２、３へ送信し、各
チップのアドレスチップを１個進める、すなわちインデ
ックスする。また、チップアドレスが異なる場合は、以
下に詳細に説明するように同一のチップアドレスになる
までのインデックス回数を計数し、インデックス回数が
少ない方を選択してからプロービングする。

【００１６】図１に本実施例のプロービング方法のフロ
ーチャートを示す。ＳＴ２０において、チップアドレス
が一致するまでの最小のインデックス回数を計数するた
めに必要な、ウエーハのＸ方向、Ｙ方向の最小値のＸ
_ＭＩＮ、Ｙ_Ｍ _ＩＮおよび最大値Ｘ_ＭＡＸ、Ｙ_ＭＡＸを、
図４（ａ）に示すように設定する。図４（ａ）に示すよ
うに設定した場合、図４（ａ）のδで示すような実際に
チップがない領域をインデックスすることになって誤差
になるが、実用上差支えない。なお、インデックス回数
の計数を厳密に行うためには、実際のチップ位置を行列
で指定すればよい。

【００１７】次にＳＴ２１で、各ステーションでのウエ
ーハ８、９のチップアドレスを各プロービング装置２、
３から読み取る。

【００１８】次にＳＴ２２において、各ステーションで
のチップアドレスが一致しているか否かを比較する。一
致していない場合はＳＴ２３へ進み、一致している場合
はＳＴ２７へ進む。

【００１９】ＳＴ２３では、同一のチップアドレスにな
るまでのインデックス回数を計数する。図４（ｂ）に示
すように、ステーションＡすなわちプロービング装置２
のウエーハ８のチップアドレスがＡにあり、ステーショ
ンＢすなわちプロービング装置３のウエーハ９のチップ
アドレスがＢにあるとしたときについて説明する。具体
的には、インデックス回数の計数は次の２つの場合につ
いて行う。第１は、チップアドレスの値の少ない方のチ
ップのチップアドレスを進めてチップアドレスの値の多
い方のチップのチップアドレスを追いかける場合、すな
わち、ウエーハ８のチップアドレスＡを点線で示したチ
ップアドレスＢに一致するまでチップアドレスＡをイン
デックスする場合のインデックス回数である。第２は、
チップアドレスの値の多い方のチップのチップアドレス
を進めて次のウエーハに進みチップアドレスの値の少な
い方のチップのチップアドレスを追いかける場合、すな
わち、ウエーハ９のチップアドレスＢを進めて、次に検
査すべきウエーハ９の頭部から進み点線で示したチップ
アドレスＡに一致するまでチップアドレスＢをインデッ
クスする場合のインデックス回数である。

【００２０】例えば、図５において、ステーションＡ側
のチップアドレスを（ｘ_Ａ、ｙ_Ａ）、ステーションＢ側
のチップアドレスを（ｘ_Ｂ、ｙ_Ｂ）とする。ウエーハ８
のチップアドレスＡをウエーハ９のチップアドレスＢに
一致させるためのインデックス回数、Ａ→Ｂは、（Ｘ_ＭＡＸ−Ｘ_ＭＩＮ＋１）×（ｙ_Ｂ−ｙ_Ａ−１）＋（Ｘ_ＭＡＸ−ｘ_Ａ）＋ｘ_Ｂとなる。また、ウエーハ９のチップアドレスＢをウエー
ハ８のチップアドレスＡに一致させるためのインデック
ス回数、Ｂ→Ａは、（Ｘ_ＭＡＸ−Ｘ_ＭＩＮ＋１）×（Ｙ_ＭＡＸ−ｙ_Ｂ）＋（Ｘ_ＭＡＸ−ｘ_Ｂ）＋（Ｘ_ＭＡＸ−Ｘ_ＭＩＮ＋１）×（ｙ_Ａ−Ｙ_ＭＩＮ）＋ｘ_Ａとなる。

【００２１】具体的にはＡ→Ｂは１０回、Ｂ→Ａは６回
となる。次に、ＳＴ２４では、ＳＴ２３で２つの方法で
計数したインデックス回数を比較し、少ない方のインデ
ックス回数を選択する。そして、追いかける方のステー
ションを決定する。先に示した例では、Ｂ→Ａの場合を
選択する。この場合、追いかける方のステーションはス
テーションＢである。

【００２２】次に、ＳＴ２５では、追いかける方のステ
ーションのチップアドレスのみをインデックスしながら
プロービングする。追いかけられる方のステーションの
チップアドレスは止めてプロービングすることを停止す
る。

【００２３】先に示した例では、追いかける方のステー
ションはステーションＢであるから、ウエーハ９のチッ
プアドレスＢのみをプロービングしてインデックスし、
ウエーハ８のチップアドレスＡに一致するまで繰り返
す。ステーションＡは停止されたままである。

【００２４】一方、ＳＴ２２において、各ステーション
でのチップアドレスが一致している場合はＳＴ２７へ進
む。ＳＴ２７においては、ステーションＡおよびステー
ションＢのウエーハ８および９をプロービングする。

【００２５】次に、ステーションＡおよびステーション
ＢのチップアドレスＡおよびチップアドレスＢをインデ
ックスする。

【００２６】次に、本実施例のようにチップアドレスを
同期化するプロービング方法と、従来の非同期アドレス
方式のプロービング方法とでウエーハテスト時間を比較
した結果を示す。

【００２７】いま、歩留まりが平均６０％のウエーハが
あったとする。ウエーハの中心部のチップの歩留まりは
８０％、周辺部のチップの歩留まりは２０％とする。中
心部のチップの数は全チップの数の７０％、周辺部にチ
ップ数は全チップの数の３０％とする。プロービングの
結果、パスの結果が出るのに要する時間を６０秒、フェ
イルの結果が出る時間が平均１０秒とする。従来の非同
期アドレス方式の場合は、式（１）に示すようになる。

【００２８】

【数１】これに対して、本実施例の場合は、式（２）に示すよう
になる。

【００２９】

【数２】グロス２００チップ、１ロット２３ウエーハをプロービ
ングした場合には、非同期アドレス方式と本実施例の方
式とでは、（５２．３８秒−４９秒）×２００チップ×
２３ウエーハ÷３６００秒＝４．３８時間となり、約５
時間近く本実施例によるの方がテスト時間の短縮をでき
ることがわかる。

【００３０】本実施例のプロービング方法によれば、以
下のような場合に効果を奏することができる。（１）ウエーハの中心部と周辺部とで歩留まりが異な
り、ウエーハ自体の歩留まりの分布が一様でなくとも、
チップアドレスがずれているために生じるテスト時間の
長時間化を防ぐことができる。（２）ウエーハの特定のアドレスのチップのテストデ
ータを採集する場合、他方のステーションのウエーハの
チップが該当するアドレスにない場合には、測定待ちの
状態にしておかなければならなかった。しかし、本実施
例によれば、他方のステーションのウエーハのチップも
該当する領域に揃えることができる。（３）各ステーションの作業は通常、独立に行われる
ため、積極的にチップアドレスを揃えることをしなけれ
ばチップアドレスはずれたままであり、テスト時間の短
縮を図れない。しかし、本実施例によれば、複数のプロ
ービング装置のチップアドレスを同期化させることによ
り、テスト時間の短縮を図ることができる。（４）１枚のウエーハに、例えば異なるメーカからの
受注による異品種のチップが搭載されることがある。こ
のような場合、チップアドレスを同期化させることがで
きなければ、１台の半導体試験装置を共有する複数のプ
ロービング装置を用いたプロービングを行うことができ
なくなり、１台の半導体試験装置に１台のプロービング
装置を設けてプロービングせざるをえない。しかし、本
実施例によれば、複数のプロービング装置のチップアド
レスを同期化させることができるのでこのような問題は
ない。

【００３１】次に、図６を参照して他の実施例について
説明する。前述の実施例と異なり、本実施例では、プロ
ービング装置２、３をマスタ側として用い、比較、判断
等の処理はすべてプロービング装置２、３側で行ってい
る。このような構成の装置を用いても、前述の実施例と
同様の効果を奏することができる。

【００３２】以上に述べた実施例においては、１台の半
導体試験装置１に２台プロービング装置２、３が接続さ
れた場合のプロービング方法について示したが、本発明
はこれに限らず、１台の半導体試験装置１に３台以上の
プロービング装置が接続された場合であっても構わな
い。

【００３３】

【発明の効果】以上説明したように、本発明によれば、
各プロービング装置のチップアドレスが一致していない
場合には、最小のインデックス回数で各チップアドレス
を一致させるようにしたので、ウエーハテスト時間を短
縮することができる。

【図面の簡単な説明】

【図１】本発明によるウエーハのプロービング方法の一
実施例を示すフローチャート。

【図２】同実施例で使用する装置とその機能を示す図。

【図３】同実施例で使用する装置の概略構成を示す図。

【図４】複数のプロービング装置のウエーハ８、９のチ
ップアドレスを同期化させる方法を示す図。

【図５】インデックス回数の計数について説明する図。

【図６】本発明の他の実施例で使用する装置とその機能
を示す図。

【符号の説明】

１半導体試験装置２プロービング装置３プロービング装置４プロービングヘッド５プロービングヘッド６プローブカード７プローブカード８ウエーハ９ウエーハ１０ステージ１１ステージ１２ウエーハロット１３ウエーハロット

Claims

【特許請求の範囲】

【請求項１】複数のプロービング装置の各々のステージ
にウエーハを載置し、プロービング装置と半導体試験装
置との間で所定の信号を送受してウエーハ上に並列され
たチップをプロービングしてパス／フェイルを判定する
ウエーハのプロービング方法において、各ウエーハのチ
ップのチップアドレスを読み出し、各ウエーハの読み出
されたチップアドレスが互いに一致しているか否かを比
較し、各チップアドレスが一致している場合には各ウエ
ーハのチップをプロービングした後各ウエーハのチップ
のチップアドレスを次のチップアドレスへ進め、各チッ
プアドレスが一致していない場合には、同一のチップア
ドレスになるまでのインデックス回数を計数してインデ
ックス回数が少なくなる方を選択し、追いかける側のウ
エーハのチップアドレスのみを次のチップアドレスに進
めてプロービングするとともに、追いかける側のウエー
ハのチップアドレスを止めてプロービングを停止するこ
とを特徴とするウエーハのプロービング方法。