JPH06232200A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH06232200A
JPH06232200A JP5042172A JP4217293A JPH06232200A JP H06232200 A JPH06232200 A JP H06232200A JP 5042172 A JP5042172 A JP 5042172A JP 4217293 A JP4217293 A JP 4217293A JP H06232200 A JPH06232200 A JP H06232200A
Authority
JP
Japan
Prior art keywords
semiconductor chip
film carrier
sheet
lead
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5042172A
Other languages
Japanese (ja)
Inventor
Tadashi Kamiyama
正 神家満
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP5042172A priority Critical patent/JPH06232200A/en
Publication of JPH06232200A publication Critical patent/JPH06232200A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PURPOSE:To facilitate the packaging of a small-sized semiconductor chip having a lot of pins, and prevent the vertical movement of the semiconductor chip which is generated at the time of transfer mold, in a TAB system using a film carrier. CONSTITUTION:A sheet 30 for leading out wiring wherein a plurality of leads 32 are formed on a sheet substratum 31 is stuck and laminated on a film carrier 20 wherein a plurality of leads 22 are formed on a film substratum 21. Inner leads 22a of the film carrier 20 are bonded to first electrode pads formed on the outer periphery of a semiconductor chip 10. Bonding lead parts 32a of the sheet 30 for leading out wiring are bonded to second electrode pads formed in arbitrary positions of the inner periphery on the semiconductor chip 10. By a transfer mold method, the semiconductor chip 10 is sealed with resin 40. The leading-out of wiring from the second electrode pads is possible, and the semiconductor chip 10 and the film carrier 20 are integrally unified in a body.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、フィルムキャリヤを用
いた半導体装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device using a film carrier.

【0002】[0002]

【従来の技術】半導体チップの実装技術の一つとして、
例えば図6に示すように、半導体チップ1をフィルムキ
ャリヤ20に実装するTAB(Tape Automated Bondin
g)方式が知られている。
2. Description of the Related Art As one of semiconductor chip mounting technologies,
For example, as shown in FIG. 6, a TAB (Tape Automated Bondin) for mounting the semiconductor chip 1 on the film carrier 20.
g) The method is known.

【0003】フィルムキャリヤ20は、ポリイミド樹脂
等からなる可撓性かつ絶縁性を有するフィルム基材21
と、このフィルム基材21上に銅箔等の導電性金属材料
によりパターン形成された複数のリード22とによって
構成されている。フィルム基材21にはデバイス孔23
とアウターリード孔24とが形成され、デバイス孔23
とアウターリード孔24との間にはサポート部21aが
残存されている。各リード22の一端はデバイス孔23
内に突出されたインナーリード22aとなっており、他
端はアウターリード孔24に架橋されたアウターリード
22bとなっている。
The film carrier 20 is a flexible and insulating film base material 21 made of a polyimide resin or the like.
And a plurality of leads 22 pattern-formed on the film base material 21 with a conductive metal material such as copper foil. The device hole 23 is formed in the film substrate 21.
And the outer lead hole 24 are formed, and the device hole 23
The support portion 21 a remains between the outer lead hole 24 and the outer lead hole 24. One end of each lead 22 has a device hole 23.
The inner lead 22a is projected inward, and the other end is an outer lead 22b bridged to the outer lead hole 24.

【0004】上記フィルムキャリヤ20の各インナーリ
ード22aと、半導体チップ1の上面の外周部に形成さ
れた複数の電極パッドとが、それぞれバンプ25を介し
て一括ボンディングされている。
Each inner lead 22a of the film carrier 20 and a plurality of electrode pads formed on the outer peripheral portion of the upper surface of the semiconductor chip 1 are collectively bonded via bumps 25.

【0005】そして、従来から、TAB方式において半
導体チップ1を保護のために樹脂封止するには、主にト
ランスファモールド法が用いられており、金型(図示せ
ず)内において半導体チップ1が樹脂40によって封止
されてパッケージングされる。
Conventionally, the transfer molding method has been mainly used to seal the semiconductor chip 1 with a resin for protection in the TAB method, and the semiconductor chip 1 is formed in a mold (not shown). The resin 40 is sealed and packaged.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上述し
たような従来のTAB方式では、パッケージの小型化が
進行するに伴い、半導体チップ1上の電極パッド数が増
加すると共に電極パッドのピッチが狭くなるので、リー
ド22の引出しに限界が生じていた。特に、チップ上の
内周部にも複数の電極パッドが形成されている、いわゆ
るエリアTAB用の半導体チップにおいては、その半導
体チップからの配線の引出しが極めて困難になるという
問題があった。
However, in the conventional TAB method as described above, the number of electrode pads on the semiconductor chip 1 increases and the pitch of the electrode pads becomes narrower as the package becomes smaller. Therefore, there is a limit in pulling out the lead 22. In particular, in a so-called area TAB semiconductor chip in which a plurality of electrode pads are formed also on the inner peripheral portion of the chip, there is a problem that it is extremely difficult to draw out wiring from the semiconductor chip.

【0007】また、TAB方式におけるフィルムキャリ
ヤ20は極めて薄くかつ可撓性を有しているため、パッ
ケージの小型化及び薄型化が進行した場合、トランスフ
ァモールド法による樹脂封止の際に、樹脂40の内部で
半導体チップ1の位置が上方または下方に変動し易くな
る。これにより、フィルムキャリヤ20または半導体チ
ップ1の表面露出や、フィルムキャリヤ20即ちリード
22の変形等が発生するが、この対策として、トランス
ファモールドの成形条件を最適に設定することは非常に
難しいという問題があった。
Further, since the film carrier 20 in the TAB system is extremely thin and flexible, when the package is made smaller and thinner, the resin 40 is used at the time of resin sealing by the transfer molding method. The position of the semiconductor chip 1 is likely to fluctuate upward or downward inside. As a result, the surface of the film carrier 20 or the semiconductor chip 1 is exposed and the film carrier 20, that is, the lead 22 is deformed, but as a countermeasure against this, it is very difficult to optimally set the molding conditions of the transfer mold. was there.

【0008】そこで本発明は、フィルムキャリヤを用い
るTAB方式において、多ピン化及び小型化された半導
体チップの実装を容易に可能にし、しかもトランスファ
モールド時に生じる半導体チップの上下変動を防止でき
るようにした半導体装置を提供することを目的とする。
In view of the above, the present invention makes it possible to easily mount a multi-pin and miniaturized semiconductor chip in the TAB method using a film carrier, and prevent vertical fluctuation of the semiconductor chip that occurs during transfer molding. An object is to provide a semiconductor device.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
に、本発明による半導体装置は、複数の第1の電極パッ
ドがチップ上の外周部に形成されていると共に複数の第
2の電極パッドがチップ上の内周部の任意の位置に形成
されている半導体チップと、この半導体チップの第1の
電極パッドに接続される複数のリードを有するフィルム
キャリヤと、前記半導体チップの第2の電極パッドに接
続される複数のリードを有する配線引出し用シートとか
らなり、前記フィルムキャリヤ上に前記配線引出し用シ
ートを密着積層し、前記フィルムキャリヤのリードを前
記半導体チップの第1の電極パッドに接合すると共に、
前記配線引出し用シートのリードを前記半導体チップの
第2の電極パッドに接合したものである。
In order to achieve the above object, a semiconductor device according to the present invention has a plurality of first electrode pads formed on an outer peripheral portion of a chip and a plurality of second electrode pads. A semiconductor chip formed on the chip at an arbitrary position on the inner periphery thereof, a film carrier having a plurality of leads connected to a first electrode pad of the semiconductor chip, and a second electrode of the semiconductor chip. A wiring lead-out sheet having a plurality of leads connected to pads, the wiring lead-out sheet is closely laminated on the film carrier, and the lead of the film carrier is bonded to the first electrode pad of the semiconductor chip. Along with
The leads of the wiring drawing sheet are joined to the second electrode pads of the semiconductor chip.

【0010】また、前記配線引出し用シートを、前記フ
ィルムキャリヤ上に複数積層してもよい。
A plurality of the wiring drawing sheets may be laminated on the film carrier.

【0011】なお、前記配線引出し用シートの材料と同
質の材料により形成された補強シートを、前記半導体チ
ップ及び前記フィルムキャリヤの下面に密着固定すると
よい。
A reinforcing sheet made of the same material as that of the wiring drawing sheet may be closely fixed to the lower surfaces of the semiconductor chip and the film carrier.

【0012】さらに、本発明による半導体装置は、上記
のように構成された各半導体装置を、樹脂により封止し
たものである。
Further, the semiconductor device according to the present invention is obtained by encapsulating each of the semiconductor devices constructed as described above with a resin.

【0013】[0013]

【作用】上記のように構成された本発明によれば、フィ
ルムキャリヤのリードによって、半導体チップ上の外周
部に形成された第1の電極パッドから配線が引き出さ
れ、かつ、フィルムキャリヤ上に密着積層された配線引
出し用シートのリードによって、半導体チップ上の内周
部の任意の位置に形成された第2の電極パッドから配線
が引き出されるので、多ピン化及び小型化された半導体
チップを容易に実装することが可能となる。
According to the present invention having the above-described structure, the lead of the film carrier pulls out the wiring from the first electrode pad formed on the outer peripheral portion of the semiconductor chip, and is in close contact with the film carrier. Wiring is drawn out from the second electrode pad formed at an arbitrary position on the inner peripheral portion of the semiconductor chip by the leads of the stacked wiring drawing sheets, so that a semiconductor chip having a large number of pins and a small size can be easily manufactured. Can be implemented in.

【0014】しかも、第1の電極パッドとリードとの接
合だけで機械的に保持されていた半導体チップとフィル
ムキャリヤとが、これらの上に密着積層された配線引出
し用シートを介して一体化されることによって、機械的
強度が向上するので、トランスファモールド法による樹
脂封止時に半導体チップの上下変動を防止することがで
きる。
In addition, the semiconductor chip and the film carrier, which are mechanically held only by the joining of the first electrode pad and the lead, are integrated via the wiring drawing sheet closely adhered thereon. As a result, the mechanical strength is improved, and it is possible to prevent the semiconductor chip from vertically moving during resin encapsulation by the transfer molding method.

【0015】また、配線引出し用シートをフィルムキャ
リヤ上に複数積層すると、各々の配線引出し用シートの
リードを非接触で交差させることが可能となるので、配
線引出しの自由度が向上し、より多ピン化に対応するこ
とができる。
Further, when a plurality of wiring drawing sheets are laminated on the film carrier, the leads of the wiring drawing sheets can be crossed in a non-contact manner, so that the degree of freedom in drawing the wiring is improved and more leads are obtained. It can support pinning.

【0016】なお、補強シートを半導体チップ及びフィ
ルムキャリヤの下面に密着固定すると、その下面におい
ても半導体チップとフィルムキャリヤとが一体化される
ので、機械的強度がより向上し、上記樹脂封止時の半導
体チップの上下変動をさらに有効に防止することができ
る。
When the reinforcing sheet is tightly fixed to the lower surface of the semiconductor chip and the film carrier, the semiconductor chip and the film carrier are also integrated on the lower surface, so that the mechanical strength is further improved and the resin sealing is performed. The vertical movement of the semiconductor chip can be prevented more effectively.

【0017】[0017]

【実施例】以下、本発明による半導体装置の実施例を図
1〜図5を参照して説明する。図1〜図4は第1実施
例、図5は第2実施例を示すものである。
Embodiments of the semiconductor device according to the present invention will be described below with reference to FIGS. 1 to 4 show the first embodiment, and FIG. 5 shows the second embodiment.

【0018】まず、図1〜図3に示すように、この半導
体装置は、半導体チップ10とフィルムキャリヤ20と
配線引出し用シート30とによって構成されている。
First, as shown in FIGS. 1 to 3, the semiconductor device comprises a semiconductor chip 10, a film carrier 20, and a wiring drawing sheet 30.

【0019】半導体チップ10は、エリアTAB等に用
いられるものであり、複数の第1の電極パッド11がチ
ップ上の外周部に配列されると共に、複数の第2の電極
パッド12がチップ上の内周部の任意の位置に配置され
ている。
The semiconductor chip 10 is used for an area TAB or the like, and a plurality of first electrode pads 11 are arranged on the outer periphery of the chip, and a plurality of second electrode pads 12 are provided on the chip. It is arranged at an arbitrary position on the inner peripheral portion.

【0020】フィルムキャリヤ20は、前記従来例と同
等のものでよく、実質的に同一の構成部分には同一の符
号を付してその説明を省略するが、フィルム基材21上
にパターン形成された複数のリード22の各インナーリ
ード22aが、半導体チップ10の複数の第1の電極パ
ッド11にそれぞれ対応している。なお、フィルムキャ
リヤ20は、通常、フィルム基材21の外周両側にスプ
ロケット孔(図示せず)が形成された長尺テープ状のも
のとして供給される。
The film carrier 20 may be the same as the above-mentioned conventional example, and substantially the same constituent parts are designated by the same reference numerals and the description thereof will be omitted, but the film carrier 20 is patterned on the film base material 21. Each inner lead 22a of the plurality of leads 22 corresponds to each of the plurality of first electrode pads 11 of the semiconductor chip 10. The film carrier 20 is usually supplied in the form of a long tape in which sprocket holes (not shown) are formed on both sides of the outer periphery of the film base material 21.

【0021】配線引出し用シート30は、ポリイミド樹
脂等からなる可撓性かつ絶縁性を有するシート基材31
と、このシート基材31上に銅箔等の導電性金属材料に
よりパターン形成された複数のリード32とによって構
成されている。シート基材31には上記フィルムキャリ
ヤ20のアウターリード孔24に対応する接続リード孔
34が形成されている。各リード32の一端はシート基
材31を貫通して下面に露出された接合リード部32a
となっており、他端は接続リード孔34に架橋された接
続リード部32bとなっている。各リード32の接合リ
ード部32aの位置は半導体チップ10の複数の第2の
電極パッド12の位置にそれぞれ対応させるが、シート
基材31上での各リード32の引き回しは任意に設計変
更することが可能である。
The wiring drawing sheet 30 is a flexible and insulating sheet base material 31 made of polyimide resin or the like.
And a plurality of leads 32 patterned on the sheet base material 31 with a conductive metal material such as copper foil. A connection lead hole 34 corresponding to the outer lead hole 24 of the film carrier 20 is formed in the sheet base material 31. One end of each lead 32 penetrates the sheet base material 31 and is exposed on the lower surface of the joint lead portion 32a.
And the other end is a connection lead portion 32b that is bridged to the connection lead hole 34. The positions of the bonding lead portions 32a of the respective leads 32 correspond to the positions of the plurality of second electrode pads 12 of the semiconductor chip 10, respectively, but the layout of the respective leads 32 on the sheet base material 31 may be arbitrarily changed. Is possible.

【0022】なお、配線引出し用シート30のシート基
材31は、半導体チップ10と同等の熱熱膨張係数を有
し、半導体チップ10に対する密着性が高い材料を使用
する。これは、後述するトランスファモールド後に生じ
る半導体チップ10と配線引出し用シート30との剥離
や樹脂のクラック等を防止するためである。
The sheet base material 31 of the wiring drawing sheet 30 is made of a material having a coefficient of thermal expansion similar to that of the semiconductor chip 10 and high adhesion to the semiconductor chip 10. This is to prevent peeling between the semiconductor chip 10 and the wiring drawing sheet 30 and cracks in the resin that occur after the transfer molding described later.

【0023】次に、この半導体装置の製造工程について
説明すると、まず、図1に示すように、フィルムキャリ
ヤ20上に配線引出し用シート30を密着して積層す
る。なお、密着させる際に接着剤を使用してもよい。こ
れにより、配線引出し用シート30のシート基材31が
フィルムキャリヤ20のデバイス孔23を覆い、そのデ
バイス孔23内に接合リード部32aが露出する。当然
ながら、フィルムキャリヤ20のリード22が形成され
た面と配線引出し用シート30のシート基材31の面と
を対向させて、リード22とリード32との絶縁性を確
保する。
Next, the manufacturing process of this semiconductor device will be described. First, as shown in FIG. 1, a wiring drawing sheet 30 is laminated on the film carrier 20 in close contact with each other. Note that an adhesive may be used when bringing them into close contact. As a result, the sheet base material 31 of the wiring drawing sheet 30 covers the device hole 23 of the film carrier 20, and the bonding lead portion 32 a is exposed in the device hole 23. As a matter of course, the surface of the film carrier 20 on which the leads 22 are formed and the surface of the sheet base material 31 of the wiring drawing sheet 30 are opposed to each other to ensure insulation between the leads 22 and the leads 32.

【0024】そして、半導体チップ10の第1の電極パ
ッド11とフィルムキャリヤ20のインナーリード22
aとをバンプ25を介して熱圧着等により一括ボンディ
ングすると同時に、半導体チップ10の第2の電極パッ
ド12と配線引出し用シート30の接合リード部32a
とをバンプ35を介して熱圧着等により一括ボンディン
グする。なお、バンプ25及び35は、半導体チップ1
0の第1及び第2の電極11及び12上に予め設けて
も、或いはインナーリード22a及び接合リード部32
aに転写バンプとして予め形成してもよい。
Then, the first electrode pad 11 of the semiconductor chip 10 and the inner lead 22 of the film carrier 20.
At the same time, a is bonded together by thermocompression or the like via the bumps 25, and at the same time, the second electrode pad 12 of the semiconductor chip 10 and the bonding lead portion 32a of the wiring lead-out sheet 30.
And are collectively bonded by thermocompression or the like via the bumps 35. The bumps 25 and 35 are formed on the semiconductor chip 1.
0 may be provided in advance on the first and second electrodes 11 and 12, or the inner lead 22a and the joining lead portion 32 may be provided.
It may be formed in advance as a transfer bump on a.

【0025】このように、フィルムキャリヤ20のリー
ド22によって、従来と同様に半導体チップ10上の第
1の電極パッド11から配線が引き出されるが、さら
に、フィルムキャリヤ20上に密着積層された配線引出
し用シート30のリード32によって、半導体チップ1
0上の第2の電極パッド12からも配線が引き出され
る。従って、多ピン化及び小型化された半導体チップ1
0をTAB方式で容易に実装することが可能となる。
In this way, the wiring is led out from the first electrode pad 11 on the semiconductor chip 10 by the lead 22 of the film carrier 20 as in the conventional case, and the wiring is closely attached and laminated on the film carrier 20. The semiconductor chip 1 by the leads 32 of the sheet 30 for
The wiring is also drawn out from the second electrode pad 12 above 0. Therefore, the number of pins and the size of the semiconductor chip 1 are reduced.
0 can be easily mounted by the TAB method.

【0026】次に、上記のようにして実装された半導体
チップ10を、図2に示すように、トランスファモール
ド法を用いて金型(図示せず)内において樹脂40によ
り封止してパッケージングする。このとき、樹脂40の
圧力によって、配線引出し用シート30のシート基材3
1が半導体チップ10の上面に密着される。
Next, as shown in FIG. 2, the semiconductor chip 10 mounted as described above is sealed by a resin 40 in a mold (not shown) by a transfer molding method and packaged. To do. At this time, the sheet base material 3 of the wiring drawing sheet 30 is pressed by the pressure of the resin 40.
1 is brought into close contact with the upper surface of the semiconductor chip 10.

【0027】ところで、第1の電極パッド11とインナ
ーリード22aとのボンディングだけで機械的に保持さ
れていた半導体チップ10とフィルムキャリヤ20と
が、これらの上に密着積層された配線引出し用シート3
0を介して一体化されるので、機械的強度が向上するこ
とになる。これによって、トランスファモールド法によ
る樹脂封止時に半導体チップ10の上下変動を防止する
ことができる。
By the way, the wiring chip sheet 3 in which the semiconductor chip 10 and the film carrier 20, which are mechanically held only by the bonding between the first electrode pad 11 and the inner lead 22a, are adhered and laminated on them,
Since it is integrated through 0, the mechanical strength is improved. As a result, it is possible to prevent the semiconductor chip 10 from moving up and down during resin encapsulation by the transfer molding method.

【0028】なお、前述したようにフィルムキャリヤ2
0は長尺テープ状で供給され、半導体チップ10の実装
後及び樹脂40のモールド後には、テープ状のフィルム
キャリヤ20をリール(図示せず)に巻取って収納す
る。この際、本実施例のようにフィルムキャリヤ20上
に配線引出し用シート30を積層した構造は、フィルム
キャリヤ20の巻取り時に配線引出し用シート30によ
ってリード22が保護されることになるので、リード2
2の損傷等を防止することができる。
As described above, the film carrier 2
0 is supplied in the form of a long tape, and after mounting the semiconductor chip 10 and molding the resin 40, the tape-shaped film carrier 20 is wound around a reel (not shown) and accommodated. At this time, in the structure in which the wiring drawing sheet 30 is laminated on the film carrier 20 as in the present embodiment, the leads 22 are protected by the wiring drawing sheet 30 when the film carrier 20 is wound. Two
2 can be prevented from being damaged.

【0029】次に、上記のようにしてパッケージングさ
れた半導体装置は、図2において、アウターリード22
b及び接続リード部32bが外端位置にて切断され、図
4に示すように、これらリード22b及び32bが例え
ばガルウイング状に成形される。そして、この半導体装
置を回路基板等に実装する際には、接続リード部32b
をアウターリード22bの間に位置させる。アウターリ
ード22bの間隙はインナーリード22aの間隙よりも
広いので、このような配置は可能である。また、同図に
示すように、接続リード部32bをアウターリード22
bよりも外方へ延出させて外側に位置させてもよく、こ
の場合には接続リード部32bをアウターリード22b
の上方から引き出すことが可能となる。
Next, the semiconductor device packaged as described above has the outer lead 22 shown in FIG.
b and the connecting lead portion 32b are cut at the outer end position, and the leads 22b and 32b are formed in a gull wing shape, for example, as shown in FIG. When the semiconductor device is mounted on a circuit board or the like, the connection lead portion 32b
Between the outer leads 22b. Since the gap between the outer leads 22b is wider than the gap between the inner leads 22a, such an arrangement is possible. Further, as shown in the figure, the connecting lead portion 32b is connected to the outer lead 22.
It may be extended outward from b and positioned outside, and in this case, the connecting lead portion 32b may be replaced by the outer lead 22b.
It is possible to pull out from above.

【0030】次に、図5は第2実施例を示すものであ
り、フィルムキャリヤ20上に配線引出し用シート30
が密着積層され、さらにこの配線引出し用シート30上
に同様な配線引出し用シート30′が密着積層されてい
る。上方の配線引出し用シート30′のリード32′の
一端は、そのシート基材31′及び下方のシート基材3
1を貫通して、半導体チップ10上のさらに別の第2の
電極パッド12にボンディングされている。
Next, FIG. 5 shows a second embodiment, in which a wiring drawing sheet 30 is provided on the film carrier 20.
Is closely laminated, and a similar wiring drawing sheet 30 'is closely laminated on the wiring drawing sheet 30. One end of the lead 32 'of the upper wiring drawing sheet 30' has a sheet base material 31 'and a lower sheet base material 3'.
It penetrates 1 and is bonded to still another second electrode pad 12 on the semiconductor chip 10.

【0031】このように、複数の配線引出し用シート3
0、30′をフィルムキャリヤ20上に積層すると、各
々の配線引出し用シート30、30′のリード32、3
2′を非接触で交差させることが可能となるので、配線
引出しの自由度が向上し、より多ピン化に対応すること
ができる。
In this way, a plurality of wiring drawing sheets 3
When 0 and 30 'are laminated on the film carrier 20, the leads 32 and 3 of the wiring drawing sheets 30 and 30' are laminated.
Since 2'can be crossed without contact, the degree of freedom in drawing out the wiring is improved, and more pins can be accommodated.

【0032】また、この第2実施例においては、半導体
チップ10の下面及びフィルムキャリヤ20(サポート
部21a)の下面に、一体的な補強シート50が密着固
定されている。この補強シート50は、配線引出し用シ
ート30のシート基材31と同様なポリイミド樹脂等か
らなる可撓性かつ絶縁性を有する材料により形成されて
いる。
Further, in the second embodiment, an integral reinforcing sheet 50 is closely fixed to the lower surface of the semiconductor chip 10 and the lower surface of the film carrier 20 (support portion 21a). The reinforcing sheet 50 is formed of a flexible and insulating material such as a polyimide resin similar to the sheet base material 31 of the wiring drawing sheet 30.

【0033】このように、補強シート50を半導体チッ
プ10及びフィルムキャリヤ20の下面に密着固定する
と、その下面においても半導体チップ10とフィルムキ
ャリヤ20とが一体化される。これによって、上記配線
引出し用シート30と相まって、機械的強度がより向上
することになる。
As described above, when the reinforcing sheet 50 is tightly fixed to the lower surfaces of the semiconductor chip 10 and the film carrier 20, the semiconductor chip 10 and the film carrier 20 are also integrated on the lower surface. As a result, the mechanical strength is further improved in combination with the wiring drawing sheet 30.

【0034】従って、この第2実施例においては、トラ
ンスファモールド法を用いて半導体チップ10を樹脂4
0により封止する際、半導体チップ10の上下変動をさ
らに効果的に防止することができる。
Therefore, in this second embodiment, the semiconductor chip 10 is made of resin 4 by the transfer molding method.
When it is sealed with 0, the vertical movement of the semiconductor chip 10 can be prevented more effectively.

【0035】さらに、この第2実施例の構造は、フィル
ムキャリヤ20の各リード22が、補強シート50と配
線引出し用シート30のシート基材31とによって挟持
されることになるので、トランスファモールド時に生じ
易い各リード22間の樹脂漏れを防止することも可能と
なる。
Further, in the structure of the second embodiment, each lead 22 of the film carrier 20 is sandwiched between the reinforcing sheet 50 and the sheet base material 31 of the wiring drawing sheet 30, so that the transfer molding is performed. It is also possible to prevent resin leakage between the leads 22 which is likely to occur.

【0036】なお、図1及び図2に示した第1実施例に
おいても、上記のような補強シート50を設けることが
できるが、半導体装置の薄型化及び放熱性向上の点を特
に考慮する場合は、下面側に補強シート50を設けない
ほうが好ましい。
The reinforcing sheet 50 as described above can also be provided in the first embodiment shown in FIGS. 1 and 2, but when the thinning of the semiconductor device and the improvement of heat dissipation are taken into consideration. It is preferable not to provide the reinforcing sheet 50 on the lower surface side.

【0037】以上、本発明の実施例に付き説明したが、
本発明は上記実施例に限定されることなく、本発明の技
術的思想に基づいて各種の有効な変更並びに応用が可能
である。例えば、実施例ではフェイスアップ実装につい
て説明したが、本発明でいう半導体チップ及びフィルム
キャリヤの上下は相対的なものであり、フェイスダウン
実装でも可能なことは勿論である。
The embodiments of the present invention have been described above.
The present invention is not limited to the above embodiments, and various effective modifications and applications are possible based on the technical idea of the present invention. For example, although the face-up mounting has been described in the embodiment, the semiconductor chip and the film carrier according to the present invention are relative to each other, and it is needless to say that face-down mounting is also possible.

【0038】[0038]

【発明の効果】以上説明したように、本発明によれば、
フィルムキャリヤ上に密着積層された配線引出し用シー
トのリードによって、半導体チップの内周部の任意の位
置の電極パッドから配線を引き出すことができるので、
多ピン化及び小型化された半導体チップをTAB方式で
容易に実装することが可能となり、半導体装置の小型高
密度化を大幅に促進することができる。
As described above, according to the present invention,
By the leads of the wiring drawing sheet closely adhered and laminated on the film carrier, the wiring can be drawn from the electrode pad at an arbitrary position on the inner peripheral portion of the semiconductor chip.
It is possible to easily mount a semiconductor chip having a large number of pins and a small size by the TAB method, and it is possible to greatly promote the miniaturization and high density of the semiconductor device.

【0039】しかも、配線引出し用シートによって半導
体チップ及びフィルムキャリヤが一体化されるので、薄
型化を損なうことなく、この種のTAB方式半導体装置
の機械的強度を著しく向上させることができる。従っ
て、トランスファモールド時に生じる半導体チップの上
下変動を抑えることができ、フィルムキャリヤまたは半
導体チップの表面露出やリードの変形等がない、極めて
安定した樹脂モールドを成形することができる。
Moreover, since the semiconductor chip and the film carrier are integrated by the wiring drawing sheet, it is possible to remarkably improve the mechanical strength of the TAB type semiconductor device of this kind without impairing the reduction in thickness. Therefore, the vertical movement of the semiconductor chip that occurs during transfer molding can be suppressed, and an extremely stable resin mold can be formed without exposing the surface of the film carrier or the semiconductor chip or deforming the leads.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による半導体装置の第1実施例において
半導体チップを実装した状態の断面図である。
FIG. 1 is a sectional view showing a state in which a semiconductor chip is mounted in a first embodiment of a semiconductor device according to the present invention.

【図2】上記第1実施例において半導体チップを樹脂封
止した状態の断面図である。
FIG. 2 is a cross-sectional view of a semiconductor chip in a resin-sealed state in the first embodiment.

【図3】上記第1実施例における主要構成部材の分解斜
視図である。
FIG. 3 is an exploded perspective view of main constituent members in the first embodiment.

【図4】上記第1実施例における基板実装時のリード部
分を示す要部斜視図である。
FIG. 4 is a main part perspective view showing a lead portion at the time of board mounting in the first embodiment.

【図5】本発明による半導体装置の第2実施例において
半導体チップを樹脂封止した状態の断面図である。
FIG. 5 is a sectional view of a semiconductor device according to a second embodiment of the present invention in which a semiconductor chip is resin-sealed.

【図6】従来のTAB方式半導体装置における断面図で
ある。
FIG. 6 is a sectional view of a conventional TAB semiconductor device.

【符号の説明】[Explanation of symbols]

10 半導体チップ 11 第1の電極パッド 12 第2の電極パッド 20 フィルムキャリヤ 21 フィルム基材 22 リード 22a インナーリード 22b アウターリード 30、30′ 配線引出し用シート 31、31′ シート基材 32、32′ リード 32a 接合リード部 32b 接続リード部 40 樹脂 50 補強シート 10 semiconductor chip 11 1st electrode pad 12 2nd electrode pad 20 film carrier 21 film base material 22 lead 22a inner lead 22b outer lead 30, 30 'wiring drawing sheet 31, 31' sheet base material 32, 32 'lead 32a Bonding lead part 32b Connection lead part 40 Resin 50 Reinforcing sheet

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 複数の第1の電極パッドがチップ上の外
周部に形成されていると共に複数の第2の電極パッドが
チップ上の内周部の任意の位置に形成されている半導体
チップと、この半導体チップの第1の電極パッドに接続
される複数のリードを有するフィルムキャリヤと、前記
半導体チップの第2の電極パッドに接続される複数のリ
ードを有する配線引出し用シートとからなり、 前記フィルムキャリヤ上に前記配線引出し用シートを密
着積層し、前記フィルムキャリヤのリードを前記半導体
チップの第1の電極パッドに接合すると共に、前記配線
引出し用シートのリードを前記半導体チップの第2の電
極パッドに接合したことを特徴とする半導体装置。
1. A semiconductor chip in which a plurality of first electrode pads are formed on an outer peripheral portion of a chip and a plurality of second electrode pads are formed at arbitrary positions on an inner peripheral portion of the chip. A film carrier having a plurality of leads connected to the first electrode pad of the semiconductor chip, and a wiring drawing sheet having a plurality of leads connected to the second electrode pad of the semiconductor chip, The wiring drawing sheet is closely laminated on a film carrier, the lead of the film carrier is bonded to the first electrode pad of the semiconductor chip, and the lead of the wiring drawing sheet is connected to the second electrode of the semiconductor chip. A semiconductor device characterized by being bonded to a pad.
【請求項2】 前記配線引出し用シートを、前記フィル
ムキャリヤ上に複数積層したことを特徴とする請求項1
記載の半導体装置。
2. A plurality of the wiring drawing sheets are laminated on the film carrier.
The semiconductor device described.
【請求項3】 前記配線引出し用シートの材料と同質の
材料により形成された補強シートを、前記半導体チップ
及び前記フィルムキャリヤの下面に密着固定したことを
特徴とする請求項1または2記載の半導体装置。
3. The semiconductor according to claim 1, wherein a reinforcing sheet made of the same material as that of the wiring drawing sheet is closely fixed to the lower surfaces of the semiconductor chip and the film carrier. apparatus.
【請求項4】 請求項1乃至3記載の半導体装置を、樹
脂により封止したことを特徴とする半導体装置。
4. A semiconductor device in which the semiconductor device according to claim 1 is sealed with a resin.
JP5042172A 1993-02-05 1993-02-05 Semiconductor device Withdrawn JPH06232200A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5042172A JPH06232200A (en) 1993-02-05 1993-02-05 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5042172A JPH06232200A (en) 1993-02-05 1993-02-05 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH06232200A true JPH06232200A (en) 1994-08-19

Family

ID=12628558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5042172A Withdrawn JPH06232200A (en) 1993-02-05 1993-02-05 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH06232200A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6134428A (en) * 1995-11-06 2000-10-17 Seiko Epson Corporation Wrist mounted communicator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6134428A (en) * 1995-11-06 2000-10-17 Seiko Epson Corporation Wrist mounted communicator

Similar Documents

Publication Publication Date Title
JP4369216B2 (en) Multichip package and method of manufacturing multichip package
KR100276660B1 (en) Method of making a thin radio frequency transponder
KR100532179B1 (en) Chip scale ball grid array for integrated circuit package
KR100204753B1 (en) Loc type stacked chip package
JP3238004B2 (en) Method for manufacturing semiconductor device
JPH0669275A (en) Semiconductor device
JP3314757B2 (en) Method of manufacturing semiconductor circuit device
KR20020078931A (en) Carrier frame for semiconductor package and semiconductor package using it and its manufacturing method
JPH1098072A (en) Semiconductor device and manufacturing method thereof
KR100391094B1 (en) Dual die package and manufacturing method thereof
JP3786103B2 (en) SEMICONDUCTOR DEVICE, ELECTRONIC DEVICE, ELECTRONIC DEVICE, AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD
JPH10270626A (en) Semiconductor device and manufacture thereof
KR100274854B1 (en) Semiconductor device and lead frame for semiconductor device
JP2001196504A (en) Packaged semiconductor element, three-dimensional semiconductor device and method of manufacture
US5701028A (en) Semiconductor device having tab leads
US20040061239A1 (en) Window-type ball grid array semiconductor package
JP2000183211A (en) Manufacture of semiconductor device
JPH06232200A (en) Semiconductor device
US7414303B2 (en) Lead on chip semiconductor package
KR100610916B1 (en) Semiconductor package
JP2944586B2 (en) BGA type semiconductor device and manufacturing method thereof
KR940006578B1 (en) Semicondoctor package and manufacturing method thereof
KR20030045224A (en) A chip scale package manufactured by wire bonding method and a manufacturing method thereof
JP3145892B2 (en) Resin-sealed semiconductor device
JP2823189B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000509