JPH0622999Y2 - Pair Zener diode - Google Patents

Pair Zener diode

Info

Publication number
JPH0622999Y2
JPH0622999Y2 JP1988114538U JP11453888U JPH0622999Y2 JP H0622999 Y2 JPH0622999 Y2 JP H0622999Y2 JP 1988114538 U JP1988114538 U JP 1988114538U JP 11453888 U JP11453888 U JP 11453888U JP H0622999 Y2 JPH0622999 Y2 JP H0622999Y2
Authority
JP
Japan
Prior art keywords
diode
diodes
pair
circuit
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1988114538U
Other languages
Japanese (ja)
Other versions
JPH0236058U (en
Inventor
通昭 山県
一夫 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP1988114538U priority Critical patent/JPH0622999Y2/en
Publication of JPH0236058U publication Critical patent/JPH0236058U/ja
Application granted granted Critical
Publication of JPH0622999Y2 publication Critical patent/JPH0622999Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

【考案の詳細な説明】 <産業上の利用分野> 本考案は、mVアイソレータなどに使用される正逆両方
向の電圧/電流特性が対称なペアツエナダイオードに係
り、特にそのペアマッチング特性を改良したペアツエナ
ダイオードに関する。
DETAILED DESCRIPTION OF THE INVENTION <Industrial field of application> The present invention relates to a pair Zener diode having symmetrical voltage / current characteristics in both forward and reverse directions, which is used in a mV isolator and the like, and in particular, its pair matching characteristic is improved. Regarding a pair Zener diode.

<従来の技術> この種のアイソレータに用いられる改良のベースとなる
ペアダイオードとして第6図に示す回路がある、以下、
このペアダイオードについて説明する。
<Prior Art> There is a circuit shown in FIG. 6 as a pair diode serving as an improved base used for this type of isolator.
This pair diode will be described.

11、12は直流の電圧信号Eiが印加される入力端
子、Cは入力端子11、12間に接続したコンデン
サ、D11、D12は互いに逆極性に並列接続したダイ
オード、TRは一次巻線n、二次巻線n、三次巻線
を有するトランスである。D21、D22は互いに
逆極性に並列接続したダイオード、21、22は出力端
子、Cは出力端子21、22間に接続したコンデンサ
でありこのコンデンサは信号平均化手段を構成してい
る。トランスTRの一次巻線nは並列ダイオード回路
を介して入力端子11、12に接続されこれ等は入
力回路を構成している。また、二次巻線nは並列ダイ
オード回路Dを介して出力端子21、22に接続され
ており、これ等はコンデンサCと共に出力回路を構成
している。
Reference numerals 11 and 12 are input terminals to which a DC voltage signal Ei is applied, C 1 is a capacitor connected between the input terminals 11 and 12, D 11 and D 12 are diodes connected in parallel with opposite polarities, and TR is a primary winding. The transformer has n 1 , a secondary winding n 2 , and a tertiary winding n 3 . D 21 and D 22 are diodes connected in parallel in opposite polarities to each other, 21 and 22 are output terminals, and C 2 is a capacitor connected between the output terminals 21 and 22, and these capacitors constitute signal averaging means. The primary winding n 1 of the transformer TR is connected to the input terminals 11 and 12 via the parallel diode circuit D 1 and these constitute an input circuit. Further, the secondary winding n 2 is connected to the output terminals 21 and 22 through the parallel diode circuit D 2 , and these and the capacitor C 2 form an output circuit.

第6図に示す回路はトランスTRを中心として一次側と
二次側とが対称な回路構成となっており、トランスTR
の三次巻線nにはパルス発生器OSが接続されてい
る。
The circuit shown in FIG. 6 has a circuit configuration in which the primary side and the secondary side are symmetrical with respect to the transformer TR.
A pulse generator OS is connected to the tertiary winding n 3 .

第7図は並列ダイオード回路D、Dの特性線図であ
り、加わる電圧eと流れる電流iとは図示のように
非線形の関係を有している。
FIG. 7 is a characteristic diagram of the parallel diode circuits D 1 and D 2 , and the applied voltage e 1 and the flowing current i 1 have a non-linear relationship as shown.

このように構成されたアイソレータにおいて、トランス
TRの一次巻線nと二次巻線nとの巻数比を1:1
とし、三次巻線nに正負対称のインパスル信号を与え
るものとすれば、その等価回路は第8図に示す通りであ
る。
In the isolator having such a configuration, the turns ratio of the primary winding n 1 and the secondary winding n 2 of the transformer TR is set to 1: 1.
Assuming that a positive and negative symmetrical impulsive signal is given to the tertiary winding n 3 , its equivalent circuit is as shown in FIG.

第8図に示す等価回路において、スイッチS、S
ダイオードD11、D12、D21、D22のスイッチ
ング動作を表示したものであって、パルス発生器OSか
ら正極性のインパルスが印加されると、スイッチS
が接点a側に接続され(ダイオードD11、D21
が導通)、負極性のインパルスが印加されると、スイッ
チS、Sが接点c側に接続される(ダイオードD
12、D22が導通)。また、インパルスが印加されな
い状態では、スイッチS、Sは接点bに接続される
(いずれのダイオードも不導通)。各ダイオードD11
〜D22は、いずれも順方向電圧Δと動抵抗(順方向抵
抗)rとの直列接続で表される。
In the equivalent circuit shown in FIG. 8, the switches S 1 and S 2 represent switching operations of the diodes D 11 , D 12 , D 21 and D 22 , and a positive impulse is applied from the pulse generator OS. Then switch S 1 ,
S 2 is connected to the contact a side (diodes D 11 , D 21
When the negative polarity impulse is applied, the switches S 1 and S 2 are connected to the contact c side (diode D).
12 and D 22 are conductive). Further, in a state in which the impulse is not applied, the switches S 1 and S 2 are connected to the contact b (none of the diodes is conductive). Each diode D 11
Each of D 22 to D 22 is represented by a series connection of a forward voltage Δ and a dynamic resistance (forward resistance) r.

いま、パルス発生器OSから正極性のインパルスi
印加されている状態では、スイッチS、Sは接点a
に接続されたのと等価(ダイオードD11、D21が導
通)となり、インパルスiはダイオードD11側とダ
イオードD21側に図示するようにi/2づつ等しく
分流する。この状態では、出力端子21、22間の出力
電圧Eo1は(1)式で表すことができる。
Now, in the state in which the positive polarity impulse i o is applied from the pulse generator OS, the switches S 1 and S 2 are connected to the contact a.
It is equivalent to being connected to (the diodes D 11 and D 21 are conducting), and the impulse i o is equally shunted to the diode D 11 side and the diode D 21 side by i o / 2 as shown in the figure. In this state, the output voltage E o1 between the output terminals 21 and 22 can be expressed by the equation (1).

o1=E+Δ11+i(r11 −r21)−Δ21 …(1) また、負極性のインパルスi(振幅は正極性の場合と
同じとする)が印加された状態では、出力端子21、2
2間の出力電圧Eo2は(2)式で表すことができる。
E o1 = E i + Δ 11 + i o (r 11 −r 21 ) −Δ 21 (1) Further, in the state in which the negative polarity impulse i o (the amplitude is the same as that of the positive polarity) is applied, Output terminals 21, 2
The output voltage E o2 between the two can be expressed by equation (2).

o2=E−Δ12+i(r12 −r22)+Δ22 …(1) パルス発生器OSからの正負極性のインパルスは、第9
図(イ)に示すように繰返し周期Tで印加されるものと
すると共にコンデンサC、Cの容量をインパルスの
充放電による電位変化が小さくなるように十分大きくし
ておけば、出力電圧EはE02の平均値となり、
(1)式と(2)式から(3)式で表すことができる。
E o2 = E i −Δ 12 + i o (r 12 −r 22 ) + Δ 22 (1) The positive and negative polarity impulse from the pulse generator OS is the ninth pulse.
As shown in FIG. 9 (a), when the voltage is applied in a repeating cycle T, and the capacitances of the capacitors C 1 and C 2 are set sufficiently large so that the potential change due to the charge / discharge of the impulse becomes small, the output voltage E o is the average value of E 02 ,
It can be expressed by equation (3) from equation (1) and equation (2).

=(Eo1+Eo2)/2 =E+(Δ11−Δ12−Δ21 +Δ22)/2+i(r11−r12 −r21+y22)/4 …(3) (3)式において、 Δ11=Δ12、Δ21=Δ2211=r12、r21=r22 …(4) であるとすれば、第2項目および第3項目は共にゼロと
なり、出力電圧Eは入力の直流電圧Eに等しくな
る。従って、入力回路に与えられた直流電圧を電気的に
絶縁して出力回路側から取り出すことができる。
E o = (E o1 + E o2 ) / 2 = E i + (Δ 11 −Δ 12 −Δ 21 + Δ 22 ) / 2 + i o (r 11 −r 12 −r 21 + y 22 ) / 4 (3) (3) ), If Δ 11 = Δ 12 , Δ 21 = Δ 22 r 11 = r 12 , r 21 = r 22 (4), the second and third items are both zero, and the output voltage is zero. E o becomes equal to the input DC voltage E i . Therefore, the DC voltage given to the input circuit can be electrically insulated and taken out from the output circuit side.

このような微小信号アイソレータにおいては、並列ダイ
オード回路D、Dが(4)式の関係を満足するかど
うかがアイソレータとしての精度を左右する重要な要素
となる。
In such a small signal isolator, whether or not the parallel diode circuits D 1 and D 2 satisfy the relationship of the expression (4) is an important factor that determines the accuracy of the isolator.

そこで、特公昭59−12018に開示されているよう
に、基板上に4個のダイオードを近接して形成するとと
もに第1および第2の端子を設け、この第1および第2
の端子間に互いに対角線上に位置する一方の組のダイオ
ードを第1の端子から第2の端子の方向になるように並
列接続し、互いに対角線上に位置する他方の組のダイオ
ードを第2の端子から第1の端子の方向に順方向になる
ように並列接続するようにして精度の向上を図ってい
る。
Therefore, as disclosed in Japanese Examined Patent Publication No. 59-12018, four diodes are formed close to each other on a substrate and first and second terminals are provided.
One pair of diodes located diagonally between the terminals of is connected in parallel in the direction from the first terminal to the second terminal, and the other pair of diodes located diagonally to each other is connected to the second pair of diodes. The accuracy is improved by connecting in parallel so that the direction from the terminal to the first terminal is the forward direction.

<考案が解決しようとする課題> しかしながら、この様な従来のペアダイオードをアイソ
レータに使用すると、並列ダイオード回路D、D
ダイオードの立上り電圧(シリコンダイオードの場合は
約0.6V)より小さい直流電圧Eはアイソレーショ
ン出来るが、これより大きい直流電圧Eが入力された
場合には外部回路からアイソレータ回路に電流が流れる
のでアイソレータ回路として機能しないという問題があ
る。
<Problems to be solved by the invention> However, when such a conventional pair diode is used for an isolator, it is smaller than the rising voltage of the diodes of the parallel diode circuits D 1 and D 2 (about 0.6 V in the case of a silicon diode). The DC voltage E i can be isolated, but when a DC voltage E i larger than this is input, a current flows from the external circuit to the isolator circuit, and thus there is a problem that it does not function as an isolator circuit.

<課題を解決するための手段> この考案は、以上の課題を解決するために、基板上に形
成され電圧/電流特性が同一の4個のダイオードが中心
対称になるように近接して配置されると共に第1および
第2端子を設け,この第1および第2端子間に第1直列
回路として互いに対角線上に位置する2組の上記ダイオ
ードのうち第1および第2端子を結ぶ線に対して一方の
側に配置された各組のダイオードを互いに逆方向に直列
配線し、更に第2直列回路として接続が第1直列回路と
同一となるように他方の側に配置された各組のダイオー
ドを互いに逆方向に直列配線すると共に前記第1直列回
路に並列に接続し、これらの直列配線は前記第1および
第2端子に対して対称に配列するようにして正逆両方向
の電圧/電流特性を対称としたものである。
<Means for Solving the Problems> In order to solve the above problems, the present invention is configured so that four diodes formed on a substrate and having the same voltage / current characteristics are arranged close to each other so as to be center-symmetrical. And a first and a second terminal are provided between the first and second terminals, and a line connecting the first and second terminals of the two sets of the diodes diagonally located as a first series circuit. Each set of diodes arranged on one side is serially wired in the opposite direction to each other, and each set of diodes arranged on the other side is connected so that the connection is the same as the first series circuit as the second series circuit. The wires are connected in series in directions opposite to each other and are connected in parallel to the first series circuit, and the series wires are arranged symmetrically with respect to the first and second terminals so that voltage / current characteristics in both forward and reverse directions can be obtained. Symmetric .

<作用> 第1直列回路は一対のダイオードが互いに逆方向接続さ
れているのでダイオードとツエナダイオードとの直列接
続された構成となっており、第2の直列回路も第1直列
回路と同一の回路構成となっている。しかし、各直列回
路のダイオードとツエナダイオードとは互いに対称な配
列となっているので周囲の温度勾配などに対して順方向
電圧降下、ツエナー電圧などに同じように影響して全体
としてマッチング性が向上すると共に高い入力の直流電
圧でも温度特性の優れたアイソレーションをすることが
できる。
<Operation> The first series circuit has a configuration in which the diode and the Zener diode are connected in series because the pair of diodes are connected in opposite directions, and the second series circuit is also the same circuit as the first series circuit. It is composed. However, since the diodes and zener diodes of each series circuit are arranged symmetrically with each other, the forward voltage drop, zener voltage, etc. are similarly affected by the ambient temperature gradient, etc., and the matching property is improved as a whole. In addition, isolation with excellent temperature characteristics can be achieved even with a high input DC voltage.

<実施例> 以下、本考案の実施例について図面に基づいて説明す
る。第1図は本考案の1実施例の構成を示す構成図、第
2図は第1図に示す実施例の部分断面図である。
<Embodiment> An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a configuration diagram showing the configuration of one embodiment of the present invention, and FIG. 2 is a partial sectional view of the embodiment shown in FIG.

30はP形びシリコン基板である。この上に4個のn形
のトランジスタを形成する矩形領域31、32、33お
よび34が中点Aに対して互いに中心対称になるように
形成されている。第2図はこのうち矩形領域31の中央
部B−B′で切断した断面を示す部分断面を示してい
る。各矩形領域32、33および34はいずれも矩形領
域31と同一の構成であるので矩形領域31を中心とし
て説明する。
30 is a P-type and a silicon substrate. Rectangular regions 31, 32, 33, and 34 forming four n-type transistors are formed on this so as to be center-symmetric with respect to the midpoint A. FIG. 2 shows a partial cross section showing a cross section cut at the central portion BB ′ of the rectangular region 31 among these. Since each of the rectangular areas 32, 33, and 34 has the same configuration as the rectangular area 31, the rectangular area 31 will be mainly described.

矩形領域31の中央には矩形状にn形のエミッタ31
Eが、その外周囲には矩形状にp形のベース31Bが、
更にその外周囲に矩形状にn形のコレクタ31Cがそ
れぞれ形成され(第2図)、トランジスタ31Tを構成
している。
In the center of the rectangular region 31, a rectangular n + -type emitter 31 is formed.
E has a rectangular p-shaped base 31B around its outer periphery,
Further, rectangular n + -type collectors 31C are formed around the outer periphery thereof (FIG. 2) to form a transistor 31T.

他の矩形領域32、33、34についてもトランジスタ
31Tと同様な構成でトランジスタ32T(エミッタ3
2E、ベース32B、コレクタ32C)、33T(エミ
ッタ33E、ベース33B、コレクタ33C)および4
3T(エミッタ34E,ベース34B、コレクタ34
C)が形成されている。
The other rectangular regions 32, 33, and 34 have the same configuration as the transistor 31T and have the same structure as the transistor 32T (emitter 3).
2E, base 32B, collector 32C), 33T (emitter 33E, base 33B, collector 33C) and 4
3T (emitter 34E, base 34B, collector 34
C) is formed.

トランジスタ31Tのコレクタ31Cとベース31Bの
上には斜線で示す接続用のアルミ配線31Aが形成され
(但し、第2図では省略されている)てダイオード接続
されてダイオード31Dとされている。
On the collector 31C and the base 31B of the transistor 31T, an aluminum wiring 31A for connection shown by diagonal lines is formed (however, omitted in FIG. 2) and diode-connected to form a diode 31D.

他のトランジスタ32T、33Tおよび34Tについて
も同様にそれぞれアルミ配線32A、33Aおよび34
Aで配線されている。
Similarly, for the other transistors 32T, 33T and 34T, aluminum wirings 32A, 33A and 34, respectively, are similarly provided.
Wired at A.

また、トランジスタ31Tのエミッタ31Eとトランジ
スタ32Tのエミッタ32Eはアルミ配線35で接続さ
れ、トランジスタ33Tのエミッタ33Eとトランジス
タ34Tのエミッタ34Eはアルミ配線36でそれぞれ
接続されている。
The emitter 31E of the transistor 31T and the emitter 32E of the transistor 32T are connected by an aluminum wiring 35, and the emitter 33E of the transistor 33T and the emitter 34E of the transistor 34T are connected by an aluminum wiring 36, respectively.

更に、端子37はアルミ配線38を介して中点Aを経由
してアルミ配線39と40によりそれぞれトランジスタ
32Tのコレクタ32Cとトランジスタ34Tのコレク
タ34Cに等距離で配線されている。
Further, the terminal 37 is wired at an equal distance to the collector 32C of the transistor 32T and the collector 34C of the transistor 34T by the aluminum wirings 39 and 40 via the aluminum wiring 38 and the middle point A.

端子41はアルミ配線42を介してアルミ配線43と4
4によりそれぞれトランジスタ31Tのコレクタ31C
とトランジスタ33Tのコレクタ33Cに等距離で配線
されている。そして、これ等の端子37と41を結ぶ線
に対して上下の各アルミ配線は互いに対称に形成されて
いる。
The terminal 41 is connected to the aluminum wirings 43 and 4 via the aluminum wiring 42.
4 by the collector 31C of the transistor 31T
And the collector 33C of the transistor 33T are wired at an equal distance. The upper and lower aluminum wirings are formed symmetrically with respect to the line connecting these terminals 37 and 41.

第3図はこのように形成された各トランジスタ31T、
32T、3Tおよび34Tの接続の様子をチップ配置と
共に判り易く等価回路で示したものである。
FIG. 3 shows each transistor 31T formed in this way,
The state of connection of 32T, 3T, and 34T is shown in an equivalent circuit together with the chip layout for easy understanding.

次に、以上のように構成された第1図を示す実施例の動
作について第4図と第5図を用いて説明する。
Next, the operation of the embodiment shown in FIG. 1 configured as described above will be described with reference to FIGS. 4 and 5.

第4図(イ)は電流Iが端子41から37に向かって流
れるときの各素子の機能を示し、(ロ)は電流Iが端子
37から41に向かって流れるときの各素子の機能をそ
れぞれ示している。
FIG. 4A shows the function of each element when the current I flows from the terminals 41 to 37, and FIG. 4B shows the function of each element when the current I flows from the terminals 37 to 41. Shows.

各ダイオード31D〜34Dは順方向に電流Iが流れる
ときは順方向ダイオードとして機能し、逆方向に電流I
が流れるときはツエナダイオードとして機能する。従っ
て、端子41から端子37に向かって電流Iが流れる第
4図(イ)の場合はダイオード31Dと33Dは順方向
ダイオードとなり、ダイオード32Dと34Dはツエナ
ダイオードとして機能する。
Each of the diodes 31D to 34D functions as a forward diode when the current I flows in the forward direction, and the current I flows in the reverse direction.
When it flows, it functions as a Zener diode. Therefore, in the case of FIG. 4 (a) in which the current I flows from the terminal 41 to the terminal 37, the diodes 31D and 33D function as forward diodes, and the diodes 32D and 34D function as zener diodes.

この結果、ダイオード33Dとダイオード34Dの直列
回路45と、ダイオード31Dとダイオード32Dの直
列回路46とはそれぞれ第5図に示すように電流Iの正
の流れに対してツエナ電圧Vzまで不感帯が拡大され
る。
As a result, the dead band of the series circuit 45 of the diode 33D and the diode 34D and the series circuit 46 of the diode 31D and the diode 32D is expanded up to the Zener voltage Vz with respect to the positive flow of the current I as shown in FIG. It

これに対して、端子37から端子41に向かって電流I
が流れる第4図(ロ)の場合はダイオード31Dと33
Dはツエナダイオードとなり、ダイオード32Dと34
Dは順方向ダイオードとして機能する。この結果、ダイ
オード33Dとダイオード34Dの直列回路47と、ダ
イオード31Dとダイオード32Dの直列回路48とは
それぞれ第5図に示すように電流Iの負の流れに対して
ツエナ電圧−Vzまで不感帯が拡大される。
On the other hand, the current I from the terminal 37 to the terminal 41
In the case of Fig. 4 (b) where the current flows, diodes 31D and 33
D is a Zener diode, and diodes 32D and 34
D functions as a forward diode. As a result, the dead band of the series circuit 47 of the diode 33D and the diode 34D and the series circuit 48 of the diode 31D and the diode 32D expands to the Zener voltage -Vz with respect to the negative flow of the current I as shown in FIG. To be done.

従って、電流Iの正負の流れに対していずれも±Vzま
で不感帯が拡大され、アイソレーション出来る範囲が拡
大できる。
Therefore, the dead zone is expanded to ± Vz for both positive and negative flows of the current I, and the isolation range can be expanded.

また、各ダイオード31D〜34Dを同一条件で作るこ
とによって、端子41と端子37を結ぶ線に対して直列
回路45(47)側から直列回路46(48)側に向か
って温度勾配があったとしても各直列回路を構成するダ
イオードは必ず温度勾配の上流側と下流側のダイオード
を含んでおりこれ等の直列回路は並列に接続されている
ので、温度の影響は平均化されその影響は端子41と3
7の間には現れない。
Further, by making the diodes 31D to 34D under the same condition, it is assumed that there is a temperature gradient from the series circuit 45 (47) side to the series circuit 46 (48) side with respect to the line connecting the terminals 41 and 37. Also, since the diodes constituting each series circuit always include the diodes on the upstream side and the downstream side of the temperature gradient, and these series circuits are connected in parallel, the influence of temperature is averaged and the influence thereof is And 3
It does not appear between 7.

この関係は端子41側から端子37側に向かって温度勾
配が生じた場合も同様である。
This relationship is the same when a temperature gradient is generated from the terminal 41 side toward the terminal 37 side.

なお、この構成では各直列回路に含まれるダイオードは
ツエナダイオードの温度補償素子として機能し温度特性
の改善に役立つ。
In this configuration, the diode included in each series circuit functions as a temperature compensating element for the Zener diode and is useful for improving the temperature characteristic.

また、以上の場合はトランジスタをダイオード接続した
ものを基板に形成したが、これに限られず、ペアのダイ
オードとペアのツエナダイオードを近接して基板に作り
降伏電圧Vzと立上り電圧VBEとの特性を一致させる
ように構成しても良い。
Further, in the above case, the diode-connected transistor is formed on the substrate, but the present invention is not limited to this, and a pair of diodes and a pair of Zener diodes are closely formed on the substrate and characteristics of breakdown voltage Vz and rising voltage V BE. May be configured to match.

このペアツエナダイオードはアイソレータの他に精密な
正負電圧源の保護回路にも適用することができる。
This pair Zener diode can be applied not only to an isolator but also to a precise protection circuit for positive and negative voltage sources.

<考案の効果> 以上、実施例と共に具体的に説明したように本考案によ
れば、ペアのダイオードとペアのツエナダイオードとを
対称性を持ってクロス配置して各ペアの内から2個づつ
取り出して直列接続をして各直列回路を構成しこれ等を
対称的に並列接続したので、基板に温度勾配があっても
その影響を受けず、また各直列回路にはツエナダイオー
ドが必ず含まれる構成であるので、ダイオードの立上り
電圧以上の高い電圧まで温度補償されたアイソレーショ
ンをすることの出来るペアツエナダイオードが実現でき
る。
<Effects of Device> As described above in detail with reference to the embodiments, according to the present invention, a pair of diodes and a pair of Zener diodes are symmetrically arranged in a cross arrangement and two from each pair. Each series circuit was taken out and connected in series to form each series circuit, and these were connected in parallel symmetrically, so even if there is a temperature gradient on the substrate, it is not affected, and each series circuit always includes a Zener diode. Since the configuration is employed, a paired Zener diode capable of performing temperature-compensated isolation up to a voltage higher than the rising voltage of the diode can be realized.

【図面の簡単な説明】[Brief description of drawings]

第1図は本考案の1実施例の構成を示す構成図、第2図
は第1図に示す実施例の部分断面図、第3図は第1図に
示す実施例の回路接続を示した等価回路、第4図は第1
図に示す実施例の動作を説明する回路図、第5図は第4
図に示す回路の動作を説明する特性図、第6図は従来の
アイソレータの構成を示す回路図、第7図は並列ダイオ
ードの構成を示す特性図、第8図は第6図に示す回路の
等価回路図、第9図はその動作説明図である。 30…基板、31〜34…矩形領域、31T〜34T…
トランジスタ、35、36、38、39、40、42、
43、44…アルミ配線、37、41…端子、45〜4
8…直列回路
FIG. 1 is a block diagram showing the construction of one embodiment of the present invention, FIG. 2 is a partial sectional view of the embodiment shown in FIG. 1, and FIG. 3 is a circuit connection of the embodiment shown in FIG. Equivalent circuit, FIG. 4 shows the first
FIG. 5 is a circuit diagram for explaining the operation of the embodiment shown in FIG.
FIG. 6 is a characteristic diagram for explaining the operation of the circuit shown in FIG. 6, FIG. 6 is a circuit diagram showing a configuration of a conventional isolator, FIG. 7 is a characteristic diagram showing a configuration of a parallel diode, and FIG. 8 is a circuit diagram of the circuit shown in FIG. An equivalent circuit diagram and FIG. 9 are explanatory diagrams of the operation. 30 ... Substrate, 31-34 ... Rectangular area, 31T-34T ...
Transistors, 35, 36, 38, 39, 40, 42,
43, 44 ... Aluminum wiring, 37, 41 ... Terminals, 45-4
8 ... Series circuit

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】基板上に形成され電圧/電流特性が同一の
4個のダイオードが中心対称になるように近接して配置
されると共に第1および第2端子を設け,この第1およ
び第2端子間に第1直列回路として互いに対角線上に位
置する2組の上記ダイオードのうち第1および第2端子
を結ぶ線に対して一方の側に配置された各組のダイオー
ドを互いに逆方向に直列配線し、更に第2直列回路とし
て接続が第1直列回路と同一となるように他方の側に配
置された各組のダイオードを互いに逆方向に直列配線す
ると共に前記第1直列回路に並列に接続し、これらの直
列配線は前記第1および第2端子に対して対称に配列す
るようにして正逆両方向の電圧/電流特性を対称とした
ことを特徴とするペアツエナダイオード。
1. A diode which is formed on a substrate and has the same voltage / current characteristics is arranged in proximity to each other so as to be center-symmetrical, and first and second terminals are provided. Of the two sets of diodes located diagonally to each other as a first series circuit between the terminals, each set of diodes arranged on one side with respect to the line connecting the first and second terminals is connected in series in opposite directions. Wiring, and further, as a second series circuit, each pair of diodes arranged on the other side so as to have the same connection as the first series circuit are serially wired in opposite directions and connected in parallel to the first series circuit. A pair Zener diode is characterized in that the series wirings are arranged symmetrically with respect to the first and second terminals so that the voltage / current characteristics in both forward and reverse directions are symmetrical.
JP1988114538U 1988-08-31 1988-08-31 Pair Zener diode Expired - Lifetime JPH0622999Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1988114538U JPH0622999Y2 (en) 1988-08-31 1988-08-31 Pair Zener diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1988114538U JPH0622999Y2 (en) 1988-08-31 1988-08-31 Pair Zener diode

Publications (2)

Publication Number Publication Date
JPH0236058U JPH0236058U (en) 1990-03-08
JPH0622999Y2 true JPH0622999Y2 (en) 1994-06-15

Family

ID=31355380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1988114538U Expired - Lifetime JPH0622999Y2 (en) 1988-08-31 1988-08-31 Pair Zener diode

Country Status (1)

Country Link
JP (1) JPH0622999Y2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012191166A (en) * 2011-02-23 2012-10-04 Sharp Corp Photosensor and electronic apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5638465U (en) * 1979-08-31 1981-04-11
JPS6298674A (en) * 1985-10-25 1987-05-08 Hitachi Ltd Gallium arsenide semiconductor device
JPS6373673A (en) * 1986-09-17 1988-04-04 Origin Electric Co Ltd Semiconductor device for absorbing surge

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012191166A (en) * 2011-02-23 2012-10-04 Sharp Corp Photosensor and electronic apparatus

Also Published As

Publication number Publication date
JPH0236058U (en) 1990-03-08

Similar Documents

Publication Publication Date Title
US4728825A (en) Bidirectional MOS linear switch
US4413237A (en) Sawtooth wave oscillator
JPH0622999Y2 (en) Pair Zener diode
JPS62220870A (en) Alternating current detection circuit
JPS6229158A (en) Integrated circuit device containing voltage clamp circuit
JPH02304963A (en) Semiconductor integrated circuit
JPS6098659A (en) Semiconductor ic having series-connected transistor
US4280064A (en) Signal isolator
JPS5831614A (en) Triangle wave oscillator
JPS5912018B2 (en) semiconductor circuit
JPS62257747A (en) Schmitt circuit for semiconductor integrated circuit
JPS6230701B2 (en)
SU1104644A1 (en) Duplex balanced mixer
SU503344A1 (en) Transistor modulator
JPS62118621A (en) Differential amplifier circuit
JPH0451094B2 (en)
JP3074963B2 (en) Signal switching circuit
SU1483598A1 (en) Push-pull amplifier
SU1686662A1 (en) Ac to dc voltage converter
SU488307A1 (en) Synchronous detector
JPS6224659A (en) Complex junction capacitor
JPH05312849A (en) Transient voltage alteration detecting circuit
JPH0349206B2 (en)
JPH0117170B2 (en)
JPS5839419B2 (en) Signal switching circuit