JPH06229419A - 磁気軸受 - Google Patents
磁気軸受Info
- Publication number
- JPH06229419A JPH06229419A JP16011593A JP16011593A JPH06229419A JP H06229419 A JPH06229419 A JP H06229419A JP 16011593 A JP16011593 A JP 16011593A JP 16011593 A JP16011593 A JP 16011593A JP H06229419 A JPH06229419 A JP H06229419A
- Authority
- JP
- Japan
- Prior art keywords
- rotor
- hysteresis
- phase
- switching
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 簡単な構成でロータの位置を高精度に制御す
る。 【構成】 磁気軸受は、ロータ１１を挟んで対向する位
置に配設された電磁石１２ａ、１２ｂと、電磁石１２
ａ、１２ｂに励磁電流を供給するヒステリシスアンプ１
３ａ、１３ｂと、各ヒステリシスアンプ１３ａ、１３ｂ
におけるスイッチングの波形の位相差を検出する位相比
較器１４と、この位相比較器１４の出力を直流電流に変
換して各ヒステリシスアンプ１３ａ、１３ｂに供給する
ループフィルタ１５と、ヒステリシスアンプ１３ａ、１
３ｂにおけるスイッチング周波数に比例した電圧信号を
得るＦ／Ｖコンバータ３５ａ、３５ｂと、これら電圧信
号の偏差を取る加算器３６と、前記偏差からヒステリシ
スアンプ１３ａ、１３ｂを安定化制御する安定制御回路
３７とを備えている。このようにフェイズロックトルー
プに周波数−電圧サーボ系を併用して、系全体の安定化
させている。
る。 【構成】 磁気軸受は、ロータ１１を挟んで対向する位
置に配設された電磁石１２ａ、１２ｂと、電磁石１２
ａ、１２ｂに励磁電流を供給するヒステリシスアンプ１
３ａ、１３ｂと、各ヒステリシスアンプ１３ａ、１３ｂ
におけるスイッチングの波形の位相差を検出する位相比
較器１４と、この位相比較器１４の出力を直流電流に変
換して各ヒステリシスアンプ１３ａ、１３ｂに供給する
ループフィルタ１５と、ヒステリシスアンプ１３ａ、１
３ｂにおけるスイッチング周波数に比例した電圧信号を
得るＦ／Ｖコンバータ３５ａ、３５ｂと、これら電圧信
号の偏差を取る加算器３６と、前記偏差からヒステリシ
スアンプ１３ａ、１３ｂを安定化制御する安定制御回路
３７とを備えている。このようにフェイズロックトルー
プに周波数−電圧サーボ系を併用して、系全体の安定化
させている。
Description
【０００１】
【産業上の利用分野】本発明は、電磁石の磁力の強弱を
制御することによりロータを浮上させると共に、ロータ
の浮上位置を検出することにより前記ロータの浮上位置
を一定に維持制御できる磁気軸受に関する。
制御することによりロータを浮上させると共に、ロータ
の浮上位置を検出することにより前記ロータの浮上位置
を一定に維持制御できる磁気軸受に関する。
【０００２】
【従来の技術】近年、ＩＣ製造装置のように高度のクリ
ーン環境が要求される場所の搬送装置として、非接触的
に搬送することのできる磁気浮上装置が用いられてい
る。この磁気浮上装置では、浮上体としてのロータを電
磁石の磁力によって浮上させると共に、ロータの浮上位
置を検出することによりロータの浮上位置を一定に保つ
ように制御する磁気軸受が用いられている。
ーン環境が要求される場所の搬送装置として、非接触的
に搬送することのできる磁気浮上装置が用いられてい
る。この磁気浮上装置では、浮上体としてのロータを電
磁石の磁力によって浮上させると共に、ロータの浮上位
置を検出することによりロータの浮上位置を一定に保つ
ように制御する磁気軸受が用いられている。
【０００３】図１６は従来の磁気軸受の構成を示すブロ
ック図である。この磁気軸受は、それぞれロータ４１を
挟んで対向する位置に配設された２つの電磁石４２ａ、
４２ｂと、２つの位置センサ４３ａ、４３ｂとを備えて
いる。磁気軸受は、さらに、位置センサ４３ａ、４３ｂ
の検出信号を入力するブリッジ回路４４と、このブリッ
ジ回路４４の出力信号と基準信号４５とを比較する比較
器４６と、この比較器４６の出力信号の位相を進める等
の処理を行う信号処理回路４７と、この信号処理回路４
７の出力信号を増幅して電磁石４２ａ、４２ｂに与える
増幅回路４８ａ、４８ｂとを備えている。
ック図である。この磁気軸受は、それぞれロータ４１を
挟んで対向する位置に配設された２つの電磁石４２ａ、
４２ｂと、２つの位置センサ４３ａ、４３ｂとを備えて
いる。磁気軸受は、さらに、位置センサ４３ａ、４３ｂ
の検出信号を入力するブリッジ回路４４と、このブリッ
ジ回路４４の出力信号と基準信号４５とを比較する比較
器４６と、この比較器４６の出力信号の位相を進める等
の処理を行う信号処理回路４７と、この信号処理回路４
７の出力信号を増幅して電磁石４２ａ、４２ｂに与える
増幅回路４８ａ、４８ｂとを備えている。
【０００４】この磁気軸受では、ロータ４１が電磁石４
２ａ、４２ｂの磁力によって浮上保持される。ロータ４
１の位置は位置センサ４３ａ、４３ｂによって検出さ
れ、ブリッジ回路４４によってロータ４１の位置に応じ
た信号が得られ比較器４６に送出される。比較器４６で
は、ブリッジ回路４４の出力信号と基準信号４５とを比
較して基準の位置との差に応じた信号が得られ、この信
号が信号処理回路４７で処理されて増幅回路４８ａ、４
８ｂに与えられる。そして、この増幅回路４８ａ、４８
ｂによって電磁石４２ａ、４２ｂへ励磁電流が供給され
る。このようにして、ロータ４１が所定の位置に維持さ
れるように制御されることになる。
２ａ、４２ｂの磁力によって浮上保持される。ロータ４
１の位置は位置センサ４３ａ、４３ｂによって検出さ
れ、ブリッジ回路４４によってロータ４１の位置に応じ
た信号が得られ比較器４６に送出される。比較器４６で
は、ブリッジ回路４４の出力信号と基準信号４５とを比
較して基準の位置との差に応じた信号が得られ、この信
号が信号処理回路４７で処理されて増幅回路４８ａ、４
８ｂに与えられる。そして、この増幅回路４８ａ、４８
ｂによって電磁石４２ａ、４２ｂへ励磁電流が供給され
る。このようにして、ロータ４１が所定の位置に維持さ
れるように制御されることになる。
【０００５】
【発明が解決しようとする課題】ところで、従来の磁気
軸受では、位置センサを用いてロータの位置を検出して
いるが、位置センサによって精度良くロータの位置を検
出するのが技術的に難しく、またロータの位置を高精度
に制御するためには高精度の高価なセンサが必要になる
という問題点があった。
軸受では、位置センサを用いてロータの位置を検出して
いるが、位置センサによって精度良くロータの位置を検
出するのが技術的に難しく、またロータの位置を高精度
に制御するためには高精度の高価なセンサが必要になる
という問題点があった。
【０００６】また、従来の磁気浮上系では、保持精度を
高めるために、積分要素をフィードバックループに挿入
することがよく行われる。しかし、このような積分要素
は程度の差こそあれ近似的なものである。例えば、積分
要素をアナログ回路で構成した場合、ＯＰアンプのオフ
セットのため、直流ゲインを無限大にすることはできな
かった。また、ディジタル制御装置を用いて構成した場
合には、ＡＤ変換や計算機内部での量子化誤差のため、
ある程度の偏差が残っていた。このように、従来の磁気
浮上系では、積分要素の配置による保持精度の向上に
は、一定の限界があった。
高めるために、積分要素をフィードバックループに挿入
することがよく行われる。しかし、このような積分要素
は程度の差こそあれ近似的なものである。例えば、積分
要素をアナログ回路で構成した場合、ＯＰアンプのオフ
セットのため、直流ゲインを無限大にすることはできな
かった。また、ディジタル制御装置を用いて構成した場
合には、ＡＤ変換や計算機内部での量子化誤差のため、
ある程度の偏差が残っていた。このように、従来の磁気
浮上系では、積分要素の配置による保持精度の向上に
は、一定の限界があった。
【０００７】そこで本発明の目的は、簡単な構成でロー
タの位置を高精度に制御することのできる磁気軸受を提
供することにある。
タの位置を高精度に制御することのできる磁気軸受を提
供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明による磁気軸受は、ロータを磁
力によって浮上させる電磁石と、この電磁石に励磁電流
を供給するヒステリシスアンプと、前記ヒステリシスア
ンプにおけるスイッチングの位相に応じて前記ヒステリ
シスアンプより供給される励磁電流を制御して前記ヒス
テリシスアンプにおけるスイッチングの周波数を制御す
るフェイズロックトループを用いて、ロータの位置を制
御する位置制御手段とを具備することを特徴とするもの
である。
に、請求項１記載の発明による磁気軸受は、ロータを磁
力によって浮上させる電磁石と、この電磁石に励磁電流
を供給するヒステリシスアンプと、前記ヒステリシスア
ンプにおけるスイッチングの位相に応じて前記ヒステリ
シスアンプより供給される励磁電流を制御して前記ヒス
テリシスアンプにおけるスイッチングの周波数を制御す
るフェイズロックトループを用いて、ロータの位置を制
御する位置制御手段とを具備することを特徴とするもの
である。
【０００９】上記目的を達成するために、請求項１記載
の発明による磁気軸受は、ロータを磁力によって浮上さ
せる電磁石と、二つのレベルの電圧をスイッチングによ
り切り換えて前記電磁石に与えることにより前記電磁石
に励磁電流を供給するヒステリシスアンプと、前記ヒス
テリシスアンプにおけるスイッチングの位相に応じて前
記ヒステリシスアンプより供給される励磁電流を制御し
て前記ヒステリシスアンプにおけるスイッチングの周波
数を制御するフェイズロックトループを用いて、ロータ
の位置を制御する位置制御手段とを具備することを特徴
とするものである。
の発明による磁気軸受は、ロータを磁力によって浮上さ
せる電磁石と、二つのレベルの電圧をスイッチングによ
り切り換えて前記電磁石に与えることにより前記電磁石
に励磁電流を供給するヒステリシスアンプと、前記ヒス
テリシスアンプにおけるスイッチングの位相に応じて前
記ヒステリシスアンプより供給される励磁電流を制御し
て前記ヒステリシスアンプにおけるスイッチングの周波
数を制御するフェイズロックトループを用いて、ロータ
の位置を制御する位置制御手段とを具備することを特徴
とするものである。
【００１０】上記目的を達成するために、請求項２記載
の発明による磁気軸受は、ロータを磁力によって浮上さ
せる電磁石と、二つのレベルの電圧をスイッチングによ
り切り換えて前記電磁石に励磁電流を供給するヒステリ
シスアンプと、前記ヒステリシスアンプにおけるスイッ
チングの位相に応じて前記ヒステリシスアンプより供給
される励磁電流を制御して前記ヒステリシスアンプにお
けるスイッチングの周波数を制御するフェイズロックト
ループと、前記ヒステリシスアンプにおけるスイッチン
グの周波数に応じた電圧を得て当該電圧を基に前記ヒス
テリシスアンプより供給される励磁電流を制御して前記
ヒステリシスアンプにおけるスイッチングの周波数を制
御する周波数−電圧サーボ系と、を併用してロータの位
置を制御する位置制御手段とを具備することを特徴とす
るものである。
の発明による磁気軸受は、ロータを磁力によって浮上さ
せる電磁石と、二つのレベルの電圧をスイッチングによ
り切り換えて前記電磁石に励磁電流を供給するヒステリ
シスアンプと、前記ヒステリシスアンプにおけるスイッ
チングの位相に応じて前記ヒステリシスアンプより供給
される励磁電流を制御して前記ヒステリシスアンプにお
けるスイッチングの周波数を制御するフェイズロックト
ループと、前記ヒステリシスアンプにおけるスイッチン
グの周波数に応じた電圧を得て当該電圧を基に前記ヒス
テリシスアンプより供給される励磁電流を制御して前記
ヒステリシスアンプにおけるスイッチングの周波数を制
御する周波数−電圧サーボ系と、を併用してロータの位
置を制御する位置制御手段とを具備することを特徴とす
るものである。
【００１１】
【作用】請求項１および請求項２記載の発明では、電磁
石を励磁するアンプとして、スイッチング周波数がイン
ダクタンスによって変化する性質を持つヒステリシスア
ンプを使用する。ヒステリシスアンプは、電磁石とロー
タ間のギャップ変化に応じてインダクタンスが変化し、
これに伴ってスイッチング周波数も変化する。本発明の
磁気軸受では、このようなヒステリシスアンプを利用し
て、位置センサを用いることなくロータの位置を検出で
きるようにしている。そして、フェイズロックトループ
を用いてスイッチング周波数が一定になるように制御す
ることによってロータを一定の位置に保持している。そ
して、検出したロータの位置を基に、フェイズロックト
ループを用いてスイッチング周波数が一定になるように
制御することによってロータを一定の位置に保持してい
る。
石を励磁するアンプとして、スイッチング周波数がイン
ダクタンスによって変化する性質を持つヒステリシスア
ンプを使用する。ヒステリシスアンプは、電磁石とロー
タ間のギャップ変化に応じてインダクタンスが変化し、
これに伴ってスイッチング周波数も変化する。本発明の
磁気軸受では、このようなヒステリシスアンプを利用し
て、位置センサを用いることなくロータの位置を検出で
きるようにしている。そして、フェイズロックトループ
を用いてスイッチング周波数が一定になるように制御す
ることによってロータを一定の位置に保持している。そ
して、検出したロータの位置を基に、フェイズロックト
ループを用いてスイッチング周波数が一定になるように
制御することによってロータを一定の位置に保持してい
る。
【００１２】また、請求項３記載の発明では、請求項２
記載の発明のように、スイッチング周波数がインダクタ
ンスによって変化する性質を持つヒステリシスアンプを
使用し、このヒステリシスアンプのスイッチング周波数
が電磁石のロータに対する位置に応じて変化することを
利用して、位置センサを用いることなくロータの位置を
検出している。加えて、その検出したロータの位置に基
づいてフェイズロックトループを用いてスイッチング周
波数が一定になるように制御することによってロータを
一定の位置に保持すると共に、スイッチング周波数に応
じた電圧を得て、その電圧でもって周波数−電圧フィー
ドバック制御を行うことにより、フェイズロックトルー
プの誤同期を防止するようにしている。
記載の発明のように、スイッチング周波数がインダクタ
ンスによって変化する性質を持つヒステリシスアンプを
使用し、このヒステリシスアンプのスイッチング周波数
が電磁石のロータに対する位置に応じて変化することを
利用して、位置センサを用いることなくロータの位置を
検出している。加えて、その検出したロータの位置に基
づいてフェイズロックトループを用いてスイッチング周
波数が一定になるように制御することによってロータを
一定の位置に保持すると共に、スイッチング周波数に応
じた電圧を得て、その電圧でもって周波数−電圧フィー
ドバック制御を行うことにより、フェイズロックトルー
プの誤同期を防止するようにしている。
【００１３】
【実施例】以下本発明の磁気軸受における好適な実施例
について、図１から図１５を参照して詳細に説明する。
図１は本発明の一実施例の磁気軸受の構成を示すブロッ
ク図である。この図に示すように本実施例の磁気軸受
は、ロータ１１を挟んで対向する位置に配設された２つ
の電磁石１２ａ、１２ｂと、二つのレベルの電圧をスイ
ッチングにより切り換えて前記電磁石１２ａ、１２ｂに
印加することにより、前記電磁石１２ａ、１２ｂに励磁
電流を供給するヒステリシスアンプ１３ａ、１３ｂと、
各ヒステリシスアンプ１３ａ、１３ｂにおけるスイッチ
ングの波形を入力し、両波形の位相差を検出する位相比
較器１４と、この位相比較器１４の出力を直流電流に変
換して各ヒステリシスアンプ１３ａ、１３ｂに供給する
ループフィルタ１５とを備えている。
について、図１から図１５を参照して詳細に説明する。
図１は本発明の一実施例の磁気軸受の構成を示すブロッ
ク図である。この図に示すように本実施例の磁気軸受
は、ロータ１１を挟んで対向する位置に配設された２つ
の電磁石１２ａ、１２ｂと、二つのレベルの電圧をスイ
ッチングにより切り換えて前記電磁石１２ａ、１２ｂに
印加することにより、前記電磁石１２ａ、１２ｂに励磁
電流を供給するヒステリシスアンプ１３ａ、１３ｂと、
各ヒステリシスアンプ１３ａ、１３ｂにおけるスイッチ
ングの波形を入力し、両波形の位相差を検出する位相比
較器１４と、この位相比較器１４の出力を直流電流に変
換して各ヒステリシスアンプ１３ａ、１３ｂに供給する
ループフィルタ１５とを備えている。
【００１４】この磁気軸受では、ヒステリシスアンプ１
３ａ、１３ｂから電磁石１２ａ、１２ｂに励磁電流が供
給され、この電磁石１２ａ、１２ｂの磁力（吸引力
Ｆ1 、Ｆ2 ）によってロータ１１が浮上保持される。ま
た、ヒステリシスアンプ１３ａ、１３ｂにおけるスイッ
チングの波形が位相比較器１４に入力され、両波形の位
相差が検出される。そして、この位相比較器１４の出力
がループフィルタ１５によって直流電流に変換され、ヒ
ステリシスアンプ１３ａ、１３ｂに供給される。このよ
うに、ヒステリシスアンプ１３ａ、１３ｂ、位相比較器
１４およびループフィルタ１５によってフェイズロック
トループ（ＰＬＬ）が形成され、ロータ１１の位置Ｘが
所定の位置に維持されるように制御される。
３ａ、１３ｂから電磁石１２ａ、１２ｂに励磁電流が供
給され、この電磁石１２ａ、１２ｂの磁力（吸引力
Ｆ1 、Ｆ2 ）によってロータ１１が浮上保持される。ま
た、ヒステリシスアンプ１３ａ、１３ｂにおけるスイッ
チングの波形が位相比較器１４に入力され、両波形の位
相差が検出される。そして、この位相比較器１４の出力
がループフィルタ１５によって直流電流に変換され、ヒ
ステリシスアンプ１３ａ、１３ｂに供給される。このよ
うに、ヒステリシスアンプ１３ａ、１３ｂ、位相比較器
１４およびループフィルタ１５によってフェイズロック
トループ（ＰＬＬ）が形成され、ロータ１１の位置Ｘが
所定の位置に維持されるように制御される。
【００１５】このように本実施例では、電磁石１２（１
２ａ、１２ｂを代表する。）を励磁するアンプとして、
スイッチング周波数がインダクタンスによって変化する
性質を持つヒステリシスアンプ１３（１３ａ、１３ｂを
代表する。）を使用し、このヒステリシスアンプ１３の
スイッチング周波数が電磁石１２とロータ１１とのギャ
ップ、すなわちロータ１１の位置Ｘに応じて変化するこ
とを利用して、ヒステリシスアンプ１３のスイッチング
周波数からロータ１１の位置を求めている。従って、位
置センサが不要になる。
２ａ、１２ｂを代表する。）を励磁するアンプとして、
スイッチング周波数がインダクタンスによって変化する
性質を持つヒステリシスアンプ１３（１３ａ、１３ｂを
代表する。）を使用し、このヒステリシスアンプ１３の
スイッチング周波数が電磁石１２とロータ１１とのギャ
ップ、すなわちロータ１１の位置Ｘに応じて変化するこ
とを利用して、ヒステリシスアンプ１３のスイッチング
周波数からロータ１１の位置を求めている。従って、位
置センサが不要になる。
【００１６】また、本実施例では、ヒステリシスアンプ
１３ａ、１３ｂにおけるスイッチング周波数がロータ１
１の位置を示すことから、これらスイッチング周波数を
フェイズロックトループに供給し、その得られたロータ
１１の位置に応じてヒステリシスアンプ１３のスイッチ
ング周波数が一定になるように制御することにより、ロ
ータ１１を一定の位置に保持している。従って、制御誤
差を位相のレベルで検出できるので、ロータ１１の位置
を高精度に制御することができる。特に、本実施例にお
けるフェイズロックトループ制御の積分要素は、位相が
角周波数を積分したものであるという数学的関係に基づ
いた理想的なものなので、本質的に誤差を生じず、高精
度な制御を行うことができる。
１３ａ、１３ｂにおけるスイッチング周波数がロータ１
１の位置を示すことから、これらスイッチング周波数を
フェイズロックトループに供給し、その得られたロータ
１１の位置に応じてヒステリシスアンプ１３のスイッチ
ング周波数が一定になるように制御することにより、ロ
ータ１１を一定の位置に保持している。従って、制御誤
差を位相のレベルで検出できるので、ロータ１１の位置
を高精度に制御することができる。特に、本実施例にお
けるフェイズロックトループ制御の積分要素は、位相が
角周波数を積分したものであるという数学的関係に基づ
いた理想的なものなので、本質的に誤差を生じず、高精
度な制御を行うことができる。
【００１７】次に、図２および図３を用いて、ヒステリ
シスアンプ１３の動作の概要について説明する。図２に
示すように、電磁石１２のコイルにかかる電圧をＶ、コ
イルに流れる電流をＩとする。また、電磁石１２とロー
タ１１とのギャップをｘとする。
シスアンプ１３の動作の概要について説明する。図２に
示すように、電磁石１２のコイルにかかる電圧をＶ、コ
イルに流れる電流をＩとする。また、電磁石１２とロー
タ１１とのギャップをｘとする。
【００１８】図３は上記電流Ｉと電圧Ｖの関係を示す波
形図である。この図に示すように、ヒステリシスアンプ
１３は、目標電流値（制御分を含む。）Ｉ0 の上下に±
ΔＩの幅を設けて、実際の電流値が上限Ｉ0 ＋ΔＩp に
達したらコイルにかかる電圧Ｖを−Ｖm に切り換え、実
際の電流値が下限Ｉ0 −ΔＩm に達したらコイルにかか
る電圧ＶをＶp に切り換える。本実施例では、このヒス
テリシスアンプ１３の電圧のスイッチング周波数が電磁
石１２とロータ１１とのギャップｘに略比例することを
利用して、スイッチング周波数からロータ１１の位置を
検出する。
形図である。この図に示すように、ヒステリシスアンプ
１３は、目標電流値（制御分を含む。）Ｉ0 の上下に±
ΔＩの幅を設けて、実際の電流値が上限Ｉ0 ＋ΔＩp に
達したらコイルにかかる電圧Ｖを−Ｖm に切り換え、実
際の電流値が下限Ｉ0 −ΔＩm に達したらコイルにかか
る電圧ＶをＶp に切り換える。本実施例では、このヒス
テリシスアンプ１３の電圧のスイッチング周波数が電磁
石１２とロータ１１とのギャップｘに略比例することを
利用して、スイッチング周波数からロータ１１の位置を
検出する。
【００１９】図４はヒステリシスアンプ１３の構成を示
すブロック図である。この図に示すように、ヒステリシ
スアンプ１３は、電流指令値Ｉ0 が入力される比較増幅
器２１と、この比較増幅器２１の出力Ｖが入力されるヒ
ステリシスコンパレータ２２とを備えている。また、ヒ
ステリシスアンプ１３は、ヒステリシスコンパレータ２
２の出力電圧Ｖ′が入力され、電源２４から与えられる
２つのレベルの電圧を切り換えて電磁石１２のコイル２
０に与えるスイッチング素子２３と、電磁石１２のコイ
ル２０に流れる電流ｉを検出し、比較増幅器２１へ与え
る電流検出回路２５とを備えている。
すブロック図である。この図に示すように、ヒステリシ
スアンプ１３は、電流指令値Ｉ0 が入力される比較増幅
器２１と、この比較増幅器２１の出力Ｖが入力されるヒ
ステリシスコンパレータ２２とを備えている。また、ヒ
ステリシスアンプ１３は、ヒステリシスコンパレータ２
２の出力電圧Ｖ′が入力され、電源２４から与えられる
２つのレベルの電圧を切り換えて電磁石１２のコイル２
０に与えるスイッチング素子２３と、電磁石１２のコイ
ル２０に流れる電流ｉを検出し、比較増幅器２１へ与え
る電流検出回路２５とを備えている。
【００２０】電流指令値Ｉ0 は、電磁石１２のコイル２
０に流したい電流の値で、一般的にはバイアス電流値と
制御用電流値の和で与えられる。また、この電流指令値
Ｉ0は、図１のループフィルタ１５により供給される。
比較増幅器２１は、電流指令値Ｉ0 とコイル電流ｉとの
差に比例した電圧Ｖ（Ｖ＝Ｋv （Ｉ0 −ｉ）：ただしＫ
v は定数）を出力する。ヒステリシスコンパレータ２２
は、入力信号の履歴によってしきい値が変化するコンパ
レータで、例えば図５に示すような特性を持つ。ここ
で、このヒステリシスコンパレータ２２の出力電圧Ｖ′
の高レベル側をＶONとし、低レベル側を−ＶOFF とす
る。また、出力電圧が−ＶOFF からＶONに変化するとき
の入力電圧をΔＶp とし、出力電圧がＶONから−ＶOFF
に変化するときの入力電圧を−ΔＶmとする。
０に流したい電流の値で、一般的にはバイアス電流値と
制御用電流値の和で与えられる。また、この電流指令値
Ｉ0は、図１のループフィルタ１５により供給される。
比較増幅器２１は、電流指令値Ｉ0 とコイル電流ｉとの
差に比例した電圧Ｖ（Ｖ＝Ｋv （Ｉ0 −ｉ）：ただしＫ
v は定数）を出力する。ヒステリシスコンパレータ２２
は、入力信号の履歴によってしきい値が変化するコンパ
レータで、例えば図５に示すような特性を持つ。ここ
で、このヒステリシスコンパレータ２２の出力電圧Ｖ′
の高レベル側をＶONとし、低レベル側を−ＶOFF とす
る。また、出力電圧が−ＶOFF からＶONに変化するとき
の入力電圧をΔＶp とし、出力電圧がＶONから−ＶOFF
に変化するときの入力電圧を−ΔＶmとする。
【００２１】スイッチング素子２３は、入力信号のレベ
ル（ＶON、−ＶOFF ）に応じて、コイル２０にかかる電
圧を高電圧（Ｖp ）から負の電圧（−Ｖm ）あるいは十
分に小さい低電圧（ＶL ）に切り換える素子（トランジ
スタ、ＦＥＴ、サイリスタ等）である。なお、図１にお
ける位相比較器１４に供給されるスイッチングの波形
は、ヒステリシスコンパレータ２２の出力波形でも良い
し、スイッチング素子２３の出力波形でも良い。また、
電流検出回路２５の出力を２値化した波形でも良い。
ル（ＶON、−ＶOFF ）に応じて、コイル２０にかかる電
圧を高電圧（Ｖp ）から負の電圧（−Ｖm ）あるいは十
分に小さい低電圧（ＶL ）に切り換える素子（トランジ
スタ、ＦＥＴ、サイリスタ等）である。なお、図１にお
ける位相比較器１４に供給されるスイッチングの波形
は、ヒステリシスコンパレータ２２の出力波形でも良い
し、スイッチング素子２３の出力波形でも良い。また、
電流検出回路２５の出力を２値化した波形でも良い。
【００２２】次に、ヒステリシスアンプ１３の動作につ
いて説明する。図６に示すように、コイル２０に流れる
電流は、目標値Ｉ0 を中心に、三角波状に変動する。そ
の理由を、以下で説明する。ある時点で、コイル電流が
Ｉ′（Ｉ0 −ΔＩm ＜Ｉ′＜Ｉ0 ）で、ヒステリシスコ
ンパレータ２２の出力がＶON、コイル２０にかかる電圧
がＶp であったとする。
いて説明する。図６に示すように、コイル２０に流れる
電流は、目標値Ｉ0 を中心に、三角波状に変動する。そ
の理由を、以下で説明する。ある時点で、コイル電流が
Ｉ′（Ｉ0 −ΔＩm ＜Ｉ′＜Ｉ0 ）で、ヒステリシスコ
ンパレータ２２の出力がＶON、コイル２０にかかる電圧
がＶp であったとする。
【００２３】ここで、図７に示すように、コイル２０は
インダクタンスＬと抵抗Ｒの直列回路と考えることがで
き、Ｖp ≫（Ｉ0 ＋ΔＩp ）／Ｒと設定されているとす
る。この場合、コイル２０のインダクタンスＬのために
コイル電流は除々に上昇していき、やがてＩ0 に等しく
なる。同時に、比較増幅器２１の出力電圧も符号が変化
する（例えば、正から負へ）。しかし、ヒステリシスコ
ンパレータ２２のヒステリシス特性のため、しばらくは
ヒステリシスコンパレータ２２の出力がＶONのままであ
る。従って、電流はＩ0 を越えてさらに上昇していく。
やがて、比較増幅器２１の出力電圧Ｖの値が−ΔＶm よ
り小さくなると、ヒステリシスコンパレータ２２の出力
が−ＶOFF に切り換わり、コイル２０にかかる電圧もＶ
p から−Ｖm に切り換わる。このため、コイル２０の電
流は減少し始める。このヒステリシスコンパレータ２２
の出力が−ＶOFF に切り換わる点での電流の値をＩ0 ＋
ΔＩp とすると、Ｋv ΔＩp ＝ΔＶm という関係が成立
している。
インダクタンスＬと抵抗Ｒの直列回路と考えることがで
き、Ｖp ≫（Ｉ0 ＋ΔＩp ）／Ｒと設定されているとす
る。この場合、コイル２０のインダクタンスＬのために
コイル電流は除々に上昇していき、やがてＩ0 に等しく
なる。同時に、比較増幅器２１の出力電圧も符号が変化
する（例えば、正から負へ）。しかし、ヒステリシスコ
ンパレータ２２のヒステリシス特性のため、しばらくは
ヒステリシスコンパレータ２２の出力がＶONのままであ
る。従って、電流はＩ0 を越えてさらに上昇していく。
やがて、比較増幅器２１の出力電圧Ｖの値が−ΔＶm よ
り小さくなると、ヒステリシスコンパレータ２２の出力
が−ＶOFF に切り換わり、コイル２０にかかる電圧もＶ
p から−Ｖm に切り換わる。このため、コイル２０の電
流は減少し始める。このヒステリシスコンパレータ２２
の出力が−ＶOFF に切り換わる点での電流の値をＩ0 ＋
ΔＩp とすると、Ｋv ΔＩp ＝ΔＶm という関係が成立
している。
【００２４】やがて、電流値はＩ0 まで低下するが、や
はりヒステリシスコンパレータ２２のヒステリシス特性
のために、すぐにはＶONに切り換わらず、電流値はさら
に低下する。やがて、比較増幅器２１の出力電圧Ｖの値
がΔＶp より大きくなると、ヒステリシスコンパレータ
２２の出力はＶONに切り換わるので、コイル２０にかか
る電圧は再度Ｖp になり、電流が増加し始める。このヒ
ステリシスコンパレータ２２の出力がＶONに切り換わる
点での電流の値をＩ0 −ΔＩm とすると、ＫvΔＩm ＝
ΔＶp という関係が成立している。
はりヒステリシスコンパレータ２２のヒステリシス特性
のために、すぐにはＶONに切り換わらず、電流値はさら
に低下する。やがて、比較増幅器２１の出力電圧Ｖの値
がΔＶp より大きくなると、ヒステリシスコンパレータ
２２の出力はＶONに切り換わるので、コイル２０にかか
る電圧は再度Ｖp になり、電流が増加し始める。このヒ
ステリシスコンパレータ２２の出力がＶONに切り換わる
点での電流の値をＩ0 −ΔＩm とすると、ＫvΔＩm ＝
ΔＶp という関係が成立している。
【００２５】ヒステリシスアンプ１３は、以上の動作を
繰り返す。なお、図６に示すように、コイル２０に流れ
る電流がＩ0 −ΔＩm からＩ0 ＋ΔＩp まで増加する時
間をｔ1 とし、Ｉ0 ＋ΔＩp からＩ0 −ΔＩm まで減少
する時間をｔ2 とすると、スイッチング周期Ｔはｔ1 ＋
ｔ2 、スイッチング周波数ｆは１／Ｔである。次に、ヒ
ステリシスアンプ１３のスイッチング周波数が電磁石１
２とロータ１１とのギャップｘによって略比例的に変化
する理由について説明する。
繰り返す。なお、図６に示すように、コイル２０に流れ
る電流がＩ0 −ΔＩm からＩ0 ＋ΔＩp まで増加する時
間をｔ1 とし、Ｉ0 ＋ΔＩp からＩ0 −ΔＩm まで減少
する時間をｔ2 とすると、スイッチング周期Ｔはｔ1 ＋
ｔ2 、スイッチング周波数ｆは１／Ｔである。次に、ヒ
ステリシスアンプ１３のスイッチング周波数が電磁石１
２とロータ１１とのギャップｘによって略比例的に変化
する理由について説明する。
【００２６】図８に示すように、電磁石１２のコイル２
０は、インダクタンスＬと抵抗Ｒとが直列接続されたも
のと考えることができる。ここで、初期状態において、
コイル電流ｉa （０）＝０として、コイル２０の両端に
ステップ状の電圧Ｖa をかけたとする。すなわち、図９
に示すように、時刻ｔ＜０のとき、Ｖa ＝０、時刻ｔ≧
０のとき、Ｖa ＝Ｖh とする。すると、図１０に示すよ
うに、コイル電流は最終的な値（Ｖh ／Ｒ）まで増加し
ていく。ｔ＝０の近傍、すなわち、ｉa ≪（Ｖh ／Ｒ）
のときには、電流の増加の割合は（Ｒ／Ｌ）・（Ｖh ／
Ｒ）＝（Ｖh ／Ｌ）である。
０は、インダクタンスＬと抵抗Ｒとが直列接続されたも
のと考えることができる。ここで、初期状態において、
コイル電流ｉa （０）＝０として、コイル２０の両端に
ステップ状の電圧Ｖa をかけたとする。すなわち、図９
に示すように、時刻ｔ＜０のとき、Ｖa ＝０、時刻ｔ≧
０のとき、Ｖa ＝Ｖh とする。すると、図１０に示すよ
うに、コイル電流は最終的な値（Ｖh ／Ｒ）まで増加し
ていく。ｔ＝０の近傍、すなわち、ｉa ≪（Ｖh ／Ｒ）
のときには、電流の増加の割合は（Ｒ／Ｌ）・（Ｖh ／
Ｒ）＝（Ｖh ／Ｌ）である。
【００２７】前述のようにヒステリシスアンプ１３の動
作において、（Ｉ0 ＋ΔＩp ）≪（Ｖh ／Ｒ）という関
係を満たすときには、Ｉ0 −ΔＩm からＩ0 ＋ΔＩp ま
で電流が増加する時間ｔ1 は、（Ｖh ／Ｌ）・ｔ1 ＝
（ΔＩp ＋ΔＩm ）より、ｔ1＝Ｌ（ΔＩp ＋ΔＩm ）
／Ｖh となる。同様に、Ｉ0 ＋ΔＩp からＩ0 −ΔＩm
まで電流が減少する時間ｔ2 は、（Ｉ0 −ΔＩp ）＋
（Ｖm ／Ｒ）≫Ｉ0 ＋ΔＩp という関係を満たすように
Ｖm が選定されている場合には、ｔ2 ＝Ｌ（ΔＩp ＋Δ
Ｉm ）／Ｖm となる。従って、スイッチング周期Ｔ（＝
ｔ1 ＋ｔ2 ）は、Ｔ＝Ｌ（ΔＩp ＋ΔＩm ）・（１／Ｖ
h ＋１／Ｖm ）で与えられる。
作において、（Ｉ0 ＋ΔＩp ）≪（Ｖh ／Ｒ）という関
係を満たすときには、Ｉ0 −ΔＩm からＩ0 ＋ΔＩp ま
で電流が増加する時間ｔ1 は、（Ｖh ／Ｌ）・ｔ1 ＝
（ΔＩp ＋ΔＩm ）より、ｔ1＝Ｌ（ΔＩp ＋ΔＩm ）
／Ｖh となる。同様に、Ｉ0 ＋ΔＩp からＩ0 −ΔＩm
まで電流が減少する時間ｔ2 は、（Ｉ0 −ΔＩp ）＋
（Ｖm ／Ｒ）≫Ｉ0 ＋ΔＩp という関係を満たすように
Ｖm が選定されている場合には、ｔ2 ＝Ｌ（ΔＩp ＋Δ
Ｉm ）／Ｖm となる。従って、スイッチング周期Ｔ（＝
ｔ1 ＋ｔ2 ）は、Ｔ＝Ｌ（ΔＩp ＋ΔＩm ）・（１／Ｖ
h ＋１／Ｖm ）で与えられる。
【００２８】一方、電磁石１２において、コイル２０の
インダクタンスＬは電磁石１２とロータ１１とのギャッ
プｘに略反比例する。詳しくは、図１１に示すように、
電磁石１２のコイル２０の合計巻き数をＮ、コア３０の
断面積をＡとし、また、ロータ１１が強磁性体（透磁率
μ≒∞）とすると、Ｌ≒Ｎ2 Ａμ0 ／２ｘ＝ＫL ／ｘと
なる。ただし、μ0 は初透磁率、ＫL ＝Ｎ2 Ａμ0 ／２
である。従って、Ｔ＝（ＫL ／ｘ）・（ΔＩp ＋Δ
Ｉpm）・（１／Ｖh ＋１／Ｖm ）となり、スイッチング
周波数ｆ（＝１／Ｔ）は、ｆ＝Ｋ′ｘとなる。ただし、
Ｋ′＝（Ｖh ×Ｖm ）／｛ＫL （ΔＩp ＋ΔＩm ）・
（Ｖh ＋Ｖm ）｝である。従って、スイッチング周波数
ｆはギャップｘに略比例することとなる。
インダクタンスＬは電磁石１２とロータ１１とのギャッ
プｘに略反比例する。詳しくは、図１１に示すように、
電磁石１２のコイル２０の合計巻き数をＮ、コア３０の
断面積をＡとし、また、ロータ１１が強磁性体（透磁率
μ≒∞）とすると、Ｌ≒Ｎ2 Ａμ0 ／２ｘ＝ＫL ／ｘと
なる。ただし、μ0 は初透磁率、ＫL ＝Ｎ2 Ａμ0 ／２
である。従って、Ｔ＝（ＫL ／ｘ）・（ΔＩp ＋Δ
Ｉpm）・（１／Ｖh ＋１／Ｖm ）となり、スイッチング
周波数ｆ（＝１／Ｔ）は、ｆ＝Ｋ′ｘとなる。ただし、
Ｋ′＝（Ｖh ×Ｖm ）／｛ＫL （ΔＩp ＋ΔＩm ）・
（Ｖh ＋Ｖm ）｝である。従って、スイッチング周波数
ｆはギャップｘに略比例することとなる。
【００２９】なお、本発明は上記実施例に限定されず、
例えば実施例では２つのヒステリシスアンプのスイッチ
ングの位相を比較してロータの位置を制御するようにし
たが、１つのヒステリシスアンプのスイッチングの位相
を所定の周波数の基準信号の位相と比較してロータの位
置を制御するようにしても良い。
例えば実施例では２つのヒステリシスアンプのスイッチ
ングの位相を比較してロータの位置を制御するようにし
たが、１つのヒステリシスアンプのスイッチングの位相
を所定の周波数の基準信号の位相と比較してロータの位
置を制御するようにしても良い。
【００３０】図１２は、ヒステリシスアンプの他の構成
を示すブロック図である。このヒステリシスアンプ１１
３では、図４に示す比較増器２１を省略したもので、図
１のループフィルタ１５から供給される電流指令値Ｉ0
および、電流検出回路２５の出力が直接ヒステリシスコ
ンパレータ１２２に入力されるようになっている。
を示すブロック図である。このヒステリシスアンプ１１
３では、図４に示す比較増器２１を省略したもので、図
１のループフィルタ１５から供給される電流指令値Ｉ0
および、電流検出回路２５の出力が直接ヒステリシスコ
ンパレータ１２２に入力されるようになっている。
【００３１】そして、このヒステリシスコンパレータ１
２２は、比較増幅機能を持つように構成されている。す
なわちヒステリシスコンパレータ１２２は、電流指令値
Ｉ0とコイル電流ｉとの差に比例した電圧Ｖを出力する
と共に、その出力の履歴によってしきい値が変化するよ
うに構成されており、同様に、図５に示すような特性を
備えている。
２２は、比較増幅機能を持つように構成されている。す
なわちヒステリシスコンパレータ１２２は、電流指令値
Ｉ0とコイル電流ｉとの差に比例した電圧Ｖを出力する
と共に、その出力の履歴によってしきい値が変化するよ
うに構成されており、同様に、図５に示すような特性を
備えている。
【００３２】図１３は、本発明の磁気軸受における第２
の実施例の構成を表したものである。なお、説明の簡単
のため、図１に示す第１の実施例と同一の部分には同一
の符号を付して、適宜その説明を省略することとする。
この図１３に示すように、この第２の実施例では、ロー
タ１１の回転中心軸が水平方向となるように配置されて
いる。磁気軸受は、ロータ１１の上部に配置された電磁
石１２ｃと、この電磁石１２ｃに励磁電流を供給するヒ
ステリシスアンプ１３ｃを備えている。また、磁気軸受
は、基準信号を出力する基準信号出力回路１３１と、こ
の基準信号とヒステリシスアンプ１３ｃにおけるスイッ
チングの波形とを入力し、両波形の位相差を検出する位
相比較器１４と、この位相比較器１４の出力を直流電流
に変換して各ヒステリシスアンプ１３ｃ、１３ｂに供給
するループフィルタ１５とを備えている。
の実施例の構成を表したものである。なお、説明の簡単
のため、図１に示す第１の実施例と同一の部分には同一
の符号を付して、適宜その説明を省略することとする。
この図１３に示すように、この第２の実施例では、ロー
タ１１の回転中心軸が水平方向となるように配置されて
いる。磁気軸受は、ロータ１１の上部に配置された電磁
石１２ｃと、この電磁石１２ｃに励磁電流を供給するヒ
ステリシスアンプ１３ｃを備えている。また、磁気軸受
は、基準信号を出力する基準信号出力回路１３１と、こ
の基準信号とヒステリシスアンプ１３ｃにおけるスイッ
チングの波形とを入力し、両波形の位相差を検出する位
相比較器１４と、この位相比較器１４の出力を直流電流
に変換して各ヒステリシスアンプ１３ｃ、１３ｂに供給
するループフィルタ１５とを備えている。
【００３３】この磁気軸受では、ヒステリシスアンプ１
３ｃから電磁石１２ｃに励磁電流が供給され、この電磁
石１２ｃの吸引力Ｆ1 によってロータ１１が浮上保持さ
れる。ここで、電磁石１２ｃの吸引力Ｆ1 の定常値は、
ロータ１１が設定された位置にあるときにロータ１１に
作用する重力Ｆ2 の影響を打ち消すように定められる。
なお、この第２の実施例では、図４および図１２に示す
ヒステリシスアンプのいずれを使用してもよい。
３ｃから電磁石１２ｃに励磁電流が供給され、この電磁
石１２ｃの吸引力Ｆ1 によってロータ１１が浮上保持さ
れる。ここで、電磁石１２ｃの吸引力Ｆ1 の定常値は、
ロータ１１が設定された位置にあるときにロータ１１に
作用する重力Ｆ2 の影響を打ち消すように定められる。
なお、この第２の実施例では、図４および図１２に示す
ヒステリシスアンプのいずれを使用してもよい。
【００３４】図１４は、本発明の磁気軸受における第３
の実施例の構成を表したものである。なお、説明の簡単
のため、図１に示す第１の実施例と同一の部分には同一
の符号を付して、適宜その説明を省略することとする。
図１４に示す第３の実施例では、２つの電磁石１２ａ、
１２ｂと２つのヒステリシスアンプ１３ａ、１３ｂと、
位相比較器１４と、ループフィルタ１５とからなる回路
構成は図１に示す第１の実施例と全く同一であり、また
第３の実施例における前記回路構成部分に基づく動作も
図１に示す第１の実施例と基本的に同一である。
の実施例の構成を表したものである。なお、説明の簡単
のため、図１に示す第１の実施例と同一の部分には同一
の符号を付して、適宜その説明を省略することとする。
図１４に示す第３の実施例では、２つの電磁石１２ａ、
１２ｂと２つのヒステリシスアンプ１３ａ、１３ｂと、
位相比較器１４と、ループフィルタ１５とからなる回路
構成は図１に示す第１の実施例と全く同一であり、また
第３の実施例における前記回路構成部分に基づく動作も
図１に示す第１の実施例と基本的に同一である。
【００３５】この第３実施例は、上述したように第１の
実施例と全く同一回路構成部分に対して、周波数−電圧
サーボ系３０を付加したものである。この周波数−電圧
サーボ系３０は、前記ヒステリシスアンプ１３ａ、１３
ｂにおけるスイッチング信号を取り込み、そのスイッチ
ング信号の周波数に比例した電圧信号を得る周波数−電
圧コンバータ（以下、「Ｆ／Ｖコンバータ」という）３
５ａ、３５ｂと、これらＦ／Ｖコンバータ３５ａ、３５
ｂからの出力信号を減算する加算器３６と、前記加算器
３６からの偏差信号を基にサーボ信号を形成して前記各
ヒステリシスアンプ１３ａ、１３ｂに供給する安定化制
御回路３７とを付加して構成したものである。
実施例と全く同一回路構成部分に対して、周波数−電圧
サーボ系３０を付加したものである。この周波数−電圧
サーボ系３０は、前記ヒステリシスアンプ１３ａ、１３
ｂにおけるスイッチング信号を取り込み、そのスイッチ
ング信号の周波数に比例した電圧信号を得る周波数−電
圧コンバータ（以下、「Ｆ／Ｖコンバータ」という）３
５ａ、３５ｂと、これらＦ／Ｖコンバータ３５ａ、３５
ｂからの出力信号を減算する加算器３６と、前記加算器
３６からの偏差信号を基にサーボ信号を形成して前記各
ヒステリシスアンプ１３ａ、１３ｂに供給する安定化制
御回路３７とを付加して構成したものである。
【００３６】上記Ｆ／Ｖコンバータ３５ａは、前記ヒス
テリシスアンプ１３ａにおけるスイッチング信号を取り
込み、そのスイッチング信号の周波数に比例した電圧信
号を得ることができる。Ｆ／Ｖコンバータ３５ｂも、前
記ヒステリシスアンプ１３ｂにおけるスイッチング信号
を取り込み、そのスイッチング信号の周波数に比例した
電圧信号を得ることができる。これらＦ／Ｖコンバータ
３５ａ、３５ｂの各電圧信号は、加算器３６により減算
される。前記加算器３６からの各電圧信号の偏差は前記
ロータ１１と各電磁石１２ａ、１２ｂのギャップ（位
置）を表しており、その偏差がゼロなら前記ロータ１１
と各電磁石１２ａ、１２ｂのギャップが適正状態を、そ
の偏差が正又は負の値を示せば前記ロータ１１が例えば
前記電磁石１２ａ又は前記電磁石１２ｂのいずれかの側
に偏っていることを表している。
テリシスアンプ１３ａにおけるスイッチング信号を取り
込み、そのスイッチング信号の周波数に比例した電圧信
号を得ることができる。Ｆ／Ｖコンバータ３５ｂも、前
記ヒステリシスアンプ１３ｂにおけるスイッチング信号
を取り込み、そのスイッチング信号の周波数に比例した
電圧信号を得ることができる。これらＦ／Ｖコンバータ
３５ａ、３５ｂの各電圧信号は、加算器３６により減算
される。前記加算器３６からの各電圧信号の偏差は前記
ロータ１１と各電磁石１２ａ、１２ｂのギャップ（位
置）を表しており、その偏差がゼロなら前記ロータ１１
と各電磁石１２ａ、１２ｂのギャップが適正状態を、そ
の偏差が正又は負の値を示せば前記ロータ１１が例えば
前記電磁石１２ａ又は前記電磁石１２ｂのいずれかの側
に偏っていることを表している。
【００３７】すなわち、前記加算器３６からの偏差信号
は、ロータ１１の変位Ｘに比例する信号が得られること
になる。したがって、安定化制御回路３７は、前記加算
器３６からの偏差信号を基に、ヒステリシスアンプ１３
ａ、１３ｂに対して例えば比例積分（ＰＤ）制御を行う
ことにより系全体を安定化させることができる。
は、ロータ１１の変位Ｘに比例する信号が得られること
になる。したがって、安定化制御回路３７は、前記加算
器３６からの偏差信号を基に、ヒステリシスアンプ１３
ａ、１３ｂに対して例えば比例積分（ＰＤ）制御を行う
ことにより系全体を安定化させることができる。
【００３８】この第３の実施例による磁気軸受でも、既
述したように、ヒステリシスアンプ１３ａ、１３ｂによ
り２つのレベルの電圧をスイッチングして電磁石１２
ａ、１２ｂに印加することによって電磁石１２ａ、１２
ｂに励磁電流を供給し、これら電磁石１２ａ、１２ｂの
磁力（吸引力Ｆ1 、Ｆ2 ）によってロータ１１を浮上保
持しているが、この際に第１の実施例によるＰＬＬ制御
に対して、Ｆ／Ｖサーボ系（Ｆ／Ｖコンバータ３５ａ，
３５ｂ、加算器３６、安定化制御回路３７）を併用する
ことにより、前記ＰＬＬ制御による例えば運転初期時等
に発生する同期引込みの遅れや、誤り同期を防止して、
系全体の安定化を図るようにしている。
述したように、ヒステリシスアンプ１３ａ、１３ｂによ
り２つのレベルの電圧をスイッチングして電磁石１２
ａ、１２ｂに印加することによって電磁石１２ａ、１２
ｂに励磁電流を供給し、これら電磁石１２ａ、１２ｂの
磁力（吸引力Ｆ1 、Ｆ2 ）によってロータ１１を浮上保
持しているが、この際に第１の実施例によるＰＬＬ制御
に対して、Ｆ／Ｖサーボ系（Ｆ／Ｖコンバータ３５ａ，
３５ｂ、加算器３６、安定化制御回路３７）を併用する
ことにより、前記ＰＬＬ制御による例えば運転初期時等
に発生する同期引込みの遅れや、誤り同期を防止して、
系全体の安定化を図るようにしている。
【００３９】この第３の実施例において、まず第１の実
施例で使用したと同様のＰＬＬ制御系では、ヒステリシ
スアンプ１３ａ、１３ｂにおけるスイッチング信号を位
相比較器１４に入力して両波形の位相差を検出し、この
位相比較器１４の出力をループフィルタ１５によって直
流電流に変換して、ヒステリシスアンプ１３ａ、１３ｂ
に供給し、ヒステリシスアンプ１３ａ、１３ｂのスイッ
チング周波数の安定化を、すなわちロータ１１の位置Ｘ
が所定の位置に維持されるように制御するようにしてい
る。
施例で使用したと同様のＰＬＬ制御系では、ヒステリシ
スアンプ１３ａ、１３ｂにおけるスイッチング信号を位
相比較器１４に入力して両波形の位相差を検出し、この
位相比較器１４の出力をループフィルタ１５によって直
流電流に変換して、ヒステリシスアンプ１３ａ、１３ｂ
に供給し、ヒステリシスアンプ１３ａ、１３ｂのスイッ
チング周波数の安定化を、すなわちロータ１１の位置Ｘ
が所定の位置に維持されるように制御するようにしてい
る。
【００４０】そして、この第３の実施例においては、上
記ＰＬＬ制御に加えて、Ｆ／Ｖサーボ系により、ヒステ
リシスアンプ１３ａ、１３ｂからのスイッチング信号を
Ｆ／Ｖコンバータ３５ａ，３５ｂでそれぞれ周波数に比
例した電圧信号に変換し、これら電圧信号の偏差を加算
器３６でとり、その偏差に基づいて安定化制御回路３７
でヒステリシスアンプ１３ａ、１３ｂにＰＤ制御をかけ
て、ヒステリシスアンプ１３ａ、１３ｂのスイッチング
周波数の安定化を、すなわちロータ１１の位置Ｘが所定
の位置に維持されるように制御している。
記ＰＬＬ制御に加えて、Ｆ／Ｖサーボ系により、ヒステ
リシスアンプ１３ａ、１３ｂからのスイッチング信号を
Ｆ／Ｖコンバータ３５ａ，３５ｂでそれぞれ周波数に比
例した電圧信号に変換し、これら電圧信号の偏差を加算
器３６でとり、その偏差に基づいて安定化制御回路３７
でヒステリシスアンプ１３ａ、１３ｂにＰＤ制御をかけ
て、ヒステリシスアンプ１３ａ、１３ｂのスイッチング
周波数の安定化を、すなわちロータ１１の位置Ｘが所定
の位置に維持されるように制御している。
【００４１】このように上記第３の実施例では、電磁石
１２（１２ａ、１２ｂを代表する。）を励磁するアンプ
として、スイッチング周波数がインダクタンスによって
変化する性質を持つヒステリシスアンプ１３（１３ａ、
１３ｂを代表する。）を使用し、このヒステリシスアン
プ１３のスイッチング周波数が電磁石１２とロータ１１
とのギャップ、すなわちロータ１１の位置Ｘに応じて変
化することを利用して、ヒステリシスアンプ１３のスイ
ッチング周波数からロータ１１の位置を求めている。ま
た、その周波数がロータ１１の位置を示すことから、こ
れら周波数に基づき、ＰＬＬ制御にＦ／Ｖサーボ系を併
用して、系全体の安定化を図るようにしたものである。
また、第３の実施例でも、位置センサは不要である。
１２（１２ａ、１２ｂを代表する。）を励磁するアンプ
として、スイッチング周波数がインダクタンスによって
変化する性質を持つヒステリシスアンプ１３（１３ａ、
１３ｂを代表する。）を使用し、このヒステリシスアン
プ１３のスイッチング周波数が電磁石１２とロータ１１
とのギャップ、すなわちロータ１１の位置Ｘに応じて変
化することを利用して、ヒステリシスアンプ１３のスイ
ッチング周波数からロータ１１の位置を求めている。ま
た、その周波数がロータ１１の位置を示すことから、こ
れら周波数に基づき、ＰＬＬ制御にＦ／Ｖサーボ系を併
用して、系全体の安定化を図るようにしたものである。
また、第３の実施例でも、位置センサは不要である。
【００４２】図１５は第３の実施例の動特性を示すブロ
ック図であり、図１５（ａ）が同第３の実施例の動特性
の例を、図１５（ｂ）が同第３の実施例の動特性の簡易
な例をそれぞれ示している。図１４で示す第３の実施例
は、図１５（ａ）に示すような動特性ブロックで示すこ
とができる。図１５（ａ）において、ブロック〔ｂ／
（Ｓ2 −ａ）〕３０１からの出力（ロータ１１の変位
Ｘ）は、ブロック（Ｋｆ）３０２ａ，３０２ｂを介して
位相比較器１４に入力される。位相比較器１４は、位相
比較用の減算器３０３と、減算器３０３からの位相偏差
から位相検波する位相検波器（Ｋｄ／Ｓ）３０４とから
なる。
ック図であり、図１５（ａ）が同第３の実施例の動特性
の例を、図１５（ｂ）が同第３の実施例の動特性の簡易
な例をそれぞれ示している。図１４で示す第３の実施例
は、図１５（ａ）に示すような動特性ブロックで示すこ
とができる。図１５（ａ）において、ブロック〔ｂ／
（Ｓ2 −ａ）〕３０１からの出力（ロータ１１の変位
Ｘ）は、ブロック（Ｋｆ）３０２ａ，３０２ｂを介して
位相比較器１４に入力される。位相比較器１４は、位相
比較用の減算器３０３と、減算器３０３からの位相偏差
から位相検波する位相検波器（Ｋｄ／Ｓ）３０４とから
なる。
【００４３】前記ブロック３０２ａ，３０２ｂからのス
イッチング波形は、位相比較用の減算器３０３で位相比
較されて、その比較結果は、位相検波器３０４で位相検
波される。この位相検波器３０４からの出力は、ループ
フィルタ１５を表すブロック〔ａ0 ／（Ｓ＋ｂ0 ）〕３
０５に入力される。このブロック３０５の出力は、加算
器３０６に印加される。加算器３０６の出力は、各ヒス
テリシスアンプ１３ａ、１３ｂを表すブロック（Ｋａ）
３０７ａ，３０７ｂにそれぞれ入力される。ブロック３
０７ａ，３０７ｂの出力は、加算器３０８で加算されて
ブロック３０１に作用する。
イッチング波形は、位相比較用の減算器３０３で位相比
較されて、その比較結果は、位相検波器３０４で位相検
波される。この位相検波器３０４からの出力は、ループ
フィルタ１５を表すブロック〔ａ0 ／（Ｓ＋ｂ0 ）〕３
０５に入力される。このブロック３０５の出力は、加算
器３０６に印加される。加算器３０６の出力は、各ヒス
テリシスアンプ１３ａ、１３ｂを表すブロック（Ｋａ）
３０７ａ，３０７ｂにそれぞれ入力される。ブロック３
０７ａ，３０７ｂの出力は、加算器３０８で加算されて
ブロック３０１に作用する。
【００４４】一方、ブロック３０１の出力（ロータ１１
の変位Ｘ）は、ブロック（Ｋｆ）３０２ａ，３０２ｂを
介して各Ｆ／Ｖコンバータ３５ａ、３５ｂを表すブロッ
ク（Ｋｖ）３１０ａ，３１０ｂに入力される。これらブ
ロック３１０ａ，３１０ｂは、変位Ｘに比例した電圧信
号を出力する。これら電圧信号は、加算器３６を表すブ
ロック３１１で減算され、その偏差が安定化制御回路３
７を表すブロック（Ｐｄ＋ＳＰｖ）３１２に入力され
る。このブロック３１２からのサーボ信号は、ブロック
３０６に印加されて、ＰＬＬ制御系の制御信号を補正し
て、系全体を安定化する。
の変位Ｘ）は、ブロック（Ｋｆ）３０２ａ，３０２ｂを
介して各Ｆ／Ｖコンバータ３５ａ、３５ｂを表すブロッ
ク（Ｋｖ）３１０ａ，３１０ｂに入力される。これらブ
ロック３１０ａ，３１０ｂは、変位Ｘに比例した電圧信
号を出力する。これら電圧信号は、加算器３６を表すブ
ロック３１１で減算され、その偏差が安定化制御回路３
７を表すブロック（Ｐｄ＋ＳＰｖ）３１２に入力され
る。このブロック３１２からのサーボ信号は、ブロック
３０６に印加されて、ＰＬＬ制御系の制御信号を補正し
て、系全体を安定化する。
【００４５】上述した図１５（ａ）に示す制御ブロック
は、図１５（ｂ）に示すように簡易化して表すことがで
きる。これは、計算を簡単化するために示すものであ
り、図１５（ａ）におけるＫａ、Ｋｆ、Ｋｖを一つとし
て表すことにより、図１５（ｂ）に示すように示してい
る。すなわち、図１５（ｂ）に示す構成は、ブロック３
０２ａ，３０２ｂを一つとしてブロック３０２とし、ブ
ロック３０７ａ，３０７ｂを一つとしてブロック３０７
とし、ブロック３１０ａ，３１０ｂを一つとしてブロッ
ク３１０とし、かつブロック３０３，３０８，３１１を
省略して表したものである。
は、図１５（ｂ）に示すように簡易化して表すことがで
きる。これは、計算を簡単化するために示すものであ
り、図１５（ａ）におけるＫａ、Ｋｆ、Ｋｖを一つとし
て表すことにより、図１５（ｂ）に示すように示してい
る。すなわち、図１５（ｂ）に示す構成は、ブロック３
０２ａ，３０２ｂを一つとしてブロック３０２とし、ブ
ロック３０７ａ，３０７ｂを一つとしてブロック３０７
とし、ブロック３１０ａ，３１０ｂを一つとしてブロッ
ク３１０とし、かつブロック３０３，３０８，３１１を
省略して表したものである。
【００４６】上述の図１５（ｂ）に示す構成において、
スイッチング信号にＦ／Ｖ変換した信号を利用して例え
ばＰＤ制御を採用し、フィードバック係数を自由に設定
できるものとし、かつループフィルタ（ブロック３０
４）１５としては１次のローパスプィルタを用いるとす
ると、図１５（ｂ）で示す系の閉ループの伝達関数は、
数式１に示すようになる。
スイッチング信号にＦ／Ｖ変換した信号を利用して例え
ばＰＤ制御を採用し、フィードバック係数を自由に設定
できるものとし、かつループフィルタ（ブロック３０
４）１５としては１次のローパスプィルタを用いるとす
ると、図１５（ｂ）で示す系の閉ループの伝達関数は、
数式１に示すようになる。
【００４７】
【数１】Ｔ（Ｓ）＝〔ｂ（Ｓ2 ＋ｂ0 ）〕／〔Ｓ4 ＋
（ａ2 ＋ｂ0 ）Ｓ3 ＋（ａ1 ＋ａ2 ｂ0 ）Ｓ2 ＋ａ1 ｂ
0 Ｓ＋ａ0 ｂ〕 ただし、ａ1 ＝ｂＰｄ−ａ，ａ2 ＝ｂＰｖ ここで、閉ループ系の特性多項式を次の数式２によって
指定する。
（ａ2 ＋ｂ0 ）Ｓ3 ＋（ａ1 ＋ａ2 ｂ0 ）Ｓ2 ＋ａ1 ｂ
0 Ｓ＋ａ0 ｂ〕 ただし、ａ1 ＝ｂＰｄ−ａ，ａ2 ＝ｂＰｖ ここで、閉ループ系の特性多項式を次の数式２によって
指定する。
【００４８】
【数２】 ｇ（Ｓ）＝Ｓ4 ＋ｇ3 Ｓ3 ＋ｇ2 Ｓ2 ＋ｇ1 Ｓ＋ｇ0 このとき、フィルタの各係数およびフィードバック係数
は、次の数式３に示すように
は、次の数式３に示すように
【００４９】
【数３】ｇ3 ＝ａ2 ＋ｂ0 、ｇ2 ＝ａ1 ＋ａ2 ｂ0 、ｇ
1 ＝ａ1 ｂ0 、ｇ0 ＝ａ0 ｂ の関係から定めることができる。
1 ＝ａ1 ｂ0 、ｇ0 ＝ａ0 ｂ の関係から定めることができる。
【００５０】このように第３の実施例は、ＰＬＬ制御
に、Ｆ／Ｖサーボを併用することにより図１５（ｂ）の
動特性ブロックで表すことができ、しかも自励式チョッ
パ回路であるヒステリシスアンプ１３ａ、１３ｂを使用
し、そのスイッチング周波数ｆが電磁石１２ａ、１２ｂ
とロータ１１とのギャップｘに対してほぼ比例している
関係を利用し、ロータ１１の位置Ｘが所定の位置に維持
されるように制御している。
に、Ｆ／Ｖサーボを併用することにより図１５（ｂ）の
動特性ブロックで表すことができ、しかも自励式チョッ
パ回路であるヒステリシスアンプ１３ａ、１３ｂを使用
し、そのスイッチング周波数ｆが電磁石１２ａ、１２ｂ
とロータ１１とのギャップｘに対してほぼ比例している
関係を利用し、ロータ１１の位置Ｘが所定の位置に維持
されるように制御している。
【００５１】これは、この第３の実施例におけるフェイ
ズロックトループ制御（ＰＬＬ制御）の積分要素が、位
相が角周波数を積分したものであるという数学的関係に
基づいた理想的なものなので、本質的に誤差を生じず、
高精度な制御を行うことができることに加えて、運転初
期等において速やかにＰＬＬ制御で同期状態に引き込む
ことが困難な点や誤り同期を引き起こす点を、Ｆ／Ｖサ
ーボ系を併用することによって速やかにかつ正確に同期
状態に引き込むことが可能にしたものである。
ズロックトループ制御（ＰＬＬ制御）の積分要素が、位
相が角周波数を積分したものであるという数学的関係に
基づいた理想的なものなので、本質的に誤差を生じず、
高精度な制御を行うことができることに加えて、運転初
期等において速やかにＰＬＬ制御で同期状態に引き込む
ことが困難な点や誤り同期を引き起こす点を、Ｆ／Ｖサ
ーボ系を併用することによって速やかにかつ正確に同期
状態に引き込むことが可能にしたものである。
【００５２】なお、この第３の実施例でも、図４および
図１２に示すヒステリシスアンプのいずれを使用しても
よいことはいうまでもない。また、上記第３の実施例に
おいて、ＦＶサーボ系では、Ｆ／Ｖコンバータ３５ａ、
３５ｂから出力される電圧の偏差が加算器３６でとられ
るが、その偏差がロータ１１の変位Ｘに比例する信号と
なることは既に説明したとおりである。そこで、この加
算器３６からの偏差を利用し、ヒステリシスアンプ１３
ａ、１３ｂを例えば偏差に基づいてＰＤ制御等をすれ
ば、上記ＰＬＬ制御系を使用することなく、当該ＦＶサ
ーボ系のみでロータ１１の安定な浮上状態を得ることの
できる第４の実施例を実現することができる。この第４
の実施例によっても、センサが不要で、かつロータ１１
の安定な浮上状態を得ることができることになる。
図１２に示すヒステリシスアンプのいずれを使用しても
よいことはいうまでもない。また、上記第３の実施例に
おいて、ＦＶサーボ系では、Ｆ／Ｖコンバータ３５ａ、
３５ｂから出力される電圧の偏差が加算器３６でとられ
るが、その偏差がロータ１１の変位Ｘに比例する信号と
なることは既に説明したとおりである。そこで、この加
算器３６からの偏差を利用し、ヒステリシスアンプ１３
ａ、１３ｂを例えば偏差に基づいてＰＤ制御等をすれ
ば、上記ＰＬＬ制御系を使用することなく、当該ＦＶサ
ーボ系のみでロータ１１の安定な浮上状態を得ることの
できる第４の実施例を実現することができる。この第４
の実施例によっても、センサが不要で、かつロータ１１
の安定な浮上状態を得ることができることになる。
【００５３】
【発明の効果】以上説明したように請求項１および請求
項２記載の発明によれば、ヒステリシスアンプのスイッ
チング周波数からロータの位置を検出することができる
ので、位置センサが不要になり、また、フェイズロック
トループにより制御誤差を位相のレベルで検出できるの
で、簡単な構成で、ロータの位置を高精度に制御するこ
とができるという効果がある。また、請求項３記載の発
明によれば、ヒステリシスアンプのスイッチング周波数
からロータの位置を検出することができるので、位置セ
ンサが不要になることに加えて、フェイズロックトルー
プにより制御誤差を位相のレベルで検出できると共に、
フェイズロックトループ制御に対して周波数−電圧サー
ボ系を併用することにより、簡単な構成で、ロータの位
置を高精度に制御することができると共にフェイズロッ
クトループの同期引込み遅れや、誤り同期を防止するこ
とができる効果がある。
項２記載の発明によれば、ヒステリシスアンプのスイッ
チング周波数からロータの位置を検出することができる
ので、位置センサが不要になり、また、フェイズロック
トループにより制御誤差を位相のレベルで検出できるの
で、簡単な構成で、ロータの位置を高精度に制御するこ
とができるという効果がある。また、請求項３記載の発
明によれば、ヒステリシスアンプのスイッチング周波数
からロータの位置を検出することができるので、位置セ
ンサが不要になることに加えて、フェイズロックトルー
プにより制御誤差を位相のレベルで検出できると共に、
フェイズロックトループ制御に対して周波数−電圧サー
ボ系を併用することにより、簡単な構成で、ロータの位
置を高精度に制御することができると共にフェイズロッ
クトループの同期引込み遅れや、誤り同期を防止するこ
とができる効果がある。
【図１】本発明の磁気軸受における一実施例の構成を示
すブロック図である。
すブロック図である。
【図２】一実施例における電磁石とロータを示す説明図
である。
である。
【図３】図２の電磁石のコイルに流れる電流と印加され
る電圧の関係を示す波形図である。
る電圧の関係を示す波形図である。
【図４】図１におけるヒステリシスアンプの構成を示す
ブロック図である。
ブロック図である。
【図５】図４におけるヒステリシスコンパレータの特性
を示す特性図である。
を示す特性図である。
【図６】図４に示すヒステリシスアンプによってコイル
に流される電流を示す波形図である。
に流される電流を示す波形図である。
【図７】一実施例における電磁石のコイルの等価回路を
示す回路図である。
示す回路図である。
【図８】図７に示す回路に印加される電圧と流れる電流
を示すための説明図である。
を示すための説明図である。
【図９】図８に示す回路に印加するステップ状の電圧を
示す波形図である。
示す波形図である。
【図１０】図８に示す回路に図９に示すステップ状の電
圧を印加したときの電流の変化を示す特性図である。
圧を印加したときの電流の変化を示す特性図である。
【図１１】一実施例における電磁石とロータを示す説明
図である。
図である。
【図１２】ヒステリシスアンプの他の構成を示すブロッ
ク図である。
ク図である。
【図１３】本発明の磁気軸受における他の実施例の構成
を示すブロック図である。
を示すブロック図である。
【図１４】本発明の第３の実施例を示すブロック図であ
る。
る。
【図１５】同第３の実施例の動特性を示すブロック図で
ある。
ある。
【図１６】従来の磁気軸受の構成を示すブロックであ
る。
る。
１１ ロータ １２ａ、１２ｂ、１２ｃ 電磁石 １３ａ、１３ｂ、１３ｃ、１１３ ヒステリシスアンプ １４ 位相比較器 １５ ループフィルタ ２０ 電磁石コイル ２１ 比較増幅器 ２２、１２２ ヒステリシスコンパレータ ２３ スイッチング素子 ２４ 電源 ２５ 電流検出回路 ３５ａ、３５ｂ Ｆ／Ｖコンバータ ３６ 加算器 ３７ 安定化制御回路 １３１ 基準信号出力回路
Claims (3)
- 【請求項１】 ロータを磁力によって浮上させる電磁石
と、 この電磁石に励磁電流を供給するヒステリシスアンプ
と、 前記ヒステリシスアンプにおけるスイッチングの位相に
応じて前記ヒステリシスアンプより供給される励磁電流
を制御して前記ヒステリシスアンプにおけるスイッチン
グの周波数を制御するフェイズロックトループを用い
て、ロータの位置を制御する位置制御手段とを具備する
ことを特徴とする磁気軸受。 - 【請求項２】 ロータを磁力によって浮上させる電磁石
と、 二つのレベルの電圧をスイッチングにより切り換えて前
記電磁石に与えることにより前記電磁石に励磁電流を供
給するヒステリシスアンプと、 前記ヒステリシスアンプにおけるスイッチングの位相に
応じて前記ヒステリシスアンプより供給される励磁電流
を制御して前記ヒステリシスアンプにおけるスイッチン
グの周波数を制御するフェイズロックトループを用い
て、ロータの位置を制御する位置制御手段とを具備する
ことを特徴とする磁気軸受。 - 【請求項３】 ロータを磁力によって浮上させる電磁石
と、 二つのレベルの電圧をスイッチングにより切り換えて前
記電磁石に励磁電流を供給するヒステリシスアンプと、 前記ヒステリシスアンプにおけるスイッチングの位相に
応じて前記ヒステリシスアンプより供給される励磁電流
を制御して前記ヒステリシスアンプにおけるスイッチン
グの周波数を制御するフェイズロックトループと、前記
ヒステリシスアンプにおけるスイッチングの周波数に応
じた電圧を得て当該電圧を基に前記ヒステリシスアンプ
より供給される励磁電流を制御して前記ヒステリシスア
ンプにおけるスイッチングの周波数を制御する周波数−
電圧サーボ系と、を併用してロータの位置を制御する位
置制御手段とを具備することを特徴とする磁気軸受。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16011593A JP3536926B2 (ja) | 1992-12-07 | 1993-06-04 | 磁気軸受 |
| EP19940110029 EP0632209B1 (en) | 1993-06-04 | 1994-06-28 | Magnetic bearing |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-326618 | 1992-12-07 | ||
| JP32661892 | 1992-12-07 | ||
| JP16011593A JP3536926B2 (ja) | 1992-12-07 | 1993-06-04 | 磁気軸受 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06229419A true JPH06229419A (ja) | 1994-08-16 |
| JP3536926B2 JP3536926B2 (ja) | 2004-06-14 |
Family
ID=26486706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16011593A Expired - Lifetime JP3536926B2 (ja) | 1992-12-07 | 1993-06-04 | 磁気軸受 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3536926B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002060161A (ja) * | 2000-08-15 | 2002-02-26 | Otis Elevator Co | エレベータ案内装置 |
| WO2005045266A1 (ja) * | 2003-11-05 | 2005-05-19 | Jtekt Corporation | 電力増幅装置および磁気軸受 |
| JP2015526670A (ja) * | 2012-08-23 | 2015-09-10 | アンバー キネティクス, インコーポレイテッドAmber Kinetics, Inc. | 回転子軸受の負荷を磁気的に除去する装置及び方法 |
-
1993
- 1993-06-04 JP JP16011593A patent/JP3536926B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002060161A (ja) * | 2000-08-15 | 2002-02-26 | Otis Elevator Co | エレベータ案内装置 |
| WO2005045266A1 (ja) * | 2003-11-05 | 2005-05-19 | Jtekt Corporation | 電力増幅装置および磁気軸受 |
| JP2015526670A (ja) * | 2012-08-23 | 2015-09-10 | アンバー キネティクス, インコーポレイテッドAmber Kinetics, Inc. | 回転子軸受の負荷を磁気的に除去する装置及び方法 |
| US9892839B2 (en) | 2012-08-23 | 2018-02-13 | Amber Kinetics, Inc. | Apparatus and method for magnetically unloading a rotor bearing |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3536926B2 (ja) | 2004-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4746619B2 (ja) | 磁気軸受装置および磁気軸受方法 | |
| US6515388B1 (en) | Magnetic levitation control apparatus | |
| JPH04245406A (ja) | 位置に依存しない電磁支持 | |
| US6359767B1 (en) | Apparatus for controlling magnetic levitation system | |
| JP5256903B2 (ja) | 磁気浮上システム | |
| JPH06229419A (ja) | 磁気軸受 | |
| US5666013A (en) | Magnetic bearing | |
| Lee et al. | Self-tuning control of electromagnetic levitation systems | |
| Hino et al. | Stabilization of unstable periodic orbits of chaotic discrete-time systems using prediction-based feedback control | |
| EP0632209B1 (en) | Magnetic bearing | |
| JP2010514991A (ja) | 磁気浮揚の負減衰補正のための制御システム及び方法 | |
| JP3218118B2 (ja) | 磁気軸受装置 | |
| JP2003222130A (ja) | 磁気軸受装置 | |
| JP2005036839A (ja) | 磁気支持装置 | |
| JP2001165163A (ja) | 磁気軸受制御装置 | |
| JP3187982B2 (ja) | 磁気浮上装置 | |
| JPH0984214A (ja) | 磁気浮上制御装置 | |
| JP2002039178A (ja) | 磁気軸受装置 | |
| JP3084469B2 (ja) | 浮上体の移動装置 | |
| JPH0886314A (ja) | 磁気軸受装置 | |
| JPH09257035A (ja) | 磁気軸受の制御装置 | |
| JPH08296643A (ja) | 磁気軸受の制御装置 | |
| JPH05306716A (ja) | 磁気軸受の制御装置 | |
| Mizuno et al. | Control system design of frequency-feedback magnetic bearings | |
| JPS63200605A (ja) | 磁気吸引力発生用パワ−アンプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040310 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20100326 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20110326 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20110326 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20110326 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |