JPH06224760A - A/d converter system incorporating multiplexer - Google Patents
A/d converter system incorporating multiplexerInfo
- Publication number
- JPH06224760A JPH06224760A JP902393A JP902393A JPH06224760A JP H06224760 A JPH06224760 A JP H06224760A JP 902393 A JP902393 A JP 902393A JP 902393 A JP902393 A JP 902393A JP H06224760 A JPH06224760 A JP H06224760A
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- block
- group
- multiplexer
- analog voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、マルチプレクサを内蔵
したアナログ−ディジタル変換器（以下、Ａ／Ｄ変換器
と記す）に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog-digital converter (hereinafter referred to as A / D converter) having a built-in multiplexer.
【０００２】[0002]
【従来の技術】従来のマルチプレクサを内蔵したＡ／Ｄ
変換方式は、開始チャンネルから最終チャンネルまでを
順次Ａ／Ｄ変換し、その結果を対応するレジスタに格納
するものであった。図３はかかる従来のマルチプレクサ
を内蔵したＡ／Ｄ変換方式のブロック図である。2. Description of the Related Art A / D incorporating a conventional multiplexer
The conversion method is such that A / D conversion is sequentially performed from the start channel to the last channel, and the result is stored in a corresponding register. FIG. 3 is a block diagram of an A / D conversion system incorporating such a conventional multiplexer.
【０００３】この図に示すように、マルチプレクサを内
蔵したＡ／Ｄ変換器１のマルチプレクサ５には、複数の
アナログ電圧入力端子４−１から４−ｎまで、複数のア
ナログ電圧入力Ｖin１〜Ｖinｎが入力されるように構成
されており、Ａ／Ｄ変換器６には、マルチプレクサ５か
らの出力が入力されるとともに、基準電圧入力端子２と
基準電圧入力端子３から基準電圧入力Ｖref １と基準電
圧入力Ｖref ２とが入力され、開始チャンネルから最終
チャンネルまでを順次Ａ／Ｄ変換するようにしている。As shown in this figure, the multiplexer 5 of the A / D converter 1 having a built-in multiplexer has a plurality of analog voltage inputs V in 1 to a plurality of analog voltage input terminals 4-1 to 4-n. V in n are configured as input, a / D conversion unit 6, the output from the multiplexer 5 is input, a reference from the reference voltage input terminal 2 and the reference voltage input terminal 3 voltage input V The ref 1 and the reference voltage input V ref 2 are input, and the start channel to the last channel are sequentially A / D converted.
【０００４】また、プログラムにより、Ａ／Ｄ変換する
チャンネルを指定することが可能となっているものもあ
る。従来の場合は、マルチプレクサに入力されるチャン
ネルは４〜８チャンネルでこのようなＡ／Ｄ変換でもた
いした問題ではなかった。In some programs, it is possible to specify a channel for A / D conversion. In the conventional case, the channels input to the multiplexer are 4 to 8 channels, and such A / D conversion is not a serious problem.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、マルチ
プレクサのチャンネル数は増加する傾向にあり、それに
に伴い、順次Ａ／Ｄ変換を行う方式については、１チャ
ンネル当たりの変換時間が同じであれば、チャンネル数
に比例して、そのＡ／Ｄ変換周期が長くなるという問題
が生じてきた。例えば、８チャンネルのマルチプレクサ
を内蔵するＡ／Ｄ変換器と、１６チャンネルのマルチプ
レクサを内蔵するＡ／Ｄ変換器とでは、チャンネル当た
りのＡ／Ｄ変換時間が同じであれば、あるチャンネルを
Ａ／Ｄ変換する周期は１：２となる。However, the number of channels of the multiplexer tends to increase, and accordingly, in the method of sequentially performing A / D conversion, if the conversion time per channel is the same, There has been a problem that the A / D conversion cycle becomes long in proportion to the number. For example, if an A / D converter with a built-in 8-channel multiplexer and an A / D converter with a built-in 16-channel multiplexer have the same A / D conversion time per channel, A / D conversion is performed on a certain channel. The period of D conversion is 1: 2.
【０００６】このように、チャンネル数の増加は避けら
れないので、これを許容せざるを得ない。しかし、それ
らの複数のチャンネルを見ると、複数のチャンネルの内
には、よりＡ／Ｄ変換周期を短くして高い精度の制御を
必要とするチャンネルもあれば、さほどＡ／Ｄ変換周期
を短くする必要のないチャンネルも存在する。例えば、
電子制御される自動車両においては、水温センサ、アク
セル開度センサ、大気圧センサ、吸気圧センサや過給圧
センサ等からの複数のアナログ電圧がマルチプレクサに
入力されるが、それらのアナログ電圧入力の内、アクセ
ル開度センサからの出力信号は短時間に急激に変化し、
Ａ／Ｄ変換周期を短くして処理する必要があるが、水温
センサなどの出力信号は緩慢な変化をするに過ぎないの
で、Ａ／Ｄ変換周期は長くなっても何ら支障はない。As described above, an increase in the number of channels is unavoidable, and this must be permitted. However, looking at those multiple channels, some of the multiple channels require shorter A / D conversion periods and high-precision control, and the A / D conversion periods are much shorter. Some channels do not need to be done. For example,
In an electronic vehicle that is electronically controlled, multiple analog voltages from the water temperature sensor, accelerator opening sensor, atmospheric pressure sensor, intake pressure sensor, boost pressure sensor, etc. are input to the multiplexer. Among them, the output signal from the accelerator opening sensor changes rapidly in a short time,
Although it is necessary to shorten the A / D conversion cycle for processing, the output signal of the water temperature sensor or the like makes only a slow change, so there is no problem even if the A / D conversion cycle is lengthened.
【０００７】なお、上記した電子制御される自動車両に
限らず、Ａ／Ｄ変換周期を短くする必要のある入力信号
と、Ａ／Ｄ変換周期を比較的長くしても構わない制御系
においては、同様の問題を有する。本発明は、このよう
な状況に鑑みて、多チャンネルの入力信号に応じて、そ
のＡ／Ｄ変換周期を考慮することにより、チャンネル数
の増加に十分に対応することができるマルチプレクサ内
蔵Ａ／Ｄ変換方式を提供することを目的とする。Not only the above-mentioned electronically controlled motor vehicle, but also the input signal for which the A / D conversion cycle needs to be shortened and the control system for which the A / D conversion cycle may be relatively lengthened. , Have similar problems. In view of such a situation, the present invention considers the A / D conversion cycle according to input signals of multiple channels, and thus can sufficiently cope with an increase in the number of channels. The purpose is to provide a conversion method.
【０００８】[0008]
【課題を解決するための手段】本発明は、上記目的を達
成するために、基準電圧が入力される端子と、該端子か
ら基準電圧が入力されるアナログ−ディジタル変換器
と、複数のアナログ電圧入力端子と、前記複数のアナロ
グ電圧入力端子からのアナログ電圧入力から１つを選択
し前記アナログ−ディジタル変換器へ送出するマルチプ
レクサとからなるＡ／Ｄ変換方式において、前記複数の
アナログ電圧入力のうち変換周期を短くする必要がある
常時変換群と、変換周期が比較的長くなってもよいブロ
ック毎変換群とに分け、更に前記ブロック毎変換群を複
数のブロックに分け、前記常時変換群を順次Ａ／Ｄ変換
した後、ブロック毎変換群のうちの１つのブロックを順
次Ａ／Ｄ変換し、次いで常時変換群を順次Ａ／Ｄ変換し
た後、ブロック毎変換群のうちの次のブロックを順次Ａ
／Ｄ変換し、絶えず常時変換群のＡ／Ｄ変換へ戻りなが
ら順次ブロック毎変換群のうちのブロックのＡ／Ｄ変換
を実行するようにしたものである。In order to achieve the above object, the present invention provides a terminal to which a reference voltage is input, an analog-digital converter to which the reference voltage is input from the terminal, and a plurality of analog voltages. In an A / D conversion system comprising an input terminal and a multiplexer for selecting one from the analog voltage inputs from the plurality of analog voltage input terminals and sending it to the analog-digital converter, among the plurality of analog voltage inputs, It is divided into a constant conversion group that needs to have a short conversion cycle and a block conversion group that may have a relatively long conversion cycle. Furthermore, the block conversion group is divided into a plurality of blocks, and the constant conversion group is sequentially arranged. After A / D conversion, one block of the conversion group for each block is sequentially A / D converted, and then the continuous conversion group is sequentially A / D converted, and then each block is converted. Sequentially A next block of the group
A / D conversion is performed, and the A / D conversion of blocks in the block-by-block conversion group is sequentially executed while constantly returning to the A / D conversion of the conversion group.
【０００９】[0009]
【作用】本発明は上記したように、複数のアナログ電圧
入力のうち変換周期を短くする必要がある常時変換群
と、変換周期が比較的長くなってもよいブロック毎変換
群とに分け、更に前記ブロック毎変換群を複数のブロッ
クに分け、前記常時変換群を順次Ａ／Ｄ変換した後、ブ
ロック毎変換群のうちの１つのブロックを順次Ａ／Ｄ変
換し、次いで常時変換群を順次Ａ／Ｄ変換した後、ブロ
ック毎変換群のうちの次のブロックを順次Ａ／Ｄ変換
し、絶えず常時変換群のＡ／Ｄ変換へ戻りながら順次ブ
ロック毎変換群のうちのブロックのＡ／Ｄ変換を実行す
るようにしたものである。According to the present invention, as described above, the plurality of analog voltage inputs are divided into the constant conversion group for which the conversion cycle needs to be shortened and the block-by-block conversion group for which the conversion cycle may be relatively long. The conversion group for each block is divided into a plurality of blocks, the constant conversion group is sequentially A / D-converted, one block of the conversion group for each block is sequentially A / D converted, and then the constant conversion group is sequentially A-D converted. After the D / D conversion, the next block in the block-by-block conversion group is sequentially A / D-converted, and the A / D conversion of the block in the block-by-block conversion group is continuously performed while constantly returning to the A / D conversion of the conversion group. Is to be executed.
【００１０】したがって、チャンネル数を増加させても
変換周期を短くする必要がある入力信号に対しては変換
周期を短くすることができ、一方、変換周期が比較的長
くなってもよい入力信号に対しては変換周期を比較的長
くして、需要に即したＡ／Ｄ変換を実行させることがで
きる。Therefore, even if the number of channels is increased, the conversion period can be shortened for the input signal which needs to be shortened, while the input signal can be relatively long. On the other hand, it is possible to make the conversion cycle relatively long and execute the A / D conversion according to the demand.
【００１１】[0011]
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例を示すマ
ルチプレクサ内蔵Ａ／Ｄ変換方式のブロック図、図２は
そのマルチプレクサ内蔵Ａ／Ｄ変換方式の動作フローチ
ャートである。図１に示すように、本発明のマルチプレ
クサ内蔵Ａ／Ｄ変換方式においては、マルチプレクサ内
蔵Ａ／Ｄ変換１００のマルチプレクサ１１０は、複数の
アナログ電圧入力端子１０３−１〜１０３−ｎから変換
周期を短くする必要がある複数のアナログ電圧が入力さ
れる常時変換群が接続される常時変換群処理部１１１
と、複数のアナログ電圧入力端子１０４−１〜１０７−
ｎから変換周期が比較的長くなってもよい複数のアナロ
グ電圧が入力されるブロック毎変換群処理部１１２とを
具備し、更に、このブロック毎変換群処理部１１２は複
数のブロック（バンク）１１３〜１１６に分けられる。Embodiments of the present invention will now be described in detail with reference to the drawings. 1 is a block diagram of an A / D conversion method with a built-in multiplexer showing an embodiment of the present invention, and FIG. 2 is an operation flowchart of the A / D conversion method with a built-in multiplexer. As shown in FIG. 1, in the A / D conversion method with built-in multiplexer of the present invention, the multiplexer 110 of the A / D conversion 100 with built-in multiplexer has a short conversion cycle from the plurality of analog voltage input terminals 103-1 to 103-n. A constant conversion group processing unit 111 to which a constant conversion group to which a plurality of analog voltages that need to be input is connected is connected.
And a plurality of analog voltage input terminals 104-1 to 107-
The conversion group processing unit for each block 112 to which a plurality of analog voltages whose conversion cycle may be relatively long is input from n is further provided. The conversion group processing unit for each block 112 further includes a plurality of blocks (banks) 113. It is divided into ~ 116.
【００１２】例えば、常時変換群処理部１１１には８チ
ャンネルのアナログ電圧入力端子１０３−１〜１０３−
８が接続され、ブロック毎変換群処理部１１２には４チ
ャンネルのアナログ電圧入力端子１０４−１〜１０４−
４，１０５−１〜１０５−４，１０６−１〜１０６−
４，１０７−１〜１０７−４が接続され、４つのブロッ
クのうち、第１のブロック１１３にアナログ電圧入力端
子１０４−１〜１０４−４、第２のブロック１１４にア
ナログ電圧入力端子１０５−１〜１０５−４、第３のブ
ロック１１５にアナログ電圧入力端子１０６−１〜１０
６−４、第４のブロック１１６にアナログ電圧入力端子
１０７−１〜１０７−４がそれぞれ対応する。すなわ
ち、常時変換群が８チャンネル、ブロック毎変換群が４
チャンネルの４ブロックが形成される。For example, the constant conversion group processing unit 111 has eight channels of analog voltage input terminals 103-1 to 103-.
8 are connected to the block-to-block conversion group processing unit 112 and four-channel analog voltage input terminals 104-1 to 104-.
4,105-1 to 105-4,106-1 to 106-
4, 107-1 to 107-4 are connected, and of the four blocks, a first block 113 has analog voltage input terminals 104-1 to 104-4 and a second block 114 has analog voltage input terminals 105-1. ~ 105-4, and the analog voltage input terminals 106-1 to 103-1 to the third block 115.
The analog voltage input terminals 107-1 to 107-4 correspond to 6-4 and the fourth block 116, respectively. That is, the constant conversion group has 8 channels, and the block conversion group has 4 channels.
Four blocks of channels are formed.
【００１３】そこで、アナログ電圧入力端子１０３−１
〜１０３−８にはアナログ電圧Ｖin１−１〜Ｖin１−８
が入力され、アナログ電圧入力端子１０４−１〜１０４
−４にはアナログ電圧Ｖin２−１〜Ｖin２−４が入力さ
れ、アナログ電圧入力端子１０５−１〜１０５−４には
アナログ電圧Ｖin３−１〜Ｖin３−４が入力され、アナ
ログ電圧入力端子１０６−１〜１０６−４にはアナログ
電圧Ｖin４−１〜Ｖin４−４が入力され、アナログ電圧
入力端子１０７−１〜１０７−４にはアナログ電圧Ｖin
５−１〜Ｖin５−４がそれぞれ入力される。Therefore, the analog voltage input terminal 103-1
Analog voltage to ~103-8 V in 1-1~V in 1-8
Is input, and analog voltage input terminals 104-1 to 104
Is -4 is input analog voltage V in 2-1~V in 2-4, the analog voltage V in 3-1~V in 3-4 is input to the analog voltage input terminal 105 - 1 to 105 - , the analog voltage input terminal 106 - 1 to 106 - 4 is input analog voltage V in 4-1~V in 4-4, analog voltage V in the analog voltage input terminal 107-1～107-4
5-1 to V in 5-4 are input respectively.
【００１４】そして、Ａ／Ｄ変換器１２０には、マルチ
プレクサ１１０からの出力が入力されるとともに、基準
電圧入力端子１０１と基準電圧入力端子１０２から基準
電圧入力Ｖref １と基準電圧入力Ｖref ２とが入力さ
れ、図２に示すようなフローにしたがってＡ／Ｄ変換が
行われる。図２において、Ａ／Ｄ変換が駆動されると、
まず、ステップＳ１に示すように、全てのＥＯＣ（エン
ドオブコンバージョン）がクリアされ、ステップＳ２に
示すように、常時変換群（Ｈ群と記す）がスタート（Ｈ
−ＥＯＣクリア）する。The output from the multiplexer 110 is input to the A / D converter 120, and the reference voltage input V ref 1 and the reference voltage input V ref 2 are input from the reference voltage input terminal 101 and the reference voltage input terminal 102. Is input and A / D conversion is performed according to the flow shown in FIG. In FIG. 2, when the A / D conversion is driven,
First, as shown in step S1, all EOCs (ends of conversion) are cleared, and as shown in step S2, the constant conversion group (referred to as H group) is started (H
-Clear EOC).
【００１５】次に、ステップＳ３に示すように、Ｈ−Ｅ
ＯＣが完了するまで、常時変換群のＡ／Ｄ変換が行われ
る。次に、ステップＳ４に示すように、ブロック毎変換
群（Ｌ群と記す）の一つのブロック（バンク）のＡ／Ｄ
変換が行われる。すなわち、ステップＳ４に示すよう
に、Ｌ１−ＥＯＣが未完了であれば、ステップＳ５に示
すように、Ｌ１群をスタートし、Ｌ１−ＥＯＣが完了す
るまで、順次Ａ／Ｄ変換を行い、Ｌ１群のＡ／Ｄ変換が
完了すると、ステップＳ２に戻り、再び、常時変換群
（Ｈ群）のＡ／Ｄ変換を行う。Next, as shown in step S3, HE
A / D conversion of the conversion group is always performed until OC is completed. Next, as shown in step S4, the A / D of one block (bank) of the block-by-block conversion group (denoted as L group)
The conversion is done. That is, if L1-EOC is not completed as shown in step S4, as shown in step S5, the L1 group is started, and A / D conversion is sequentially performed until L1-EOC is completed. When the A / D conversion is completed, the process returns to step S2 and the A / D conversion of the constant conversion group (H group) is performed again.
【００１６】そして、常時変換群（Ｈ群）のＡ／Ｄ変換
が完了すると、ステップＳ４において、前回Ｌ１−ＥＯ
Ｃが完了しているので、次のＬ２群のＡ／Ｄ変換を前記
したＬ１群の処理と同様に実行する。このＬ２群のＡ／
Ｄ変換が完了すると三たびステップＳ２に戻り、常時変
換群（Ｈ群）のＡ／Ｄ変換を行う。このようにして、絶
えず常時変換群（Ｈ群）のＡ／Ｄ変換を行うながら、Ｌ
群のうちの１つのブロックを順次Ａ／Ｄ変換を行い、最
後のＬｎ群のＡ／Ｄ変換を前記のＬ群の一つの処理と同
様に、ステップＳ１０からＳ１２のように処理して、Ｌ
ｎ群のＡ／Ｄ変換が完了すると、全てのＬブロックのＥ
ＯＣをクリアして、ステップＳ２へと戻る。When the A / D conversion of the constant conversion group (H group) is completed, the previous L1-EO is calculated in step S4.
Since C has been completed, the A / D conversion of the next L2 group is executed in the same manner as the processing of the L1 group described above. A / of this L2 group
When the D conversion is completed, the process returns to step S2 three times and the A / D conversion of the constant conversion group (H group) is performed. In this way, L / L conversion is continuously performed while constantly performing A / D conversion of the conversion group (H group).
One block of the group is sequentially subjected to A / D conversion, and the A / D conversion of the last Ln group is processed as in steps S10 to S12 in the same manner as the processing of one of the L groups described above.
When A / D conversion of n groups is completed, E of all L blocks
After clearing the OC, the process returns to step S2.
【００１７】このように、常時変換群がｎチャンネルで
あり、バンク毎変換群がｍチャンネル×ｋバンク（ブロ
ック）ある時、１チャンネル当たりのＡ／Ｄ変換時間を
ｔＡＤ（秒）とすると、従来方法であれば、あるチャン
ネルのＡ／Ｄ変換周期は、 ｔＡＤ×（ｎ＋ｍ×ｋ）（秒） となり、本発明によれば、常時変換群のあるチャンネル
のＡ／Ｄ変換周期は、 ｔＡＤ×（ｎ＋ｍ）（秒） となり、従来のＡ／Ｄ変換方式よりも短い周期でＡ／Ｄ
変換が可能になる。As described above, when the conversion group is always n channels and the conversion group for each bank is m channels × k banks (blocks), assuming that the A / D conversion time per channel is tAD (second), According to the method, the A / D conversion period of a certain channel is tAD × (n + m × k) (seconds), and according to the present invention, the A / D conversion period of a certain channel of the constant conversion group is tAD × ( n / m) (seconds), which is shorter than the conventional A / D conversion method.
Conversion is possible.
【００１８】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。The present invention is not limited to the above embodiments, and various modifications can be made based on the spirit of the present invention, and these modifications are not excluded from the scope of the present invention.
【００１９】[0019]
【発明の効果】以上、詳細に説明したように、本発明に
よれば、チャンネル数を増加させても変換周期を短くす
る必要がある入力信号に対しては変換周期を短くするこ
とができ、一方、変換周期が比較的長くなってもよい入
力信号に対しては変換周期を比較的長くして、需要に即
したＡ／Ｄ変換を実行させることができる。As described above in detail, according to the present invention, it is possible to shorten the conversion cycle for an input signal that needs to be shortened even if the number of channels is increased. On the other hand, for an input signal whose conversion cycle may be relatively long, the conversion cycle can be relatively long, and A / D conversion can be performed according to demand.
【図１】本発明の実施例を示すマルチプレクサ内蔵Ａ／
Ｄ変換方式のブロック図である。FIG. 1 is a diagram showing an embodiment of the present invention A / A built-in multiplexer
It is a block diagram of a D conversion system.
【図２】本発明の実施例を示すマルチプレクサ内蔵Ａ／
Ｄ変換方式の動作フローチャートである。FIG. 2 shows an A / with built-in multiplexer showing an embodiment of the present invention.
It is an operation | movement flowchart of D conversion system.
【図３】従来のマルチプレクサ内蔵Ａ／Ｄ変換方式のブ
ロック図である。FIG. 3 is a block diagram of a conventional A / D conversion method with a built-in multiplexer.
【符号の説明】 １００ マルチプレクサ内蔵Ａ／Ｄ変換器 １０１，１０２ 基準電圧入力端子 １０３−１〜１０３−ｎ，１０４−１〜１０４−ｎ，１
０５−１〜１０５−ｎ，１０６−１〜１０６ｎ，１０７
−１〜１０７−ｎ アナログ電圧入力端子 １１０ マルチプレクサ １１１ 常時変換群処理部 １１２ ブロック毎変換群処理部 １１３ 第１のブロック １１４ 第２のブロック １１５ 第３のブロック １１６ 第４のブロック １２０ Ａ／Ｄ変換器 Ｖref １，Ｖref ２ 基準電圧入力[Description of Reference Signs] 100 A / D converter with built-in multiplexer 101, 102 Reference voltage input terminals 103-1 to 103-n, 104-1 to 104-n, 1
05-1 to 105-n, 106-1 to 106n, 107
-1 to 107-n Analog voltage input terminal 110 Multiplexer 111 Constant conversion group processing unit 112 Block-by-block conversion group processing unit 113 First block 114 Second block 115 Third block 116 Fourth block 120 A / D conversion V ref 1, V ref 2 reference voltage input
Claims (1)
ら基準電圧が入力されるアナログ−ディジタル変換器
と、複数のアナログ電圧入力端子と、前記複数のアナロ
グ電圧入力端子からのアナログ電圧入力から１つを選択
し前記アナログ−ディジタル変換器へ送出するマルチプ
レクサとからなるＡ／Ｄ変換方式において、 前記複数のアナログ電圧入力のうち変換周期を短くする
必要がある常時変換群と、変換周期が比較的長くなって
もよいブロック毎変換群とに分け、更に前記ブロック毎
変換群を複数のブロックに分け、前記常時変換群を順次
Ａ／Ｄ変換した後、ブロック毎変換群のうちの１つのブ
ロックを順次Ａ／Ｄ変換し、次いで常時変換群を順次Ａ
／Ｄ変換した後、ブロック毎変換群のうちの次のブロッ
クを順次Ａ／Ｄ変換し、絶えず常時変換群のＡ／Ｄ変換
へ戻りながら順次ブロック毎変換群のうちのブロックの
Ａ／Ｄ変換を実行することを特徴とするマルチプレクサ
内蔵Ａ／Ｄ変換方式。1. A terminal to which a reference voltage is input, an analog-digital converter to which the reference voltage is input, a plurality of analog voltage input terminals, and an analog voltage input from the plurality of analog voltage input terminals. In the A / D conversion system including a multiplexer that selects one from among the plurality of analog voltage inputs and the multiplexer that sends the analog-digital converter to the analog-digital converter, The block-based conversion group may be relatively long, the block-based conversion group is further divided into a plurality of blocks, and the constant conversion group is sequentially A / D-converted, and then one of the block-based conversion groups A / D conversion of blocks is performed sequentially, and then a continuous conversion group is sequentially A-converted.
After the D / D conversion, the next block in the block-by-block conversion group is sequentially A / D-converted, and the A / D conversion of the block in the block-by-block conversion group is continuously performed while constantly returning to the A / D conversion of the conversion group. An A / D conversion method with a built-in multiplexer, which is characterized in that
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP902393A JPH06224760A (en) | 1993-01-22 | 1993-01-22 | A/d converter system incorporating multiplexer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP902393A JPH06224760A (en) | 1993-01-22 | 1993-01-22 | A/d converter system incorporating multiplexer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06224760A true JPH06224760A (en) | 1994-08-12 |
Family
ID=11709066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP902393A Withdrawn JPH06224760A (en) | 1993-01-22 | 1993-01-22 | A/d converter system incorporating multiplexer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06224760A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101825900A (en) * | 2009-03-06 | 2010-09-08 | 株式会社日立制作所 | The trouble-shooter of multi-channel analog input/output circuit and method for diagnosing faults |
-
1993
- 1993-01-22 JP JP902393A patent/JPH06224760A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101825900A (en) * | 2009-03-06 | 2010-09-08 | 株式会社日立制作所 | The trouble-shooter of multi-channel analog input/output circuit and method for diagnosing faults |
| JP2010212808A (en) * | 2009-03-06 | 2010-09-24 | Hitachi Ltd | Device and method for diagnosis of fault in multi-channel analog input output circuit |
| US8386862B2 (en) | 2009-03-06 | 2013-02-26 | Hitachi, Ltd. | Fault diagnosis apparatus and fault diagnosis method of multi-channel analog input/output circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7532244B2 (en) | High-speed vision sensor | |
| US4968988A (en) | Time interleaved analog-digital converter and a method for driving the same | |
| EP0817006A3 (en) | Parallel multiply accumulate array circuit | |
| US6175665B1 (en) | Image inquiry circuit capable of comparing reference image and retrieval object image | |
| AU598175B2 (en) | Vector calculation circuit capable of rapidly carrying out vector calculation of three input vectors | |
| JPH06224760A (en) | A/d converter system incorporating multiplexer | |
| US6269419B1 (en) | Information processing method and information processing apparatus having interrupt control function with priority orders | |
| US5060183A (en) | Parallel multiplier circuit using matrices, including half and full adders | |
| EP0322162B1 (en) | Line sensor apparatus | |
| US5404169A (en) | Method and apparatus for converting scanning line of a video signal receiver | |
| US4764813A (en) | Variable order and period solid state image pickup device | |
| JPH05313803A (en) | Key switch input circuit | |
| US5493521A (en) | Vector calculation apparatus capable of rapidly carrying out vector calculation of two input vectors | |
| SU407301A1 (en) | CONVERTER OF CODES FROM RESIDUAL SYSTEM OF CALCULATION TO POLYADIC | |
| JPS6374322A (en) | Analog-digital conversion circuit | |
| SU1654809A1 (en) | Systolic structure for logic function computation | |
| US20010036111A1 (en) | Address decoder optimization | |
| SU1233144A1 (en) | Device for extracting square root | |
| JP2500755B2 (en) | Redundant system switching method | |
| JPH05143631A (en) | Nultiplication/addition circuit and parallel processor using the circuit | |
| JPH09307445A (en) | Digital-to-analog converter | |
| JPH04227121A (en) | A/d converter | |
| JPH07115348A (en) | Multi-input comparator | |
| JPS6318212B2 (en) | ||
| JPH04316129A (en) | Multiplier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000404 |