JPH06224744A - 電子組立体 - Google Patents

電子組立体

Info

Publication number
JPH06224744A
JPH06224744A JP5268922A JP26892293A JPH06224744A JP H06224744 A JPH06224744 A JP H06224744A JP 5268922 A JP5268922 A JP 5268922A JP 26892293 A JP26892293 A JP 26892293A JP H06224744 A JPH06224744 A JP H06224744A
Authority
JP
Japan
Prior art keywords
assembly
electronic assembly
electronic
devices
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5268922A
Other languages
English (en)
Inventor
Edward S Eccles
スチュアート エクレス エドワード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Smiths Group PLC
Original Assignee
Smiths Group PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Smiths Group PLC filed Critical Smiths Group PLC
Publication of JPH06224744A publication Critical patent/JPH06224744A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 回路装置を有する相互接続パターンが、製造
者又は使用者のいずれかにより再プログラムされること
を可能にさせる、電子組立体の改善された形態を提供す
ることが本発明の目的である。 【構成】 電子組立体が幾つかの導電性トラック21を持
ち且つ基板の厚さの中にスイッチングマトリックス30を
持っている基板１を有している。同じ集積回路の幾つか
の集団５〜12がその基板１上に取り付けられ、各集団か
らの一つの回路が前記スイッチングマトリックス30によ
りその組立体内へ動作するように接続される。プロセッ
サ４が回路の故障を検出し、且つその回路を切り離すよ
うにスイッチングマトリックス30を制御し、且つ同じ集
団から代わりの回路をその組立体内へ動作するように接
続する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、複数の導電性トラッ
クを有する基板と、該基板上に取り付けられ且つ該基板
と電気的に接続された少なくとも１個の電子回路装置と
を含んでいる種類の電子組立体に関するものである。
【０００２】本発明はもっと詳細には少なくとも１個の
集積回路装置と該回路へ接続されたプログラマブルスイ
ッチングユニットとを含んでいる組立体に関係してい
る。
【０００３】
【従来の技術】集積回路は現在では幾つかの異なる機能
に形作られるべき論理を許容するようにプログラムされ
得るスイッチを有する論理素子を含んで利用できる。そ
のプログラムは製造者により固定されてもよく、あるい
は可変、すなわち再プログラム可能であってもよい。そ
れらの再プログラム可能な装置はフィールドプログラマ
ブルゲートアレイ即ちFPGAと呼ばれている。
【０００４】FPGA又は多重化相互接続チップ (MIC)は板
上にトラックを有する電気的接続を作るためにプリント
回路板へ接続され得るので、前記のトラックは装置を介
して且つ装置内のゲートアレイの再プログラミングによ
り変えられ得るパターンに互に相互接続される。プリン
ト回路板は普通の方法で他の回路装置を支持できる。
【０００５】
【発明が解決しようとする課題】回路装置を有する相互
接続パターンが、製造者又は使用者のいずれかにより再
プログラムされることを可能にさせる、電子組立体の改
善された形態を提供することが本発明の目的である。
【０００６】
【課題を解決するための手段】本発明によると、基板が
その中に複数の再プログラム可能なスイッチを含み、そ
れより基板上に取り付けられる装置とのトラックの接続
が変換され得ることを特徴とする前記に特定された種類
の電子組立体を提供される。
【０００７】この組立体は好適に、それらのうちの幾つ
かだけが何時でもこの組立体内に動作できるように接続
されている複数の電子装置を含んでいる。この組立体は
好適に、装置の故障を検出するプロセッサを含んでい
る。それらの電子装置のうちの少なくとも幾つかは好適
に相互に同じであり、故障を検出するプロセッサは故障
している装置を切り離し且つ運転できる接続へ代わりの
装置を切り換えるようにスイッチの動作を制御する。こ
の組立体は同じ装置の幾つかの集団を含んでもよく、一
つの集団の装置は事実上別の集団の装置と異なってい
る。集団内の同じ装置の数は、装置の相対信頼度に従っ
て、又はその装置がその組立体の動作に対していかに重
要であるかに従って、集団毎に異なってもよい。この組
立体はそれに関して装置が組立体内へ動作するように接
続され、且つ組立体から先に動作的に切り離されてしま
ったあらゆる装置に関して情報を記憶するように配設さ
れたメモリを含んでもよい。この組立体は異なる機能を
実行する複数の装置と、同じ構造の複数の装置と、異な
る機能を実行するように同じ構造の装置をプログラムす
るプロセッサを含んでもよいので、それらは異なる機能
を実行する装置を置き換えるように前記組立体内へ動作
するように接続され得る。
【０００８】
【実施例】以下、添付の図面を参照して、実例によっ
て、本発明による電子組立体を詳細に説明しよう。
【０００９】この組立体は30個の集積回路ダイ２〜４，
5A〜5F, 6A〜6C, 7A〜7C, 8A, 8B,9A, 9B, 10A, 10B,
11A〜11H 及び12が上に取り付けられた矩形の珪素基板
１を具え、それらのうちの幾つかだけがあらゆる時にこ
の組立体内で動作するように接続されている。
【００１０】この珪素基板１は個別の集積回路ダイのい
ずれよりも大きい表面積を有し、且つそれの上面20にめ
っき又は堆積された金属で形成された幾つかの導電性ト
ラック21を支持し、それらのトラックがそれらのダイの
うちの異なるダイを相互に、及びこの組立体への入力接
続22及びこの組立体からの出力接続23へ接続するように
電気的に動作する。この基板はまたそれの厚み内に、プ
ログラム可能なスイッチングユニットすなわちスイッチ
マトリックス30を含んでいる。このスイッチマトリック
スは、慣習的な堆積、ドーピング及びエッチング技術に
よって幾つかの活性半導体装置を産出するように形成さ
れ、それらの活性半導体装置は慣習的な論理ゲートアレ
イ即ちスイッチ31として機能する。このマトリックス内
の個別のスイッチ31はダイ5A〜5F, 6A〜6C, 7A〜7C, 8
A, 8B, 9A, 9B, 10A, 10B, 11A〜11H 及び12のぞれぞ
れ一つへ接続され、この組立体内で動作するようにそれ
らのダイのうちの異なる一つを接続するように働く。簡
単化のために、図面にはそれらのダイとスイッチマトリ
ックス30との間の相互接続トラックの全部は示していな
い。
【００１１】図解された例は故障が検出された場合にこ
の組立体内へ切り換えられる予備能力を有する耐故障装
置であって、故障したダイはその組立体から切り離され
る。ダイ２はデコーダダイ３へ印加されたデータを記憶
するメモリ素子であり、そのデコーダダイが今度は、マ
トリックス30内のどのスイッチが、使用中の種々のダイ
の間の信号、パワー又はあらゆる他の相互接続を送るた
めに、開成又は閉成されるかを決定する。ダイ5A〜5Fは
６個の同じダイの集団内にあり、それらのうちの１個だ
けがマトリックス30を介してあらゆる時にこの組立体内
へ動作するように接続される。ダイ6A〜6C及び7A〜7Cは
三重に同じ方法で模写された二つの集団であり、一方ダ
イ8Aと8B、9Aと9B及び 10Aと10B は二重に模写されてい
る。ダイ11A〜11H は８個の同じ装置の集団内に存在す
る。これらの異なる集団内のこれらのダイは、それらの
性質に関して相互に異なっており、それらは相対信頼
度、且つ、あるいは代わりに、それらの動作がこの組立
体の動作に対して重要である度合いに関しても異なって
いる。ダイ11は最も重要であるか又は最も故障しがちで
あるかのいずれかであり、且つそれ故に最大の広がりに
模写されている。ダイ12は最も重要でないか又は最も信
頼できるかのいずれかであり、且つそれ故に模写されて
いない。異なるダイの動作はプロセッサ４により監視さ
れており、そのプロセッサは基板１上に取り付けられて
いるように示されているが、そのプロセッサはこの組立
体から分離されてもよい。例えば接続23において出力信
号を監視することにより、故障しているダイを確認する
ことが幾つかの組立体内において可能となり得るので、
このプロセッサ４は異なるダイと直接接続される必要は
ない。プロセッサ４が故障を検出した場合には、組立体
内に現在動作するように接続されているダイ、先に切り
離されたあらゆるダイ、及び置換として用いられるべき
次のダイについての情報が記憶されているメモリ素子２
へ、プロセッサ４がこれを知らせる。故障したダイを切
り離し且つ動作する接続に置換ダイを切り換えるよう
に、マトリックス30内でスイッチ31を形成しているゲー
トの適切な切換を達成するデコーダ素子３へ、メモリ素
子２がこれを知らせる。
【００１２】明瞭にするために、図示のように、スイッ
チングマトリックス30は複数のダイにより占有される領
域と異なる基板１の領域内に置かれている。しかしなが
ら、実際には、スイッチングマトリックスは少なくとも
複数のダイの下の部分に好適に延在している。
【００１３】複数のダイが全部同じ物理的構造のもので
あり、且つそれらの特定の仕事を実行するために適切に
プログラムされた場合には、使用されるダイの数を節約
することが達成され得る。この方法においては、故障し
ていたダイの機能を実行するために、予備のダイのうち
のいずれか一つをプログラムするためにプロセッサ４が
使用され得る。
【００１４】本発明の組立体は回路内へ又は回路外へ多
すぎるダイを自動的に切り換える用途に制限されるもの
ではなく、その他の応用にも使用され得る。例えば、一
つの組立体がスイッチマトリックスを適切にアドレスこ
とにより幾つかの異なる応用に対して使用され得るの
で、所望のダイが運転する接続に切換られ且つ不所望の
ダイは切り離される。組立体上の全部のダイが使用され
る少ない数の組立体を産出するよりも、幾つかの不所望
のダイを各々が有する多数の同じ組立体を産出するほう
が安価であると言う節約をこのことが生じる。
【００１５】ダイが取り付けられる基板にスイッチング
マトリックスを組み込むことによって、空間と相互接続
の節約が達成され且つ信頼度が改善され得る。
【００１６】上述の組立体はそれ自身異なる組立体の間
の切換を達成するために用いられる類似のスイッチング
マトリックスを組み込む別の基板上に取り付けられ得
る。
【図面の簡単な説明】
【図１】本発明による組立体の平面図である。
【図２】図１の矢印IIに沿ったその組立体の側面図であ
る。
【符号の説明】
１ 矩形の珪素基板 ２ メモリ素子のダイ ３ デコーダダイ ４ プロセッサ 5A〜5F, 6A〜6C, 7A〜7C, 8A, 8B, 9A, 9B, 10A, 10B,
11A〜11H ，12 ダイ 20 上側面 21 導電性トラック 22 入力接続 23 出力接続 30 スイッチマトリックス 31 慣習的論理ゲートアレイ又はスイッチ

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 複数の導電性トラックを有する基板と、
    該基板上に取り付けられ且つ該基板と電気的に接続され
    た少なくとも１個の電子回路装置とを含んでいる電子組
    立体において、 前記基板（１）がその中に複数の再プログラム可能なス
    イッチ（30, 31）を含み、そのスイッチによって基板上
    に取り付けられた装置（３〜12）とのトラック（21）の
    接続が変換され得ることを特徴とする電子組立体。
  2. 【請求項２】 複数の装置を含む請求項１記載の電子組
    立体において、 装置（５〜12）のうちの幾つかだけがあらゆる時に組立
    体内で動作できるように接続されていることを特徴とす
    る電子組立体。
  3. 【請求項３】 請求項２記載の電子組立体において、 該組立体が回路装置（５〜12）の故障を検出するプロセ
    ッサ（４）を含んでいることを特徴とする電子組立体。
  4. 【請求項４】 請求項３記載の電子組立体において、 電子装置（５〜12）のうちの少なくとも幾つかは相互に
    同じであること、及び故障を検出するプロセッサ（４）
    が故障している装置を切り離し且つ代わりの装置を運転
    する接続へ切り換えるようにスイッチ（30, 31）の動作
    を制御することを特徴とする電子組立体。
  5. 【請求項５】 請求項４記載の電子組立体において、 該組立体が同じ回路装置の幾つかの集団（５〜11）を含
    んでいること、及び一つの集団の装置は事実上別の集団
    の装置と異なっていることを特徴とする電子組立体。
  6. 【請求項６】 請求項５記載の電子組立体において、 集団（５〜11）内の同じ装置の数はそれらの装置の相対
    信頼度に従って集団毎に異なっていることを特徴とする
    電子組立体。
  7. 【請求項７】 請求項５又は６記載の電子組立体におい
    て、 集団内の同じ装置の数が、その装置がその組立体の動作
    に対していかに重要であるかに従って集団毎に異なって
    いることを特徴とする電子組立体。
  8. 【請求項８】 複数の電子回路装置を含んでいる前記請
    求項のいずれか一項記載の電子組立体において、 該組立体がそれに関して装置（５〜12）が前記組立体内
    へ動作するように接続される情報を記憶するメモリ
    （２）を含んでいることを特徴とする電子組立体。
  9. 【請求項９】 請求項８記載の電子組立体において、 前記組立体から先に動作的に切り離されてしまったあら
    ゆる装置（５〜12）に関してメモリ（２）が情報を記憶
    することを特徴とする電子組立体。
  10. 【請求項１０】 請求項４記載の電子組立体において、 該組立体が異なる機能を実行する複数の装置と、同じ構
    造の複数の装置と、異なる機能を実行するように同じ構
    造の装置をプログラムするプロセッサを含んでいるの
    で、それらは異なる機能を実行する装置を置き換えるよ
    うに前記組立体内へ動作するように接続され得ることを
    特徴とする電子組立体。
JP5268922A 1992-10-31 1993-10-27 電子組立体 Pending JPH06224744A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9222840:2 1992-10-31
GB929222840A GB9222840D0 (en) 1992-10-31 1992-10-31 Electronic assemblies

Publications (1)

Publication Number Publication Date
JPH06224744A true JPH06224744A (ja) 1994-08-12

Family

ID=10724330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5268922A Pending JPH06224744A (ja) 1992-10-31 1993-10-27 電子組立体

Country Status (6)

Country Link
US (1) US5479055A (ja)
EP (1) EP0608602A3 (ja)
JP (1) JPH06224744A (ja)
CA (1) CA2108711A1 (ja)
GB (2) GB9222840D0 (ja)
IL (2) IL107314A0 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9900011B2 (en) 2016-03-07 2018-02-20 Kabushiki Kaisha Toshiba Semiconductor apparatus, routing module, and control method of semiconductor apparatus

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7325123B2 (en) * 2001-03-22 2008-01-29 Qst Holdings, Llc Hierarchical interconnect for configuring separate interconnects for each group of fixed and diverse computational elements
US7962716B2 (en) 2001-03-22 2011-06-14 Qst Holdings, Inc. Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements
US7653710B2 (en) 2002-06-25 2010-01-26 Qst Holdings, Llc. Hardware task manager
US20040133745A1 (en) 2002-10-28 2004-07-08 Quicksilver Technology, Inc. Adaptable datapath for a digital processing system
US6836839B2 (en) 2001-03-22 2004-12-28 Quicksilver Technology, Inc. Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements
US7752419B1 (en) 2001-03-22 2010-07-06 Qst Holdings, Llc Method and system for managing hardware resources to implement system functions using an adaptive computing architecture
US6577678B2 (en) 2001-05-08 2003-06-10 Quicksilver Technology Method and system for reconfigurable channel coding
US7046635B2 (en) 2001-11-28 2006-05-16 Quicksilver Technology, Inc. System for authorizing functionality in adaptable hardware devices
US8412915B2 (en) * 2001-11-30 2013-04-02 Altera Corporation Apparatus, system and method for configuration of adaptive integrated circuitry having heterogeneous computational elements
US6986021B2 (en) 2001-11-30 2006-01-10 Quick Silver Technology, Inc. Apparatus, method, system and executable module for configuration and operation of adaptive integrated circuitry having fixed, application specific computational elements
US7215701B2 (en) 2001-12-12 2007-05-08 Sharad Sambhwani Low I/O bandwidth method and system for implementing detection and identification of scrambling codes
US7403981B2 (en) * 2002-01-04 2008-07-22 Quicksilver Technology, Inc. Apparatus and method for adaptive multimedia reception and transmission in communication environments
US7660984B1 (en) 2003-05-13 2010-02-09 Quicksilver Technology Method and system for achieving individualized protected space in an operating system
US7328414B1 (en) 2003-05-13 2008-02-05 Qst Holdings, Llc Method and system for creating and programming an adaptive computing engine
US8108656B2 (en) 2002-08-29 2012-01-31 Qst Holdings, Llc Task definition for specifying resource requirements
US7937591B1 (en) 2002-10-25 2011-05-03 Qst Holdings, Llc Method and system for providing a device which can be adapted on an ongoing basis
US8276135B2 (en) 2002-11-07 2012-09-25 Qst Holdings Llc Profiling of software and circuit designs utilizing data operation analyses
US7225301B2 (en) 2002-11-22 2007-05-29 Quicksilver Technologies External memory controller node
US8296764B2 (en) 2003-08-14 2012-10-23 Nvidia Corporation Internal synchronization control for adaptive integrated circuitry
US7174432B2 (en) 2003-08-19 2007-02-06 Nvidia Corporation Asynchronous, independent and multiple process shared memory system in an adaptive computing architecture
WO2011091323A1 (en) 2010-01-21 2011-07-28 Qst Holdings, Llc A method and apparatus for a general-purpose, multiple-core system for implementing stream-based computations
US20110313583A1 (en) * 2010-06-22 2011-12-22 Unified Packet Systems Corp. Integrated Wireless Power Control Device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3721838A (en) * 1970-12-21 1973-03-20 Ibm Repairable semiconductor circuit element and method of manufacture
US3861023A (en) * 1973-04-30 1975-01-21 Hughes Aircraft Co Fully repairable integrated circuit interconnections
US3940740A (en) * 1973-06-27 1976-02-24 Actron Industries, Inc. Method for providing reconfigurable microelectronic circuit devices and products produced thereby
US4233674A (en) * 1978-08-07 1980-11-11 Signetics Corporation Method of configuring an integrated circuit
JPS59125640A (ja) * 1982-12-28 1984-07-20 Fujitsu Ltd 半導体装置の製造方法
US4698627A (en) * 1984-04-25 1987-10-06 Energy Conversion Devices, Inc. Programmable semiconductor switch for a light influencing display and method for making same
US4906987A (en) * 1985-10-29 1990-03-06 Ohio Associated Enterprises, Inc. Printed circuit board system and method
JPS63217821A (ja) * 1987-03-06 1988-09-09 Toshiba Corp 半導体集積回路
US4798976A (en) * 1987-11-13 1989-01-17 International Business Machines Corporation Logic redundancy circuit scheme
US4908525A (en) * 1989-02-03 1990-03-13 The United States Of America As Represented By The Secretary Of The Air Force Cut-only CMOS switch for discretionary connect and disconnect

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9900011B2 (en) 2016-03-07 2018-02-20 Kabushiki Kaisha Toshiba Semiconductor apparatus, routing module, and control method of semiconductor apparatus

Also Published As

Publication number Publication date
GB9320937D0 (en) 1993-12-01
EP0608602A2 (en) 1994-08-03
GB2272570B (en) 1996-06-26
GB9222840D0 (en) 1992-12-16
GB2272570A (en) 1994-05-18
US5479055A (en) 1995-12-26
CA2108711A1 (en) 1994-05-01
IL107314A0 (en) 1994-01-25
EP0608602A3 (en) 1995-01-04
IL107314A (en) 1997-09-30

Similar Documents

Publication Publication Date Title
JPH06224744A (ja) 電子組立体
US5600265A (en) Programmable interconnect architecture
JP2909328B2 (ja) フィールドプログラマブルゲートアレイ
US5187393A (en) Reconfigurable programmable interconnect architecture
US5132571A (en) Programmable interconnect architecture having interconnects disposed above function modules
US4758745A (en) User programmable integrated circuit interconnect architecture and test method
US5191241A (en) Programmable interconnect architecture
US4857774A (en) Testing apparatus and diagnostic method for use with programmable interconnect architecture
US5172014A (en) Programmable interconnect architecture
JP2002050782A (ja) 再構成可能なタイルを備えた太陽モジュールアレイ
US6555398B1 (en) Software programmable multiple function integrated circuit module
US7626266B2 (en) Semiconductor integrated circuit device having a plurality of functional circuits with low power consumption
US7348795B2 (en) Configurable logic component without a local configuration memory and with a parallel configuration bus
KR100330991B1 (ko) 반도체소자및그테스트및동작방법
US6294841B1 (en) Integrated semiconductor circuit having dummy structures
JP2549999B2 (ja) 集積回路メモリ
KR100446458B1 (ko) 반도체기억장치
US6785143B2 (en) Semiconductor memory module
US5140189A (en) WSI decoder and patch circuit
JP2010016122A (ja) 半導体集積回路
KR20000035370A (ko) 본딩 패드에 의해 프리세팅된 데이터 입출력-구성 형태를갖는 집적 반도체칩
US7622947B1 (en) Redundant circuit presents connections on specified I/O ports
JP2726993B2 (ja) 半導体装置
JPH01307243A (ja) 半導体集積回路装置
KR20000071734A (ko) 2개의 평면에 구성된 버스 시스템을 가진 랜덤 액세스타입 반도체 메모리