JPH06224651A

JPH06224651A - 高インピ−ダンス出力駆動段

Info

Publication number: JPH06224651A
Application number: JP5286181A
Authority: JP
Inventors: Thomas D Petty; ト−マス・ディ−・ペティ; Robert L Vyne; ロバ−ト・エル・バイン
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1992-10-26
Filing date: 1993-10-22
Publication date: 1994-08-12
Also published as: US5311147A; EP0594971A1

Abstract

(57)【要約】【目的】利得段に対して高インピーダンスとなり、利
得段の負荷に起因し得る性能の劣化を低減する、高イン
ピーダンス出力駆動段を提供する。【構成】出力段（１９）を駆動する利得段（１８）上
の負荷を低減させるための、高インピーダンス出力駆動
段（１６）。この出力段（１９）は、入力電流に応答す
る。電流感知回路（２１）が、出力段（１９）の電流を
感知する。電流感知回路（２１）は、出力段（１９）に
おいて感知された電流に比例する電流を出力する。電流
源回路（２２）が、電流感知回路（２１）によって出力
された電流に応答して、出力段（１９）の入力電流と実
質的に等しい電流を出力し、こうして利得段（１８）上
の負荷を低減する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般的に増幅器に関
し、特に、出力段から利得段においてバッファ（ｂｕｆ
ｆｅｒ）としてはたらく回路に関するものである。

【０００２】

【従来の技術】一般的な形式の増幅器は、入力利得段
（または第１利得段）、第２利得段、および出力段によ
って構成されている。当業者は、第２利得段が多くの場
合最終段と結合されていることも知っているであろう。
この場合、出力段は、増幅器外部の負荷を駆動する回路
として、定義される。各増幅器段は、他の増幅器段と相
互作用を行う。この相互作用は、各増幅器段の性能、な
らびに増幅器全体の性能に影響を及ぼすものである。増
幅器の設計は、部分的な各増幅器段の融合であり、ある
場合には、全体的な増幅器の性能のために、特定の段の
性能については妥協することがある。特に関係するの
は、第２利得段、より一般的には、高駆動段に結合され
た利得段に対する出力段の影響である。

【０００３】例えば、第２利得段は増幅された電圧信号
を発生し、これが出力段に結合されている。出力段は、
一般的に、電圧利得は有さないが、増幅器外部の負荷に
電流を駆動するものである。出力段は、外部負荷に応じ
て、かなりの強度の電流を引き込んだり（ｓｉｎｋ）、
発生（ｓｏｕｒｃｅ）させたりしなくてはならないこと
がある。高駆動状態の下では、出力段は第２利得段に対
して、低インピーダンス負荷となることがある。第２利
得段の性能は、ある回路構成のための出力段が与える低
インピーダンス負荷によって、厳しく劣化させられるこ
とがある。この問題を解決する１つの方法は、第２利得
段と出力段との間にバッファ段を加えることである。理
想的には、このバッファ段は第２利得段に高インピーダ
ンス負荷を与えつつ、低インピーダンス負荷を駆動する
能力を有するものである（出力段の入力のように）。

【０００４】第２利得段と出力段との間に用いられるバ
ッファ段の回路構成の１つは、バイポーラ・トランジス
タによるダーリントン構成である。当業者は、ダーリン
トン構成されたバイポーラ・トランジスタは、高電流利
得および高入力インピーダンスを有し、これらのパラメ
ータは両方とも、良好なバッファ段の設計にとって重要
であることを知っていよう。ダーリントン構成のバッフ
ァ段は、ＭｏｔｏｒｏｌａＩｎｃ．によって製造され
ているＭＣ３３０７７のように、演算増幅器において首
尾よく用いられている。ダーリントン構成のバッファ段
には問題がない訳ではなく、そのために多くの増幅器の
設計において、その用途が制限されている。ダーリント
ン構成のバッファ段の主な問題は、位相シフトを加える
ことによって周波数応答に影響を及ぼすことであり、こ
れはフィードバックを用いる際に増幅器が不安定になる
原因となる可能性がある。ダーリントン構成のバッファ
段に起因して加えられた位相シフトは十分大きいので、
増幅器の性能を制限したり、或いは交流回路による方策
がダーリントン構成には好ましくなる程までに、増幅器
の補償機構を複雑化してしまう。

【０００５】当業界全体で共通に用いられている回路構
成の２番目のものは、ＰＮＰバイポーラ・トランジスタ
を電流源に結合したものである。ＰＮＰバイポーラ・ト
ランジスタは、電圧ホロワ（ｆｏｌｌｏｗｅｒ）構成内
の利得段に結合されており、高駆動段の影響から利得段
を保護するために用いられる。このタイプの段の一例
は、ＭｏｔｏｒｏｌａＩｎｃ．によって製造されてい
るＭＣ３３１７３演算増幅器において見られる。多くの
半導体プロセス・フローにおいて、ＰＮＰトランジスタ
は、同一プロセスで製造されるＮＰＮトランジスタより
も、性能特性が劣っている。これはＭＣ３３１７４の場
合のことで、ＰＮＰトランジスタを用いることによる性
能の不足を考慮するために、更に回路を付け加えなけれ
ばならない。ダーリントン構成のトランジスタのよう
に、ＰＮＰを基にしたバッファ段は、増幅器ループに位
相シフトを加えるので、増幅器の補償を複雑にしてい
る。時としてフィード・フォーワード・コンデンサを用
いて、ＰＮＰトランジスタの遅い応答時間に起因する高
周波信号がＰＮＰトランジスタを迂回するようにしてい
る（増幅器の設計に更に構成要素を付け加えることにな
る）。ＰＮＰバッファ段が差動利得段に結合されると、
ＰＮＰバッファからのベース電流を考慮にいれなくては
ならず、さもないと、オフセットが増幅器内に誘発され
る。これは、ＰＮＰバッファ段からベース電流を似せる
ダミー段を加えることによって解決できるが、その冗長
回路の分だけコストがかかる。

【０００６】

【発明が解決しようとする課題】出力段（または高駆動
段）の影響から利得段を保護するバッファ段を開発する
ことができれば、大きな貢献となろう。このようなバッ
ファ段は、利得段に対しては高インピーダンス負荷であ
り、低インピーダンスの高駆動段を駆動する能力を有
し、回路に加わる位相シフトを最少に抑え、しかも構成
物の数を低く抑えなければならない。

【０００７】

【課題を解決するための手段】端的に述べると、本発明
は、高入力インピーダンスを有する出力段を提供するも
のである。高インピーダンス出力段は、出力段と、電流
感知（ｓｅｎｓｅ）回路と、電流源回路とを備えてい
る。前記出力段は、入力と出力とを有する。前記出力段
は入力電流に応答し、出力電流を発生する。前記電流感
知回路は、前記出力段の入力または出力電流を感知し、
前記出力段の入力電流に比例した感知電流を発生する。
前記電流源回路は、前記電流感知回路からの感知電流に
応答する入力を有し、更に前記出力段の入力に結合され
た出力を有する。前記電流源回路は、前記出力段の入力
電流と実質的に等しい電流を出力する。

【０００８】

【実施例】図１は、本発明による、高インピーダンス出
力段を有する増幅器のブロック図である。

【０００９】増幅器は、出力段（または高駆動段）に結
合されている利得段間の相互作用を例示するための理想
的なものである。典型的に、利得段は、電圧信号を所定
の利得で増幅するように設計される。これは出力段とは
全く対照的であり、出力段は増幅器外部の負荷を駆動す
るように設計され、典型的に電圧利得は有さない。出力
段によって利得段に与えられる負荷またはインピーダン
スは、利得段の性能に影響を加え得るものでる。例え
ば、あるタイプの回路では出力段のインピーダンスが
（出力段の）出力電流と共に変動することがある。高駆
動状態の下では、出力段は、利得段に対して低いインピ
ーダンス負荷を与える可能性がある。高駆動負荷の下で
利得段の負荷が増大すると、電圧利得、電圧オフセット
または安定性のような増幅器の諸特性に影響を及ぼすこ
とがある。負荷状態が大きく変動する条件下で、安定な
特性を有する利得段の設計は、いずれにしても実現はむ
ずかしい。当業者が用いる一般的な手法は、利得段と出
力段との間にバッファ段を加えて、負荷の問題を軽減す
ることである。このバッファ段は、利得段に対して高イ
ンピーダンス負荷を与え、しかも低インピーダンス負荷
（出力段）を駆動することを可能とするものである。こ
のバッファ段における主な問題は、それが増幅器の周波
数応答および安定性に影響を及ぼすことである。バッフ
ァ段は直接利得経路に増幅器を介して配置されるが、フ
ィードバックが用いられる時、増幅器の安定性を低下さ
せる位相シフトが加わる。バッファ段に更に回路を付け
加えて、これらの欠陥を補償することができるが、これ
はシリコン面積および回路の複雑性を増加させることに
なる。利得段の負荷についての問題の解決策は、利得段
を出力段に直接結合し（これによって加えられる位相シ
フトを除去し）、そして「適切な電流」を感知して出力
段に供給する（利得経路周辺の）回路を用いることによ
って、利得段が大きな電流を発生するのを防止すること
である。このようにして、出力段は利得段には負荷をか
けないようにする。この手法は、高インピーダンス出力
駆動段１６を構成する基本である。

【００１０】増幅器１１は、増幅すべき入力信号を受け
取る入力１２と出力１３とを有する。増幅器１１は２つ
の利得段、第１利得段１７と第２利得段１８とを有す
る。増幅器の設計（集積演算増幅器のような）に２つの
利得段を用いることの利点は、当技術では公知である。
第１利得段１７は、増幅器入力１２に結合されている入
力と、第２利得段１８の入力に結合されている出力とを
有する。第２利得段１８の出力は、ノード２３に結合さ
れている。負荷１４を駆動するための出力段１９は、ノ
ード２３に結合されている入力と、増幅器出力１３に結
合されている出力とを有する。出力段１９の入力は、ノ
ード２３によって、第２利得段１８の出力に直接結合さ
れており、このため付加的な位相シフトを加えるような
ものは、増幅器１１中の利得経路には、何も挿入されて
いない。

【００１１】高インピーダンス出力駆動段１６は、出力
段１９、電流感知回路２１、および電流源回路２２を備
えている。電流感知回路２１は、電流を感知する手段と
して機能する。電流感知回路２１は、出力段１９の電流
（出力段の入力電流または出力電流のいずれか）を感知
するためのノード２３に結合された入力と、出力とを有
する。電流感知回路２１は、出力段１９への入力電流に
比例した電流を発生する。電流源回路２２は、電流を発
生する手段として機能する。電流源回路２２は、電流感
知回路２１の出力に結合されている入力と、ノード２３
に結合されている出力とを有する。電流源回路２２は電
流感知回路２１からの電流出力に応答し、出力段１９の
入力電流に「実質的に等しい」電流を発生する。理想的
なのは、第２利得段１８は、電流源回路２２によって供
給される電流が出力段１９によって必要とされる電流に
正確に等しい場合には、出力段１９にいかなる電流も供
給しないことである。こうすることができれば、出力段
１９は、第２利得段１８に対して無限インピーダンス
（開放回路）と見なされよう。出力段１９によって与え
られるインピーダンスは第２利得段１８の性能には影響
を与えないので、増幅器１１の全体的な性能を落とすこ
となく、第２利得段１８および出力段１９の双方を、そ
れらが適切なタスクを実行するように、最適化を図るこ
とができる。

【００１２】高インピーダンス出力駆動段１６はアクテ
ィブな回路であり、最初に出力段１９の電流を感知し、
次に入力電流を出力段１９に供給する。言い替えれば、
これは、出力段１９が必要とする瞬間的な入力電流に、
遷移即ち変化するのである。好適実施例では、電流源回
路２２は、出力段１９が必要とする以上の電流を供給す
るようにはなっていない。必要以上に大きな電流を供給
すると、増幅器１１のラッチアップを生じる結果となり
得るからである。この問題は、電流感知回路２１と電流
源回路２２とを調整することによって軽減され、全ての
条件の下で（温度、プロセス、素子の整合、電圧な
ど）、出力段１９の入力電流以下の電流が、電流源回路
２２によって送出されることを保証する。電流源回路２
２によって出力段１９の入力に発生されたのではない電
流は、いずれも第２利得段によって発生されているはず
であるが、性能に重大な影響を与えるものではない。増
幅器１１のブロックに対して流入するまたは流出する電
流の流れ方向は、上述の説明には含まれておらず、電流
源回路２２が電流（正または負）を発生して出力段１９
をイネーブルし、第２利得段１８が出力段１９の入力電
流（正または負）を発生する必要がないようにしている
ことに注意されたい。

【００１３】図２は、増幅器内の高インピーダンス出力
駆動段の実施例の概略図である。

【００１４】増幅器３０は、図１の各ブロックに対応す
る機能実行回路を示す、集積回路演算増幅器を簡素化し
た設計のものである。増幅器３０は、第１利得段３１、
第２利得段３２、出力段３３、電流感知回路３４、およ
び電流源回路３６を備えている。

【００１５】第１利得段３１は、第１入力３７、第２入
力３８、第１出力および第２出力を有する、差動利得段
である。第１入力３７および第２入力３８は増幅器３０
の入力である。第１入力３７と第２入力３８との間の電
圧の電位差が、差動入力電圧信号を発生し、これが第１
利得段３１によって増幅される。増幅された差動信号
は、第１利得段３１の第１出力および第２出力を介し
て、第２利得段３２に結合される。

【００１６】第２利得段３２は、高電圧利得を有する増
幅段である。第２利得段３２に結合された増幅差動信号
は、更に増幅されてシングル・エンド形（非差動）電圧
信号に変換される。第２利得段３２の概略図は、簡素化
されてはいるが、本発明を用いることによって大きな恩
恵を受ける増幅段に共通の特徴を示している。高インピ
ーダンス出力駆動段６１と共に、他のタイプの利得段も
同等に用いることもできる。

【００１７】電流源３９は、電源４２の端子に結合され
ており、１本の出力を有する。ＰＮＰトランジスタ４４
は、電流源３９の出力に結合されているエミッタ、Ｄ．
Ｃ．バイアス電圧Ｖｂｉａｓに結合されているベース、
およびノード４７に結合されているコレクタを有する。
ダイオード４９は、ノード４７に結合されたアノード
と、カソードとを有する。ＮＰＮトランジスタ５２は、
ダイオード４９のカソードに結合されているコレクタ、
ノード５４に結合されているベース、および第１利得段
３１の第１出力に結合されているエミッタを有する。ト
ランジスタ５２のエミッタは、第２利得段３２の入力で
ある。ＮＰＮトランジスタ５３は、ノード５４に結合さ
れているコレクタ、ノード５４に結合されているベー
ス、および第１利得段３１の第２出力に結合されている
エミッタを有する。トランジスタ５３のエミッタは、第
２利得段３２の入力である。ＮＰＮトランジスタ５１
は、ノード４８に結合されているコレクタ、ノード４７
に結合されているベース、およびノード５４に結合され
ているエミッタを有する。ＰＮＰトランジスタ４６は、
ノード４８に結合されているコレクタ、Ｄ．Ｃ．バイア
ス電圧Ｖｂｉａｓに結合されているベース、およびエミ
ッタを有する。電流源４１は、電源４２の端子に結合さ
れており、ＰＮＰトランジスタ４６のエミッタに結合さ
れている出力を有する。ＮＰＮトランジスタ５５は、電
源４２の端子に結合されているコレクタ、ＰＮＰトラン
ジスタ４４のエミッタに結合されているベース、および
エミッタを有する。ＮＰＮトランジスタ５６は、ＮＰＮ
トランジスタ５５のエミッタに結合されているコレク
タ、ノード４８に結合されているベース、およびノード
５８に結合されているエミッタを有する。トランジスタ
５６のエミッタは、第２利得段３２の出力である。電流
源５７を設けることによって、第２利得段３２が完成す
る。電流源５７は、電源５９の端子に結合されており、
ノード５８に結合されている出力を有する。

【００１８】第２利得段３２の動作は、非常に簡単であ
り、当業者には公知なことである。電流源３９および４
１は、実質的に等しい電流を出力する。理想的な状態で
は、第１利得段３１の第１および第２出力が等しい電圧
にある時は、第２利得段３２は平衡状態となる。この平
衡状態の条件は、トランジスタ４６によって出力される
コレクタ電流が、トランジスタ５１へのコレクタ電流に
ほぼ等しいことである。第１利得段３１の第１および第
２出力間の電圧差が、ノード４８において差電流を発生
する。この差電流は正方向または負方向に増大していく
が、トランジスタ４６のソース電流とトランジスタ５１
のシンク電流との間の電流差によって生じるものであ
る。この差電流は、部分的には、トランジスタ５１，５
２，５３およびダイオード４９によって構成されるカレ
ント・ミラー回路によって、生成される。トランジスタ
５６は、電圧ホロワ構成となっており、バッファとして
作用する。トランジスタ５６のベースに流れ込む正方向
に増分する（またはイネーブル化）差電流が、出力段３
３に正方向増分電流（ｐｏｓｉｔｉｖｅｉｎｃｒｅｍ
ｅｎｔａｌｃｕｒｒｅｎｔ）を発生する。同様に、ト
ランジスタ５６のベースへの負方向増分（ディゼーブル
化）差電流が、トランジスタ５６の電流出力を減少させ
ることによって、負方向増分電流を発生する。言い替え
れば、ノード５８における電圧は、トランジスタ５６の
ベースへの差電流にしたがって、上昇および降下する。
Ｖｂｉａｓは、トランジスタ４４および４６のベースに
結合され、これらのトランジスタをバイアスする直流電
圧である。Ｖｂｉａｓは、第２利得段３２内の他の回路
の性能に対する影響を最少化するように選択される。

【００１９】理想的には、出力段３３によるノード５８
上の負荷が、ノード４８におけるインピーダンスに全く
影響を与えなければ、第２利得段３２には有利であろ
う。第２利得段３２の利得は、ノード４８上のインピー
ダンスに直接関連がある。変動する条件の下（電圧、処
理、温度、素子特性など）で、ノード４８のインピーダ
ンスが高いと、第２利得段３２に対して高電圧利得が保
証されよう。実際には、出力段３３は、第２利得段３２
の性能に激しく影響を与える可能性がある。トランジス
タ５６のベースに向かって見た抵抗は、ほぼ、トランジ
スタ電流利得（即ちベータ）ｘ（トランジスタ５６のエ
ミッタ抵抗＋ノード５８の抵抗）となる。トランジスタ
５６の入力抵抗は、ノード４８において、第２利得段３
２の利得を決定する支配的な抵抗である。出力段３３
は、ノード５８において、動作条件や出力の負荷の大き
さのオーダーで変動し得るインピーダンスとなる。この
変動性は、トランジスタ５６の入力抵抗も（動作条件に
したがって）変動する原因となり、これは安定した増幅
器の設計には、有害である。これは、典型的に、更に加
わる回路の複雑さや位相シフトの増大を犠牲にして、バ
ッファ段を用いることによって（前述のように）解消さ
れる。他の二次的な問題も、ノード５８のインピーダン
スが低いと、強調されることがある。これらの二次的問
題は、第２利得段３２上の負荷の不平衡による電圧オフ
セットの増加から、温度限度における動作上の問題まで
にわたる。このタイプの問題は、第２利得段３２上の出
力段３３の影響を制限し、各回路を最適化することによ
って、解消することができる。

【００２０】出力段３３は、電流源６２と、増幅器３０
の外部の負荷を駆動するためのＮＰＮトランジスタ６３
とから成る、簡単な駆動段回路である。電流源６２は、
電源４２の端子に結合されており、その出力は増幅器出
力６４に結合されている。トランジスタ６３は、制御入
力、第１導電端子、および第２導電端子にそれぞれ対応
する、ベース、コレクタ、およびエミッタを有する。ト
ランジスタ６３のコレクタは増幅器出力６４に結合され
ており、ベースはノード５８に結合されており、そして
エミッタは電源の端子に結合されている。典型的に、ト
ランジスタ６３は、高電流素子であり、ノード４８にお
けるインピーダンスを低下させることによって、第２利
得段３２の性能を劣化させる潜在性を有する。

【００２１】電流感知回路３４は、ＮＰＮトランジスタ
６６から成る。トランジスタ６６は、制御入力、第１導
電端子および第２導電端子にそれぞれ対応する、ベー
ス、コレクタおよびエミッタを有する。トランジスタ６
６のコレクタはノード６７に結合されており、ベースは
ノード５８に結合されており、そしてエミッタは電源５
９の端子に結合されている。トランジスタ６６のエミッ
タ領域は、トランジスタ６３のエミッタ領域と所定の比
率となっている。トランジスタ６６のベース・エミッタ
間接合は、トランジスタ６３のベース・エミッタ間結合
と同一にバイアスされているので、トランジスタ６６の
コレクタ電流は、トランジスタ６３のコレクタ電流に対
する所定のエミッタ領域率によって、関連付けられてい
る。好適実施例では、トランジスタ６６および６３のエ
ミッタ領域は、できるだけ正確な比率に決められてい
る。例示の目的のために、トランジスタ６３のエミッタ
領域は、トランジスタ６６のエミッタ領域より１８倍大
きいものとする。

【００２２】電流源回路３６は、ＮＰＮトランジスタ６
８、ダイオード６９、ＰＮＰトランジスタ７１、および
ＰＮＰトランジスタ７２で構成されている。電流源回路
３６は、トランジスタ６６のコレクタ電流（これはトラ
ンジスタ６３内の電流に比例する）に応答して、トラン
ジスタ６６および６３のベース電流を組み合せたものに
ほぼ等しい電流を出力し、こうしてトランジスタ５６の
駆動要求を低減させている。トランジスタ６８は、制御
入力、第１導電端子、および第２導電端子にそれぞれ対
応する、ベース、コレクタおよびエミッタを有する。ト
ランジスタ６８は、電源４２の端子に結合されているコ
レクタ、ノード７３に結合されているベース、およびノ
ード６７に結合されているエミッタを有する。ダイオー
ド６９は、それぞれ第１端子および第２端子に対応する
アノードおよびカソードを有する。ダイオード６９のア
ノードは電源４２の端子に結合されており、一方カソー
ドはノード７３に結合されている。トランジスタ７１
は、制御入力、第１導電端子、および第２導電端子にそ
れぞれ対応するベース、コレクタおよびエミッタを有す
る。トランジスタ７１のベースはノード７３に結合され
ており、エミッタは電源４２の端子に結合されている。
トランジスタ７２は、制御入力、第１導電端子、および
第２導電端子にそれぞれ対応するベース、コレクタ、お
よびエミッタを有する。トランジスタ７２は電流源回路
３６を完成するものであり、そのコレクタはノード５８
に結合されており、ベースはノード６７に結合されてお
り、エミッタはトランジスタ７１のコレクタに結合され
ている。

【００２３】この例では、トランジスタ６６のコレクタ
電流は、トランジスタ６３のコレクタ電流の１／１８で
ある。理想的には、電流源回路３６は、トランジスタ６
６のベース電流の１９倍の電流を発生し、それによって
トランジスタ６６およびトランジスタ６３の双方のため
にベース電流が供給できるのがよい。好適実施例では、
トランジスタ６８は、トランジスタ６６と同一で、トラ
ンジスタ６６のコレクタ電流によってバイアスされてい
る。トランジスタ６８をバイアスして、トランジスタ６
６へのベース電流に近似するベース電流を発生する。ト
ランジスタ６８のベース電流は、ダイオード６９と、電
流逓倍（ｍｕｌｔｉｐｌｉｃａｔｉｏｎ）回路として作
用するトランジスタ７１との組み合せによって、１９倍
に増加される。好適実施例では、ダイオード６９および
トランジスタ７１は、コレクタ分割横型（ｓｐｌｉｔ
ｃｏｌｌｅｃｔｏｒｌａｔｅｒａｌ）ＰＮＰトランジ
スタで作られている。このコレクタ分割横型ＰＮＰトラ
ンジスタは、コレクタ領域が１９対１の比率となってお
り、トランジスタ７１が１９倍のコレクタ領域を有する
素子部分を占め（ｃｏｍｐｒｏｍｉｓｅ）、そして単一
コレクタ領域を分割コレクタＰＮＰのベース領域に戻し
て結合させることによって、ダイオード６９が形成され
ている。ダイオード６９を通る電流（トランジスタ６６
の電流に近似する）は、トランジスタ７１のコレクタ領
域のダイオード６９に対する比率によって、１９倍に拡
大され、これによって、トランジスタ７１のコレクタ電
流は、トランジスタ６６のベース電流のほぼ１９倍とな
る。好適実施例では、トランジスタ７２は、トランジス
タ７１と直列に配置されたカスコード素子であり、トラ
ンジスタ７１のコレクタからエミッタへの電圧降下を低
減させるものである。

【００２４】高インピーダンス出力駆動段６１は、出力
段３３、電流感知回路３４、および電流源回路３６を備
えている。電流感知回路３４および電流源回路３６は、
能動的に出力段３３の電流を感知し、出力段３３に電流
を発生する。本例では、電流源回路３６は、トランジス
タ６６のベース電流のほぼ１９倍の電流を発生する。こ
れは、トランジスタ６６および６３にベース電流を発生
させるには十分である。電流源回路３６が発生する電流
の強度は、トランジスタ６３の要求によって変動する。
理想的なのは、第２利得段３２のトランジスタ５６は、
高インピーダンス出力駆動段６１には電流を発生しない
（ゼロ電流を発生する）ことである。こうして、高イン
ピーダンス出力駆動段６１は、（理想的な条件の下で
は）無限インピーダンスとして現れるので、出力段３３
との相互作用による、第２利得段３２の設計に関するい
かなる制約をも除去することができる。

【００２５】好適実施例では、高インピーダンス出力駆
動段６１は、トランジスタ６６および６３が必要とする
電流より、少ない電流を「常に」送出するように、設計
されている。これは、ラッチアップ状態を防止するため
には重大であり、増幅器３０の全ての動作条件（温度、
電圧、プロセス等）に対して、満足しなくてはならな
い。したがって、第２出力段３２のトランジスタ５６
が、高インピーダンス段６１に、このような電流を発生
する。但し、この電流は、トランジスタ５６が電流感知
回路３４および電流源回路３６を用いずに出力段３３を
駆動しようとして供給する電流より、大幅に小さいもの
である。高インピーダンス出力駆動段６１の重要な特徴
は、増幅器３０の利得経路内に、出力段３３以外に構成
要素を加えることがなく、こうして、増幅器の補償構成
の複雑さを最少に抑えることである。高インピーダンス
出力駆動段６１は、重大な位相シフトを全く加えないこ
とによって、増幅器３０の周波数応答を最大化するだけ
でなく、第２利得段３２および出力段３３の間の相互作
用を制限することによって、双方の個々の最適化を図る
ものである。全ての動作条件における電流の感知および
発生の安定性を保証するには、出力段３３における電流
を感知すると共に、トランジスタ６８に「基準ベース電
流」を発生するように整合する（ｍａｔｃｈｉｎｇ）素
子を用いることによって、変動する状態を追跡ればよ
い。二次的な問題も、回路の最適化によって、低減する
ことができる。

【００２６】図２の例は、高インピーダンス駆動段６１
の一実施例を示したものである。本例では、電流が出力
段３３に発生されている。当業者には、電流感知回路３
４および電流源回路３６は、用途に応じて、電流を「発
生」または「吸込み」（または両方）を行なうように設
計できることは、明白であろう。また、利得段回路およ
び出力段回路は、図２に記載したものとは、その形状が
大幅に変わることもあり得る。回路設計におけるこのよ
うな変更のため、電流感知回路３４および電流源回路３
６は、特定の用途に対して設計しなくてはならず、多く
の異なる形状を取ることもある。しかしながら機能的に
は、上述の実施例と同様に動作する。

【００２７】以上、利得段に対して高インピーダンスと
なる高インピーダンス出力駆動段について記載したが、
これは利得段の負荷に起因し得る性能の劣化を低減する
ことが認められよう。

【図面の簡単な説明】

【図１】本発明による増幅器のブロック図である。

【図２】本発明による増幅器の実施例を示す概略図であ
る。

【符号の説明】

１１増幅器１２入力１３出力１７，１８利得段１９出力段１４負荷２１電流感知回路２２電流源回路

Claims

【特許請求の範囲】

【請求項１】入力を有し、該入力において高インピー
ダンスを与えるために、利得段（３２）が結合されてい
る、出力駆動段（６１）であって：前記出力駆動段（６
１）の前記入力と出力（６４）との間に結合されてお
り、前記利得段（３２）をバッファすると共に前記出力
（６４）に電流を供給する出力段（３３）；前記出力段
（３３）に応答して、前記出力段（３３）の前記供給電
流に比例する電流を供給する感知手段（３２）；および
前記比例電流に応答して、所定強度の電流を前記出力駆
動段（６１）の入力に発生させる電流源（３６）；から
成ることを特徴とする出力駆動段。
【請求項２】高入力インピーダンス出力駆動段（６
１）であって：前記出力駆動段（６１）の入力と出力
（６４）との間に結合されており、入力と出力とを有
し、入力電流に応答する出力段（３３）；前記出力段
（３３）の前記入力と前記出力との間に結合されてお
り、前記出力駆動段（６１）の前記出力（６４）に電流
を供給する出力トランジスタ（６３）；前記出力トラン
ジスタ（６３）と同様にバイアスされ、前記出力トラン
ジスタ（６３）の前記供給電流に比例する電流を供給す
る感知トランジスタ（３３）；および前記比例する電流
に応答して、所定の強度の電流を前記出力段（３３）の
前記入力に発生させる電流源（３６）；から成ることを
特徴とする高入力インピーダンス出力駆動段。
【請求項３】少なくとも１つの入力（３７，３８）と
少なくとも１つの出力とを有する第１利得段（３１）；
前記第１利得段（３１）の前記少なくとも１つの出力に
結合されている、少なくとも１つの入力と、出力とを有
する電圧利得回路（３２）；入力電流に応答し、前記電
圧利得回路（３２）の前記出力に結合されている入力
と、出力電流を供給する出力（６４）とを有する出力段
（３３）；前記出力段（３３）に応答して、前記出力段
の前記供給電流に比例する電流を供給する感知手段；お
よび前記比例する電流に応答して、所定強度の電流を前
記出力段（３３）の前記入力に発生させる、電流源（３
６）；から成ることを特徴とする増幅器（３０）。