JPH06224310A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH06224310A
JPH06224310A JP902693A JP902693A JPH06224310A JP H06224310 A JPH06224310 A JP H06224310A JP 902693 A JP902693 A JP 902693A JP 902693 A JP902693 A JP 902693A JP H06224310 A JPH06224310 A JP H06224310A
Authority
JP
Japan
Prior art keywords
conductive layer
contact
insulating film
sidewall
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP902693A
Other languages
Japanese (ja)
Inventor
Kazuya Suzuki
和哉 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP902693A priority Critical patent/JPH06224310A/en
Publication of JPH06224310A publication Critical patent/JPH06224310A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To increase the area of a contact and to lower the resistance of the contact by forming a second conductive layer to be insulated from the first conductive layer on the sidewall of a contact hole, filling in the contact hole and a slit with a third conductive layer, and obtaining a contact with the first conductive layer. CONSTITUTION:A first conductive layer 13 is formed on a semiconductor substrate 11, and a second conductive layer 14 is formed on the sidewall of a contact hole formed in a first insulating film 12 on the semiconductor substrate 11. On the second conductive layer 14, a second insulating film 15 is formed. Besides, a thin third insulating film 16 is formed on the sidewall of the contact, and a conductive sidewall 17 composed of polycrystalline silicon is formed on it. Furthermore, a slit 18 is formed at the bottom part of the conductive sidewall 17, and a contact with the first conductive layer is obtained by filling in the insides of the contact hole and the slit 18. Accordingly, it becomes possible to form a low-resistance contact.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置、特にその
コンタクトの製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a method of manufacturing a contact thereof.

【0002】[0002]

【従来の技術】従来、このような分野の技術としては、
例えば、以下に示すようなものがあった。図3及び図4
はかかる従来の半導体装置の断面図である。まず、図3
に示すように、シリコン基板1上の第1の絶縁材料によ
る絶縁膜2にコンタクトホール3が開口され、その周囲
に第2の絶縁材料によるサイドウォール5が形成され、
シリコン基板表面近傍の高濃度不純物拡散層4上に導電
性材料からなる導電膜6が接触している。これにより、
導電膜6を配線すると、この導電膜6と高濃度不純物拡
散層4が電気的に導通する。なお、7は他の導電膜であ
る。
2. Description of the Related Art Conventionally, as a technique in such a field,
For example, there were the following. 3 and 4
FIG. 3 is a sectional view of such a conventional semiconductor device. First, FIG.
As shown in, a contact hole 3 is opened in an insulating film 2 made of a first insulating material on a silicon substrate 1, and a sidewall 5 made of a second insulating material is formed around the contact hole 3.
A conductive film 6 made of a conductive material is in contact with the high-concentration impurity diffusion layer 4 near the surface of the silicon substrate. This allows
When the conductive film 6 is wired, the conductive film 6 and the high-concentration impurity diffusion layer 4 are electrically connected. Incidentally, 7 is another conductive film.

【0003】しかしながら、図4に示すように、コンタ
クト開口の際のホトリソ等の合わせずれΔL1 が生じ、
他の導電膜7がコンタクトホール3に露出した場合に
も、サイドウォール5が絶縁物となる。以下、図4に示
す半導体装置の製造方法を示す。まず、コンタクトホー
ル3を開口した後、コンタクトホトリソ等の合わせずれ
ΔL1 により、コンタクトホール3内に露出している配
線部分を絶縁するため、配線部分ΔL1 よりも厚い膜厚
の絶縁膜を等方成長させ、その後、異方性エッチングに
よりエッチバックし、サイドウォール5を形成し、イオ
ン注入により不純物を注入し、不純物活性化のためのア
ニールを行い、高濃度不純物拡散層4を形成し、その
後、導電膜6を成長させ、高濃度不純物拡散層4とのコ
ンタクトをとる。
However, as shown in FIG. 4, a misalignment ΔL 1 such as photolithography occurs at the time of contact opening,
Even when the other conductive film 7 is exposed in the contact hole 3, the sidewall 5 serves as an insulator. Hereinafter, a method of manufacturing the semiconductor device shown in FIG. 4 will be described. First, after the contact hole 3 is opened, a wiring portion exposed in the contact hole 3 is insulated by a misalignment ΔL 1 such as contact photolithography. Therefore, an insulating film having a thickness larger than that of the wiring portion ΔL 1 is formed. Isotropically grown, then etched back by anisotropic etching, sidewalls 5 are formed, impurities are implanted by ion implantation, and annealing for impurity activation is performed to form high-concentration impurity diffusion layers 4. After that, the conductive film 6 is grown to make contact with the high-concentration impurity diffusion layer 4.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、以上述
べた従来の半導体装置では、絶縁性のサイドウォールを
形成していたため、コンタクト面積が減少し、コンタク
ト抵抗が増大するという問題があった。これはコンタク
ト開口径φXμmにYμm幅のサイドウォールを形成す
ると、コンタクト径が実質φ(X−2Y)となる。
However, in the above-described conventional semiconductor device, since the insulating sidewall is formed, there is a problem that the contact area is reduced and the contact resistance is increased. This means that if a sidewall having a width of Y μm is formed in the contact opening diameter φX μm, the contact diameter becomes substantially φ (X−2Y).

【0005】そのコンタクト抵抗Rc は、サイドウォー
ルを形成しない場合の抵抗Rcoと比較すると、Rc =R
co〔X2 /(X−2Y)2 〕となる。ここで、サイドウ
ォール幅が一定すると、素子の微細化に伴い、コンタク
ト開口径Xが縮小すると、コンタクト抵抗Rc が極めて
高くなるという問題があった。
The contact resistance R c is R c = R as compared with the resistance R co when the sidewall is not formed.
co the [X 2 / (X-2Y) 2 ]. Here, when the sidewall width is constant, there is a problem that the contact resistance R c becomes extremely high when the contact opening diameter X is reduced due to the miniaturization of the element.

【0006】更に、コンタクトの合わせずれΔL1 が生
じる場合は、更に、サイドウォールを形成するための絶
縁膜が、最低でもΔL1 を越える膜厚分必要となり、著
しくコンタクト抵抗Rc が高くなるという問題があっ
た。本発明は、以上述べた絶縁材料によるサイドウォー
ル形成に伴う、コンタクト面積の減少によるコンタクト
抵抗の高抵抗化の問題を除去するため、サイドウォール
に薄い絶縁膜を形成した低抵抗のコンタクト構造を有す
る優れた半導体装置の製造方法を提供することを目的と
する。
Further, when the contact misalignment ΔL 1 occurs, the insulating film for forming the side wall is required to have a film thickness exceeding ΔL 1 at least, and the contact resistance R c is remarkably increased. There was a problem. The present invention has a low-resistance contact structure in which a thin insulating film is formed on the sidewall in order to eliminate the problem of increasing the contact resistance due to the reduction of the contact area due to the formation of the sidewall made of the insulating material. An object is to provide an excellent method for manufacturing a semiconductor device.

【0007】[0007]

【課題を解決するための手段】本発明は、上記目的を達
成するために、第1の導電性層を有する半導体基板上に
コンタクトホールを開口した半導体装置の製造方法にお
いて、コンタクトホールの側壁に第1の導電性層から絶
縁される第2の導電性層を形成する工程と、前記コンタ
クトホールのサイドウォールを形成する工程と、前記サ
イドウォールの底部を等方性エッチングによりスリット
を形成する工程と、前記コンタクトホール及びスリット
に第3の導電性層を埋めて、前記第1の導電性層とのコ
ンタクトを得る工程とを施すようにしたものである。
In order to achieve the above object, the present invention provides a method for manufacturing a semiconductor device in which a contact hole is formed on a semiconductor substrate having a first conductive layer, in which a sidewall of the contact hole is provided. Forming a second conductive layer insulated from the first conductive layer, forming a sidewall of the contact hole, and forming a slit in the bottom of the sidewall by isotropic etching. And a step of burying a third conductive layer in the contact hole and the slit to obtain a contact with the first conductive layer.

【0008】また、第1の導電性層を有する半導体基板
上にコンタクトホールを開口した半導体装置の製造方法
において、コンタクトホールの側壁に第1の導電性層か
ら絶縁される第2の導電性層を形成する工程と、コンタ
クトホールに薄い絶縁膜を成長させる工程と、該絶縁膜
の異方性エッチングによりサイドウォールを形成する工
程と、該サイドウォールをマスクとして、該サイドウォ
ール底部の前記薄い絶縁膜を等方性エッチングし、スリ
ットを形成する工程と、前記コンタクトホール及びスリ
ットに第3の導電性層を埋めて、前記第1の導電性層と
のコンタクトを得る工程とを施すようにしたものであ
る。
Further, in the method of manufacturing a semiconductor device in which a contact hole is opened on a semiconductor substrate having a first conductive layer, a second conductive layer insulated from the first conductive layer on a sidewall of the contact hole. Forming a thin insulating film in the contact hole, forming a sidewall by anisotropic etching of the insulating film, and using the sidewall as a mask, the thin insulating film at the bottom of the sidewall is formed. The film isotropically etched to form a slit, and the contact hole and the slit are filled with a third conductive layer to obtain a contact with the first conductive layer. It is a thing.

【0009】[0009]

【作用】本発明によれば、上記したように、コンタクト
ホールの側壁に第1の導電性層から絶縁される第2の導
電性層を形成する工程と、前記コンタクトホールのサイ
ドウォールを形成する工程と、前記サイドウォールの底
部を等方性エッチングによりスリットを形成する工程
と、前記コンタクトホール及びスリットに第3の導電性
層を埋めて、前記第1の導電性層とのコンタクトを得る
工程とを施す。
According to the present invention, as described above, the step of forming the second conductive layer which is insulated from the first conductive layer on the side wall of the contact hole, and the side wall of the contact hole are formed. A step of forming a slit in the bottom of the sidewall by isotropic etching, and a step of filling a third conductive layer in the contact hole and the slit to obtain a contact with the first conductive layer. And apply.

【0010】また、コンタクトホールの側壁に第1の導
電性層から絶縁される第2の導電性層を形成する工程
と、コンタクトホールに薄い絶縁膜を成長させる工程
と、該絶縁膜の異方性エッチングによりサイドウォール
を形成する工程と、該サイドウォールをマスクとして、
該サイドウォール底部の前記薄い絶縁膜を等方性エッチ
ングし、スリットを形成する工程と、前記コンタクトホ
ール及びスリットに第3の導電性層を埋めて、前記第1
の導電性層とのコンタクトを得る工程とを施すようにす
る。
In addition, a step of forming a second conductive layer which is insulated from the first conductive layer on the side wall of the contact hole, a step of growing a thin insulating film in the contact hole, and anisotropy of the insulating film. Forming a sidewall by reactive etching, and using the sidewall as a mask,
Isotropically etching the thin insulating film at the bottom of the sidewall to form a slit; and filling the contact hole and the slit with a third conductive layer to form the first conductive layer.
And a step of obtaining a contact with the conductive layer.

【0011】したがって、コンタクトホール形成時に合
わせずれが発生した部分を、可能な限り薄い絶縁膜によ
り絶縁することが可能であり、コンタクト面積を増加さ
せることができ、低抵抗のコンタクトを形成することが
できる。
Therefore, it is possible to insulate the portion where misalignment occurs during the formation of the contact hole with the thinnest possible insulating film, increase the contact area, and form a contact with low resistance. it can.

【0012】[0012]

【実施例】以下、本発明の実施例について図を参照しな
がら詳細に説明する。図1は本発明の第1実施例を示す
半導体装置の断面図である。この図に示すように、半導
体基板11には第1の導電性層(高密度不純物拡散層)
13が形成されており、半導体基板11上の第1の絶縁
膜12に形成されたコンタクトホールの側壁に、第2の
導電性層14が形成され、その第2の導電性層14上に
は第2の絶縁膜15が形成される。また、コンタクトホ
ールの側壁に、薄い第3の絶縁膜16が形成され、その
上に多結晶シリコンからなる導電性のサイドウォール1
7が形成されている。更に、その導電性のサイドウォー
ル17の底部にはスリット18が形成され、コンタクト
ホール及びスリット18内部は第3の導電性層19が埋
められ、第1の導電性層13とのコンタクトが得られる
ように構成されている。
Embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a sectional view of a semiconductor device showing a first embodiment of the present invention. As shown in this figure, the semiconductor substrate 11 has a first conductive layer (high-density impurity diffusion layer).
13 is formed, the second conductive layer 14 is formed on the side wall of the contact hole formed in the first insulating film 12 on the semiconductor substrate 11, and the second conductive layer 14 is formed on the second conductive layer 14. The second insulating film 15 is formed. Further, a thin third insulating film 16 is formed on the side wall of the contact hole, and the conductive side wall 1 made of polycrystalline silicon is formed thereon.
7 are formed. Further, a slit 18 is formed at the bottom of the conductive sidewall 17, and a third conductive layer 19 is filled in the contact hole and the inside of the slit 18 to obtain a contact with the first conductive layer 13. Is configured.

【0013】この構造をとれば、コンタクト開口部20
にホトリソ工程において合わせずれΔL2 が発生し、本
来絶縁されるべき第2の導電性層14上に開口しても、
第3の絶縁膜16によりショートが防止される。更に、
スリット18内に第3の導電膜19が埋め込まれている
ため、コンタクト面積が大きくなっている。次に、第1
の実施例の半導体装置の製造方法について述べる。
With this structure, the contact opening 20 is formed.
Even if a misalignment ΔL 2 occurs in the photolithography process and an opening is formed on the second conductive layer 14 that should be insulated,
A short circuit is prevented by the third insulating film 16. Furthermore,
Since the third conductive film 19 is embedded in the slit 18, the contact area is large. Then the first
A method of manufacturing the semiconductor device of the embodiment will be described.

【0014】図2は本発明の第1実施例を示す半導体装
置の製造工程断面図である。まず、図2(a)に示すよ
うに、P型シリコン基板21上に5000Åの第1の層
間絶縁膜22、1000ÅのN型多結晶シリコン膜(第
2の導電性層)23、5000Åの第2の層間絶縁膜2
4を順次成長させ、その後、ホトリソ・エッチングによ
り、φ0.5μmのコンタクトホール25を開口する。
ここでは、ホトリソ工程により、合わせずれΔL3 が生
じている場合の例である。次に、第1の導電性層である
N型不純物拡散層(第1の導電性層)26を形成する。
FIG. 2 is a sectional view of a semiconductor device manufacturing process showing the first embodiment of the present invention. First, as shown in FIG. 2A, a 5000 Å first interlayer insulating film 22, a 1000 Å N-type polycrystalline silicon film (second conductive layer) 23, a 5000 Å first P-type silicon substrate 21 are formed. Interlayer insulating film 2
4 are successively grown, and then a contact hole 25 of φ0.5 μm is opened by photolithography etching.
Here, this is an example of the case where the misalignment ΔL 3 occurs due to the photolithography process. Next, the N-type impurity diffusion layer (first conductive layer) 26 which is the first conductive layer is formed.

【0015】次いで、N型不純物拡散層26を形成後、
図2(b)に示すように、300Å程度の絶縁膜28を
等方成長(例えば、CVD法によるNSG成長)後、N
型多結晶シリコンからなる導電性膜29をCVD法によ
り成長させる。この際、導電性膜29の膜厚は、ホトリ
ソの合わせずれΔL3 よりも厚い膜厚とする。次に、図
2(c)に示すように、異方性エッチングにより導電性
膜29をエッチバックし、サイドウォール30を形成す
る。この時、導電性膜29は、合わせずれΔL3 よりも
厚い膜厚であるため、エッチバックの量を制御すること
により、N型多結晶シリコン膜23のエッジ部分31の
絶縁膜が露出しないようにする。
Next, after forming the N-type impurity diffusion layer 26,
As shown in FIG. 2B, after the insulating film 28 of about 300Å is isotropically grown (for example, NSG growth by the CVD method), N
A conductive film 29 made of polycrystalline silicon is grown by the CVD method. At this time, the thickness of the conductive film 29 is set larger than the misalignment ΔL 3 of photolithography. Next, as shown in FIG. 2C, the conductive film 29 is etched back by anisotropic etching to form sidewalls 30. At this time, the conductive film 29 is thicker than the misalignment ΔL 3 , so that the insulating film at the edge portion 31 of the N-type polycrystalline silicon film 23 is not exposed by controlling the amount of etch back. To

【0016】次に、図2(d)に示すように、このサイ
ドウォール30をマスクにして、絶縁膜28を等方性エ
ッチングし、サイドウォール30の底部にスリット32
を形成する。次に、図2(e)に示すように、第3の導
電性層33を等方成長させ、コンタクトを形成する。
Next, as shown in FIG. 2D, the insulating film 28 is isotropically etched by using the sidewall 30 as a mask, and a slit 32 is formed at the bottom of the sidewall 30.
To form. Next, as shown in FIG. 2E, the third conductive layer 33 is isotropically grown to form a contact.

【0017】次に、第2の実施例の半導体装置の製造方
法について述べる。図5は本発明の第2実施例を示す半
導体装置の断面図である。この図に示すように、P型シ
リコン基板41上に第1の層間絶縁膜42、例えば、N
SG5000Åが形成され、また、基板と電気的に分離
された第2の導電性層43、例えばN型多結晶シリコン
膜1000Åが第1の層間絶縁膜42上に形成され、そ
の上に第2の層間絶縁膜44、例えばNSG5000Å
が成長している。そこで、コンタクトホールを形成し、
そのコンタクトホールに薄いサイドウォール、例えばC
VD法によりシリコン窒化膜45を200Å程度等方成
長させ、コンタクトホールは第3の導電性層47で埋め
て、N型不純物拡散層(第1の導電性層)46とコンタ
クトをとる。ここでは、第1の導電性層43と第2の導
電性層47とはサイドウォールであるシリコン窒化膜4
5により絶縁される。
Next, a method of manufacturing the semiconductor device of the second embodiment will be described. FIG. 5 is a sectional view of a semiconductor device showing a second embodiment of the present invention. As shown in this figure, a first interlayer insulating film 42, such as N, is formed on a P-type silicon substrate 41.
SG5000Å is formed, and a second conductive layer 43 electrically separated from the substrate, for example, an N-type polycrystalline silicon film 1000Å is formed on the first interlayer insulating film 42, and a second conductive layer 43 is formed thereon. The interlayer insulating film 44, for example, NSG5000Å
Is growing. Therefore, a contact hole is formed,
A thin sidewall such as C in the contact hole
The silicon nitride film 45 is isotropically grown to about 200Å by the VD method, the contact hole is filled with the third conductive layer 47, and the N-type impurity diffusion layer (first conductive layer) 46 is contacted. Here, the first conductive layer 43 and the second conductive layer 47 are sidewalls of the silicon nitride film 4 which is a sidewall.
Insulated by 5.

【0018】図6は本発明の第2実施例を示す半導体装
置の製造工程断面図である。まず、図6(a)に示すよ
うに、P型シリコン基板51上に第1の層間絶縁膜5
2、例えば、NSG5000Åを成長させる。また、基
板と電気的に分離された第2の導電性層53、例えばN
型多結晶シリコン膜1000Åが第1の層間絶縁膜52
上に存在し、その上に第2の層間絶縁膜54、例えばN
SG5000Åが形成されている。この状態でホトリソ
・エッチングによりコンタクトを開口する。その際コン
タクト開口部は第2の導電性層53に合わせずれΔ
4 、オーバーラップしたものである。その上に、第3
の絶縁膜として、例えばCVD法によりシリコン窒化膜
57を200Å程度等方成長させ、更に、第4の絶縁膜
として、例えばPSG58を1000Å等方成長させて
いる。この第4の絶縁膜の厚さはΔL4 よりも厚く成長
させる。また、55は高濃度不純物拡散層(第1の導電
性層)である。
FIG. 6 is a sectional view of a semiconductor device manufacturing process showing the second embodiment of the present invention. First, as shown in FIG. 6A, the first interlayer insulating film 5 is formed on the P-type silicon substrate 51.
2. Grow NSG 5000Å, for example. In addition, the second conductive layer 53 electrically separated from the substrate, for example, N
Type polycrystalline silicon film 1000Å is the first interlayer insulating film 52
A second interlayer insulating film 54, for example N.
SG5000Å is formed. In this state, contacts are opened by photolithography etching. At that time, the contact opening is misaligned with the second conductive layer 53, and Δ
L 4 is the overlap. On top of that, the third
As the insulating film, a silicon nitride film 57 is isotropically grown to about 200 Å by the CVD method, and a PSG 58 is grown to 1000 Å isotropically as the fourth insulating film. The thickness of the fourth insulating film is made thicker than ΔL 4 . Further, 55 is a high concentration impurity diffusion layer (first conductive layer).

【0019】次に、図6(b)に示すように、第4の絶
縁膜であるPSG58を異方性エッチングによりエッチ
バックする。第4の絶縁膜58が合わせずれΔL4 より
も厚いため、コンタクト側壁部で第3の絶縁膜57がコ
ンタクトホールに露出することなく、第4の絶縁膜によ
るサイドウォール59が形成される。次に、第4の絶縁
膜によるサイドウォール59をマスクとして、第3の絶
縁膜としてのシリコン窒化膜57を、図6(c)に示す
ように、等方性エッチングする。この際、エッチング量
は第2の導電性層53が電気的に分離できるだけの絶縁
膜が残るようにする。
Next, as shown in FIG. 6B, the PSG 58 which is the fourth insulating film is etched back by anisotropic etching. Since the fourth insulating film 58 is thicker than the misalignment ΔL 4 , the third insulating film 57 is not exposed in the contact hole at the contact sidewall portion, and the sidewall 59 is formed by the fourth insulating film. Next, as shown in FIG. 6C, the silicon nitride film 57 as the third insulating film is isotropically etched using the sidewalls 59 made of the fourth insulating film as a mask. At this time, the etching amount is such that an insulating film that can electrically separate the second conductive layer 53 remains.

【0020】次に、図6(d)に示すように、サイドウ
ォール59を等方性エッチングにより除去する。最後
に、図6(e)に示すように、CVD法等により第2の
導電性層60を成長させ、コンタクトが完成する。な
お、本発明は上記実施例に限定されるものではなく、本
発明の趣旨に基づき種々の変形が可能であり、それらを
本発明の範囲から排除するものではない。
Next, as shown in FIG. 6D, the sidewall 59 is removed by isotropic etching. Finally, as shown in FIG. 6E, the second conductive layer 60 is grown by the CVD method or the like to complete the contact. It should be noted that the present invention is not limited to the above-described embodiments, and various modifications can be made based on the spirit of the present invention, and they are not excluded from the scope of the present invention.

【0021】[0021]

【発明の効果】以上、詳細に説明したように、本発明に
よれば、コンタクトホール形成時に合わせずれが発生し
た部分を可能な限り薄い絶縁膜により絶縁することが可
能であり、コンタクト面積を増加させることができ、低
抵抗のコンタクトを形成することができる。
As described above in detail, according to the present invention, it is possible to insulate a portion where misalignment occurs during formation of a contact hole with an insulating film which is as thin as possible, thereby increasing the contact area. And a low resistance contact can be formed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例を示す半導体装置の断面図
である。
FIG. 1 is a sectional view of a semiconductor device showing a first embodiment of the present invention.

【図2】本発明の第1実施例を示す半導体装置の製造工
程断面図である。
FIG. 2 is a sectional view of a semiconductor device in the manufacturing process showing the first embodiment of the present invention.

【図3】従来の半導体装置の断面図である。FIG. 3 is a cross-sectional view of a conventional semiconductor device.

【図4】従来のコンタクトホールのホトリソの合わせず
れが生じた半導体装置の断面図である。
FIG. 4 is a cross-sectional view of a conventional semiconductor device in which misalignment of photolithography of contact holes has occurred.

【図5】本発明の第2実施例を示す半導体装置の断面図
である。
FIG. 5 is a sectional view of a semiconductor device showing a second embodiment of the present invention.

【図6】本発明の第2実施例を示す半導体装置の製造工
程断面図である。
FIG. 6 is a sectional view of a semiconductor device manufacturing process showing the second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

11 半導体基板 12 第1の絶縁膜 13 第1の導電性層 14,43,53,60 第2の導電性層 15 第2の絶縁膜 16 薄い第3の絶縁膜 17 導電性のサイドウォール 18,32 スリット 19,33,47 第3の導電性層 20 コンタクト開口部 21,41,51 P型シリコン基板 22,42,52 第1の層間絶縁膜 23 N型多結晶シリコン膜(第2の導電性層) 24,44,54 第2の層間絶縁膜 25 コンタクトホール 26,46 N型不純物拡散層(第1の導電性層) 28 絶縁膜 29 導電性膜 30,59 サイドウォール 31 エッジ部分 45,57 シリコン窒化膜 55 高濃度不純物拡散層(第1の導電性層) 58 第4の絶縁膜(PSG) ΔL2 〜ΔL4 合わせずれ11 semiconductor substrate 12 first insulating film 13 first conductive layer 14, 43, 53, 60 second conductive layer 15 second insulating film 16 thin third insulating film 17 conductive sidewall 18, 32 slits 19, 33, 47 third conductive layer 20 contact openings 21, 41, 51 P-type silicon substrate 22, 42, 52 first interlayer insulating film 23 N-type polycrystalline silicon film (second conductive layer) Layer) 24, 44, 54 Second interlayer insulating film 25 Contact hole 26, 46 N-type impurity diffusion layer (first conductive layer) 28 Insulating film 29 Conductive film 30, 59 Sidewall 31 Edge part 45, 57 Silicon nitride film 55 High-concentration impurity diffusion layer (first conductive layer) 58 Fourth insulating film (PSG) ΔL 2 to ΔL 4 Misalignment

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 第1の導電性層を有する半導体基板上に
コンタクトホールを開口した半導体装置の製造方法にお
いて、 (a)コンタクトホールの側壁に第1の導電性層から絶
縁される第2の導電性層を形成する工程と、 (b)前記コンタクトホールのサイドウォールを形成す
る工程と、 (c)前記サイドウォールの底部を等方性エッチングに
よりスリットを形成する工程と、 (d)前記コンタクトホール及びスリットに第3の導電
性層を埋めて、前記第1の導電性層とのコンタクトを得
る工程とを施すことを特徴とする半導体装置の製造方
法。
1. A method for manufacturing a semiconductor device having a contact hole opened on a semiconductor substrate having a first conductive layer, comprising: (a) a second side wall insulated from the first conductive layer on a side wall of the contact hole. Forming a conductive layer; (b) forming a sidewall of the contact hole; (c) forming a slit by isotropic etching on the bottom of the sidewall; (d) the contact. And a step of filling a hole and a slit with a third conductive layer to obtain a contact with the first conductive layer.
【請求項2】 第1の導電性層を有する半導体基板上に
コンタクトホールを開口した半導体装置の製造方法にお
いて、 (a)コンタクトホールの側壁に第1の導電性層から絶
縁される第2の導電性層を形成する工程と、 (b)前記コンタクトホールに薄い絶縁膜を成長させる
工程と、 (c)該絶縁膜の異方性エッチングによりサイドウォー
ルを形成する工程と、 (d)該サイドウォールをマスクとして、該サイドウォ
ール底部の前記薄い絶縁膜を等方性エッチングし、スリ
ットを形成する工程と、 (e)前記コンタクトホール及びスリットに第3の導電
性層を埋めて、前記第1の導電性層とのコンタクトを得
る工程とを施すことを特徴とする半導体装置の製造方
法。
2. A method for manufacturing a semiconductor device having a contact hole opened on a semiconductor substrate having a first conductive layer, comprising: (a) a second side wall insulated from the first conductive layer on a side wall of the contact hole. A step of forming a conductive layer, (b) a step of growing a thin insulating film in the contact hole, (c) a step of forming a sidewall by anisotropic etching of the insulating film, (d) the side Isotropically etching the thin insulating film at the bottom of the sidewall using the wall as a mask to form a slit, and (e) filling the contact hole and the slit with a third conductive layer to form the first conductive layer. And a step of obtaining a contact with the conductive layer.
JP902693A 1993-01-22 1993-01-22 Manufacture of semiconductor device Withdrawn JPH06224310A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP902693A JPH06224310A (en) 1993-01-22 1993-01-22 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP902693A JPH06224310A (en) 1993-01-22 1993-01-22 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH06224310A true JPH06224310A (en) 1994-08-12

Family

ID=11709154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP902693A Withdrawn JPH06224310A (en) 1993-01-22 1993-01-22 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH06224310A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6479853B2 (en) 1997-09-22 2002-11-12 Nec Corporation Semiconductor device and manufacturing method thereof
KR100398304B1 (en) * 1998-12-28 2003-09-19 닛본 덴끼 가부시끼가이샤 Semiconductor device and method of production thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6479853B2 (en) 1997-09-22 2002-11-12 Nec Corporation Semiconductor device and manufacturing method thereof
KR100398304B1 (en) * 1998-12-28 2003-09-19 닛본 덴끼 가부시끼가이샤 Semiconductor device and method of production thereof
US6825112B2 (en) 1998-12-28 2004-11-30 Nec Corporation Semiconductor device and method of production thereof

Similar Documents

Publication Publication Date Title
US5648280A (en) Method for fabricating a bipolar transistor with a base layer having an extremely low resistance
JP2720793B2 (en) Method for manufacturing semiconductor device
JP2001024200A (en) Semiconductor device and manufacture therefor
JPH1168102A (en) Production of semiconductor device
JP2684978B2 (en) Semiconductor device
JP3108447B2 (en) Semiconductor device and manufacturing method thereof
US5439832A (en) Method for fabricating semiconductor device
US7956399B2 (en) Semiconductor device with low buried resistance and method of manufacturing such a device
JP2513287B2 (en) Method for manufacturing stacked memory cell
JP2000349289A (en) Semiconductor device and manufacture thereof
JP3173430B2 (en) Method for manufacturing semiconductor device
JPH06224310A (en) Manufacture of semiconductor device
US5843828A (en) Method for fabricating a semiconductor device with bipolar transistor
JPH06291178A (en) Manufacture of semiconductor device
JP3190144B2 (en) Manufacturing method of semiconductor integrated circuit
JP2855981B2 (en) Method for manufacturing semiconductor device
JPS60244036A (en) Semiconductor device and manufacture thereof
JP3047871B2 (en) Semiconductor device and manufacturing method thereof
JPH03211736A (en) Manufacture of bipolar semiconductor integrated circuit device
JPH0870038A (en) Manufacture of semiconductor device
JPH0513564A (en) Manufacture of semiconductor device
JPH02134849A (en) Semiconductor device
JPH0766284A (en) Manufacture of semiconductor device
JPH0669065B2 (en) Element isolation method for semiconductor device
JPH04350928A (en) Manufacture of semiconductor integrated circuit device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000404