JPH06222974A - Semiconductor storage device - Google Patents

Semiconductor storage device

Info

Publication number
JPH06222974A
JPH06222974A JP2850693A JP2850693A JPH06222974A JP H06222974 A JPH06222974 A JP H06222974A JP 2850693 A JP2850693 A JP 2850693A JP 2850693 A JP2850693 A JP 2850693A JP H06222974 A JPH06222974 A JP H06222974A
Authority
JP
Japan
Prior art keywords
information
storage
circuit
analog
management information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2850693A
Other languages
Japanese (ja)
Inventor
Shuichi Nakagami
修一 中上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP2850693A priority Critical patent/JPH06222974A/en
Publication of JPH06222974A publication Critical patent/JPH06222974A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Read Only Memory (AREA)

Abstract

PURPOSE:To provide the semiconductor storage device which can easily handle digital information and analog information while mixing both of information even in a small scale system and can prevent the cost from being increased as well. CONSTITUTION:This device is provided with a main storage circuit (digital/ analog information) 1 for storing the digital information and the analog information while mixing both of information and a management information storage circuit 4 for storing the storage management information of the storage circuit, the digital information and the analog information can be stored while being mixed by controlling the respective storage circuits with a storage control circuit 2, and the efficient and economical storage system can be provided even in a small scale system. Further, since the analog information is stored as a previously set multilevel value, the management is more facilitated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、情報を記憶する半導体
記憶装置に関し、特に2値データ以外のデータも記憶可
能な半導体記憶装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device for storing information, and more particularly to a semiconductor memory device capable of storing data other than binary data.

【0002】[0002]

【従来の技術】従来、半導体集積回路を用いた記憶装置
では、デジタル情報とアナログ情報とを取り扱うシステ
ムに於ては、例えばデジタル情報は通常の半導体メモリ
に記憶させ、アナログ情報はアナログ情報をデジタル情
報に変換した後、上記デジタル情報と同様に記憶させ、
出力時に記憶したデジタル情報をアナログ情報に変換す
る方法や、アナログ情報を直接アナログメモリに記憶す
る方法(IDS社による米国特許第4989179号、
第4890259号明細書参照)が採用されていた。
2. Description of the Related Art Conventionally, in a storage device using a semiconductor integrated circuit, in a system that handles digital information and analog information, for example, digital information is stored in a normal semiconductor memory, and analog information is converted into analog information. After converting it to information, store it in the same way as the above digital information,
A method of converting digital information stored at the time of output into analog information or a method of directly storing the analog information in an analog memory (US Patent No. 4989179 by IDS,
No. 4890259) was adopted.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、アナロ
グ情報をデジタル情報に変換する方法ではその記憶情報
量が著しく増加することから、必要な記憶素子の数が膨
大になり、また上記したような別々のメモリを2種類用
意し、それぞれ別の制御を行うことはその制御が複雑に
なると共に種類毎に専用のメモリを必要とすることから
上記同様記憶素子の数が増え、特に小規模なシステムに
あってはコスト上その実現が困難であった。
However, in the method of converting analog information into digital information, since the amount of stored information increases remarkably, the number of required storage elements becomes enormous and the above-mentioned separate storage elements are required. If two types of memory are prepared and each is controlled separately, the control becomes complicated and a dedicated memory is required for each type. However, it was difficult to achieve it due to cost.

【0004】本発明は、上記したような従来技術の問題
点に鑑みなされたものであり、その主な目的は、小規模
システムに於ても容易にデジタル情報とアナログ情報と
を混在して扱うことができ、しかもそのコストが高騰化
することのない半導体記憶装置を提供することにある。
The present invention has been made in view of the above problems of the prior art, and its main purpose is to easily handle digital information and analog information in a mixed manner even in a small-scale system. It is an object of the present invention to provide a semiconductor memory device which can be manufactured and whose cost does not soar.

【0005】[0005]

【課題を解決するための手段】上記した目的は本発明に
よれば、デジタル情報とアナログ情報を混在して記憶す
る主記憶回路と、前記記憶回路の記憶管理情報を記憶す
る管理情報記憶回路と、前記各記憶回路を制御する制御
回路とを有することを特徴とする半導体記憶装置を提供
することにより達成される。特に、前記主記憶回路が、
アナログ情報を予め設定された多値レベルの値として記
憶し、前記管理情報記憶回路に記憶された管理情報が、
前記主記憶回路に於ける各アドレスのデジタル情報とア
ナログ情報の区別を含み、前記制御回路が、前記管理情
報記憶回路に記憶された記憶管理情報を基に前記主記憶
回路に於ける各アドレスのデジタル情報とアナログ情報
の区別、アナログ情報の値の入出力等を制御するもので
あると良い。
According to the present invention, there is provided a main memory circuit for storing digital information and analog information in a mixed manner, and a management information storage circuit for storing storage management information of the storage circuit. And a control circuit for controlling each of the storage circuits. In particular, the main memory circuit is
The analog information is stored as a preset multilevel value, and the management information stored in the management information storage circuit is
Including distinction between digital information and analog information of each address in the main memory circuit, the control circuit controls the address of each address in the main memory circuit based on the memory management information stored in the management information memory circuit. It is preferable to control discrimination between digital information and analog information, input / output of analog information values, and the like.

【0006】[0006]

【作用】このような構成により、デジタル情報とアナロ
グ情報とを共通にアドレス制御可能な1つの記憶回路に
混在して記憶することができ、更に記憶素子の数が殆ど
増加することもないことから、小規模なシステムに於て
も、効率的で、経済的な記憶装置を実現できる。例え
ば、予め設定された多値レベルに選択的に閾値を設定可
能なフラッシュROMを主記憶回路として用いて記憶装
置を構成した場合、デジタル情報は多値のうちの任意の
2値情報として記憶し、音声や映像などのアナログ情報
は、その情報の品質に応じたレベルを選択し、多値アナ
ログ情報として記憶すれば、主記憶回路に各情報を高密
度に記憶することができる。また、そのアドレス、情報
の種類等の記憶管理情報を管理情報記憶回路に記憶し、
その管理情報に基づき各アドレスの書き込み/読み出し
を制御回路により行えば、制御も複雑になることがな
い。
With such a configuration, digital information and analog information can be mixedly stored in one addressable storage circuit, and the number of storage elements hardly increases. Even in a small system, an efficient and economical storage device can be realized. For example, when a storage device is configured by using a flash ROM capable of selectively setting a threshold value at a preset multi-value level as a main storage circuit, digital information is stored as arbitrary binary information among multi-values. For analog information such as audio and video, if a level corresponding to the quality of the information is selected and stored as multivalued analog information, each information can be stored in the main memory circuit at high density. In addition, the storage management information such as the address and the type of information is stored in the management information storage circuit,
If the control circuit writes / reads each address based on the management information, the control does not become complicated.

【0007】[0007]

【実施例】以下に添付の図面を参照して本発明に基づく
好適実施例について詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will be described in detail below with reference to the accompanying drawings.

【0008】図1は、半導体記憶装置の概略構成図であ
る。主記憶回路1は、予め設定された多値レベルに選択
的に閾値を設定可能なフラッシュROMからなり、2値
のデジタル情報を記憶可能であると共に多値のアナログ
情報をも記憶することができるようになっている。主記
憶回路1は、該主記憶回路1のデジタル情報とアナログ
情報とを記憶するアドレスの区別、情報の多値レベル、
保護情報等を外部からの記憶制御信号を受けて制御する
記憶制御回路2に接続されている。また、記憶制御回路
2は主記憶回路1と図示されない入出力ポートとのイン
タフェース制御を行うための入出力制御回路3及び上記
した各管理情報を記憶する管理情報記憶回路4にも接続
され、この管理情報記憶回路4とのやりとりにより主記
憶回路1の記憶情報を管理するようになっている。尚、
上記した保護情報とは、書き込み要求に対する書き込み
禁止、読み出し要求に対する読み出し禁止等、主記憶回
路1の各アドレスの保護に関する情報である。
FIG. 1 is a schematic configuration diagram of a semiconductor memory device. The main memory circuit 1 is composed of a flash ROM capable of selectively setting a threshold value to a preset multi-valued level, capable of storing binary digital information and also capable of storing multi-valued analog information. It is like this. The main memory circuit 1 distinguishes between addresses for storing digital information and analog information in the main memory circuit 1, multi-valued levels of information,
It is connected to a storage control circuit 2 which receives a storage control signal from the outside and controls protection information and the like. The storage control circuit 2 is also connected to an input / output control circuit 3 for controlling the interface between the main storage circuit 1 and an input / output port (not shown), and a management information storage circuit 4 for storing the above-mentioned management information. Information stored in the main memory circuit 1 is managed by interacting with the management information memory circuit 4. still,
The above-mentioned protection information is information related to protection of each address of the main memory circuit 1, such as write prohibition for a write request and read prohibition for a read request.

【0009】以下に、本実施例の作動要領について説明
する。まず、記憶制御回路2は、外部からの書き込み/
読み出し要求などの記憶制御信号を受け、管理情報記憶
回路4に記憶された管理情報に基づき主記憶回路1への
書き込み/読み出し、記憶保護等の制御を行うが、主記
憶回路1への書き込みを行う場合、要求元は記憶制御信
号として書き込み要求、主記憶回路1のアドレス、記憶
情報、記憶情報の多値レベル、保護情報等を記憶制御回
路2に送る。記憶制御回路2は、これらの情報から入出
制御回路3に対して情報の入力とその多値レベルを指
示、制御し、主記憶回路1への書き込みを行う。また、
同時に管理情報記憶回路4に於ける主記憶回路1のアド
レスに応対したアドレスに対してそのアドレス、記憶情
報の多値レベル、保護情報などの管理情報等を書き込
む。
The operating procedure of this embodiment will be described below. First, the storage control circuit 2 writes / reads from the outside.
A storage control signal such as a read request is received, and writing / reading to / from the main memory circuit 1 and control such as memory protection are performed based on the management information stored in the management information storage circuit 4. When making the request, the request source sends a write request, an address of the main storage circuit 1, storage information, a multi-valued level of storage information, protection information, etc. to the storage control circuit 2 as a storage control signal. The storage control circuit 2 instructs the input / output control circuit 3 from these information to input information and its multi-valued level, controls it, and writes it to the main storage circuit 1. Also,
At the same time, the address, the multi-valued level of the stored information, the management information such as the protection information, etc. are written to the address corresponding to the address of the main memory circuit 1 in the management information storage circuit 4.

【0010】次に、主記憶回路1から読み出しを行う場
合、要求元は記憶制御信号として読み出し要求及び主記
憶回路1のアドレスを記憶制御回路2に送る。記憶制御
回路2は、これにより主記憶回路1のデータを読み出す
と共に管理情報記憶回路4に於ける主記憶回路1のアド
レスに応対したアドレスから管理情報を読み出し、読み
出し情報の多値レベル、保護情報に基づく制御を入出制
御回路3に対して行う。
Next, when reading from the main memory circuit 1, the request source sends the read request and the address of the main memory circuit 1 to the memory control circuit 2 as a memory control signal. The storage control circuit 2 thereby reads the data of the main storage circuit 1 and the management information from the address corresponding to the address of the main storage circuit 1 in the management information storage circuit 4, and reads the multivalued level of the read information and the protection information. Based on the I / O control circuit 3.

【0011】ここで、読み出される情報がデジタル情報
であれば、多値レベルを入出制御回路で2値のデジタル
情報に変換することで、外部インタフェースとの高い信
頼性を確保することができる。また、読み出される情報
が多値のアナログ情報であればそのまま外部へアナログ
値として出力することで、少ないピン数で外部とインタ
フェースすることができる。尚、本実施例ではアナログ
値の入出力レベルの制御も記憶制御回路2から行うよう
になっている。
Here, if the information to be read is digital information, the multi-valued level is converted into binary digital information by the input / output control circuit, whereby high reliability with the external interface can be secured. Further, if the information to be read is multi-valued analog information, it can be interfaced with the outside with a small number of pins by directly outputting it as an analog value to the outside. In this embodiment, the storage control circuit 2 also controls the input / output level of the analog value.

【0012】上記したような構成により、デジタル情報
とアナログ情報とを同じメモリ空間に混在して、かつ任
意の割合で記憶することができることから、効率的、経
済的な記憶システムを実現できる。
With the above-mentioned structure, since digital information and analog information can be mixed in the same memory space and stored at an arbitrary ratio, an efficient and economical storage system can be realized.

【0013】尚、本発明は上記実施例に限定されるもの
ではなく、本発明の技術的範囲を逸脱することなしに種
々の変形が可能である。例えば、上記実施例では管理情
報としてデジタル情報とアナログ情報とを記憶するアド
レスの区別、情報の多値レベル、保護情報等を挙げた
が、このうちの不要なものを削除したり他の情報を追加
しても良い。また、本実施例では記憶情報と管理情報と
を別々の記憶回路に記憶したが、アドレス管理すること
により同じ記憶回路上に記憶しても良い。
The present invention is not limited to the above embodiment, and various modifications can be made without departing from the technical scope of the present invention. For example, in the above-described embodiment, the management information includes the distinction between the addresses for storing digital information and analog information, the multi-valued level of information, the protection information, and the like. You may add it. Further, although the storage information and the management information are stored in different storage circuits in this embodiment, they may be stored in the same storage circuit by address management.

【0014】[0014]

【発明の効果】上記した説明により明らかなように、本
発明に基づく半導体記憶装置によれば、デジタル情報と
アナログ情報を混在して記憶する主記憶回路と、記憶回
路の記憶管理情報を記憶する管理情報記憶回路とを有
し、各記憶回路を制御回路をもって制御することによ
り、デジタル情報とアナログ情報とを混在して記憶させ
ることができ、小規模なシステムに於ても、効率的、か
つ経済的な記憶システムを実現できる。また、アナログ
情報を予め設定された多値レベルの値として記憶するこ
とにより、その管理が一層容易になる。
As is apparent from the above description, according to the semiconductor memory device of the present invention, the main memory circuit for storing digital information and analog information in a mixed manner and the memory management information for the memory circuit are stored. By having a management information storage circuit and controlling each storage circuit by the control circuit, digital information and analog information can be stored in a mixed manner, and even in a small-scale system, An economical storage system can be realized. Further, by storing the analog information as a preset multi-value level value, its management becomes easier.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明が適用された半導体記憶装置の構成を示
すブロック図である。
FIG. 1 is a block diagram showing a configuration of a semiconductor memory device to which the present invention is applied.

【符号の説明】[Explanation of symbols]

1 主記憶回路 2 記憶制御回路 3 入出力制御回路 4 管理情報記憶回路 1 main memory circuit 2 memory control circuit 3 input / output control circuit 4 management information memory circuit

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 デジタル情報とアナログ情報を混在し
て記憶する主記憶回路と、 前記記憶回路の記憶管理情報を記憶する管理情報記憶回
路と、 前記各記憶回路を制御する制御回路とを有することを特
徴とする半導体記憶装置。
1. A main memory circuit for storing digital information and analog information in a mixed manner, a management information memory circuit for storing memory management information of the memory circuit, and a control circuit for controlling each memory circuit. A semiconductor memory device characterized by:
【請求項2】 前記主記憶回路が、アナログ情報を予
め設定された多値レベルの値として記憶することを特徴
とする請求項1に記載の半導体記憶装置。
2. The semiconductor memory device according to claim 1, wherein the main memory circuit stores analog information as a preset multilevel value.
【請求項3】 前記管理情報記憶回路に記憶された管
理情報が、前記主記憶回路に於ける各アドレスのデジタ
ル情報とアナログ情報の区別を含み、 前記制御回路が、前記管理情報記憶回路に記憶された記
憶管理情報を基に前記主記憶回路に於ける各アドレスの
デジタル情報とアナログ情報の区別、アナログ情報の値
の入出力等を制御することを特徴とする請求項1若しく
は請求項2に記載の半導体記憶装置。
3. The management information stored in the management information storage circuit includes a distinction between digital information and analog information of each address in the main storage circuit, and the control circuit stores in the management information storage circuit. 3. The method according to claim 1, wherein the main memory circuit controls the digital information at each address and the analog information, and the input / output of the value of the analog information based on the stored storage management information. The semiconductor memory device described.
JP2850693A 1993-01-26 1993-01-26 Semiconductor storage device Withdrawn JPH06222974A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2850693A JPH06222974A (en) 1993-01-26 1993-01-26 Semiconductor storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2850693A JPH06222974A (en) 1993-01-26 1993-01-26 Semiconductor storage device

Publications (1)

Publication Number Publication Date
JPH06222974A true JPH06222974A (en) 1994-08-12

Family

ID=12250568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2850693A Withdrawn JPH06222974A (en) 1993-01-26 1993-01-26 Semiconductor storage device

Country Status (1)

Country Link
JP (1) JPH06222974A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009064468A (en) * 2008-12-12 2009-03-26 Renesas Technology Corp Nonvolatile semiconductor storage device and data storage system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009064468A (en) * 2008-12-12 2009-03-26 Renesas Technology Corp Nonvolatile semiconductor storage device and data storage system

Similar Documents

Publication Publication Date Title
JP3894380B2 (en) Memory circuit, method for reading information from memory circuit, and method for writing information to memory circuit
JP2003123486A (en) Method for storing and reading data in multi-level nonvolatile memory, and architecture therefor
KR100238741B1 (en) High read speed multivalued read only memory device
US6947322B2 (en) Semiconductor memory device
JPH04141794A (en) Ic card
US20020099920A1 (en) Semiconductor memory device, a sector-address conversion circuit, an address-conversion method, and operation method of the semiconductor memory device
US5450366A (en) IC memory card
JPH06222974A (en) Semiconductor storage device
US6587373B2 (en) Multilevel cell memory architecture
JPH08306192A (en) Non-volatile memory writing device
EP0140235B1 (en) Semiconductor memory device
JPH043394A (en) Semiconductor non-volatile storage device
JPH06252981A (en) Parallel data transfer circuit
JPS6131558B2 (en)
KR100280391B1 (en) ROM structure with few cells
US6392947B1 (en) Semiconductor memory device
JPS59113600A (en) Highly reliable storage circuit device
JPS6254896A (en) Read only memory for multivalued level
JPH0686376A (en) Digital tone generating circuit
JP2579948B2 (en) Tone generation circuit
JPS5927038B2 (en) PROM element
JPH10247393A (en) Input structure for analog or digital associative memory
JPS5841595B2 (en) semiconductor memory circuit
JPH01173146A (en) Memory device
JPH01199399A (en) Semiconductor memory

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000404