JPH0621757A - 同調可能なポール周波数を有するフィルタ - Google Patents
同調可能なポール周波数を有するフィルタInfo
- Publication number
- JPH0621757A JPH0621757A JP3123124A JP12312491A JPH0621757A JP H0621757 A JPH0621757 A JP H0621757A JP 3123124 A JP3123124 A JP 3123124A JP 12312491 A JP12312491 A JP 12312491A JP H0621757 A JPH0621757 A JP H0621757A
- Authority
- JP
- Japan
- Prior art keywords
- output
- node
- transconductance element
- transconductance
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0433—Two integrator loop filters
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 フィルタ回路の動作特性を改善する。
【構成】 ４次相互コンダクタンス−Ｃフィルタは、相
互コンダクタンス素子の非理想的動作を補償するため、
およびフィードフォワード路における可変利得増幅器の
動作要求を単純化するため、入力信号のフィードフォワ
ード路に微分器を有している。プログラム可能な大きさ
で逆符号の２つのゼロを実数軸に生じるため、可変利得
増幅器とフィードフォワード技術を使用している。これ
により、入力データ信号に対して、可変パルス・スリミ
ングを行うことができる。フィードフォワード路に微分
器を加えることにより、フィルタの群遅延における相互
コンダクタンス素子の出力アドミッタンスの影響をなく
すことができる。微分器は１次ハイパス・フィルタとし
て動作する。微分器の周波数は、入力信号が可変利得増
幅器に供給される前に減衰されるように制御される。こ
れは、群遅延の要求に影響することなく可変利得増幅器
のダイナミック・レンジ要求を減少する。
互コンダクタンス素子の非理想的動作を補償するため、
およびフィードフォワード路における可変利得増幅器の
動作要求を単純化するため、入力信号のフィードフォワ
ード路に微分器を有している。プログラム可能な大きさ
で逆符号の２つのゼロを実数軸に生じるため、可変利得
増幅器とフィードフォワード技術を使用している。これ
により、入力データ信号に対して、可変パルス・スリミ
ングを行うことができる。フィードフォワード路に微分
器を加えることにより、フィルタの群遅延における相互
コンダクタンス素子の出力アドミッタンスの影響をなく
すことができる。微分器は１次ハイパス・フィルタとし
て動作する。微分器の周波数は、入力信号が可変利得増
幅器に供給される前に減衰されるように制御される。こ
れは、群遅延の要求に影響することなく可変利得増幅器
のダイナミック・レンジ要求を減少する。
Description
【０００１】
【産業上の利用分野】本発明は、同調可能なポール周波
数を有するフィルタの分野に関する。
数を有するフィルタの分野に関する。
【０００２】
【従来の技術】多くの信号処理応用分野では、遅延変動
が最少となる高速信号で動作することができるフィルタ
を必要としている。たとえば、一定密度のレコーディン
グ・ディスク・ドライブのようなディスク・ドライブの
用途では、最高２４メガビット／秒のデータ速度を処理
できるベッセル形のローパス・フィルタを必要としてい
る。このような用途では、通常、最高１３メガヘルツの
連続同調可能ポール周波数（ＦO）を使用している。こ
れら用途は、ＤＣおよびＦOの間に１ナノ秒未満の群遅
延偏位を要する場合がよくある。また、このような用途
では、プログラム可能な高周波ブースト（一般にパルス
・スリミングとして知られている）を必要とすることも
しばしばある。
が最少となる高速信号で動作することができるフィルタ
を必要としている。たとえば、一定密度のレコーディン
グ・ディスク・ドライブのようなディスク・ドライブの
用途では、最高２４メガビット／秒のデータ速度を処理
できるベッセル形のローパス・フィルタを必要としてい
る。このような用途では、通常、最高１３メガヘルツの
連続同調可能ポール周波数（ＦO）を使用している。こ
れら用途は、ＤＣおよびＦOの間に１ナノ秒未満の群遅
延偏位を要する場合がよくある。また、このような用途
では、プログラム可能な高周波ブースト（一般にパルス
・スリミングとして知られている）を必要とすることも
しばしばある。
【０００３】従来技術において、２次ビルディング・ブ
ロックをカスケードすることによって（バイクオド）、
高次フィルタを実現していた。したがって、パルス・ス
リミングは、その整合されたローパス部分から可変利得
ハイパス・バイクオドの出力を減算することにより理論
的に実現可能である。これを達成するには、フィルタは
Ｓ平面において全く同じポールを有していなければなら
ない。図１は従来技術のフィルタの１つを示している。
入力電圧Ｖi１０は、ローパス・フィルタ１１と可変利
得増幅器１５に供給される。ローパス・フィルタ１１の
出力１２は電圧ＶLPで、加算ノード１３に供給される。
可変利得増幅器１５の出力１６はハイパス・フィルタ１
７に供給される。ハイパス・フィルタ１７の出力１８Ｖ
HPは、加算ノード１３の反転ノードに供給されるので、
ハイパス・フィルタの出力は、ローパス・フィルタの出
力から減算される。ノード１３の出力１４は出力電圧Ｖ
Oである。
ロックをカスケードすることによって（バイクオド）、
高次フィルタを実現していた。したがって、パルス・ス
リミングは、その整合されたローパス部分から可変利得
ハイパス・バイクオドの出力を減算することにより理論
的に実現可能である。これを達成するには、フィルタは
Ｓ平面において全く同じポールを有していなければなら
ない。図１は従来技術のフィルタの１つを示している。
入力電圧Ｖi１０は、ローパス・フィルタ１１と可変利
得増幅器１５に供給される。ローパス・フィルタ１１の
出力１２は電圧ＶLPで、加算ノード１３に供給される。
可変利得増幅器１５の出力１６はハイパス・フィルタ１
７に供給される。ハイパス・フィルタ１７の出力１８Ｖ
HPは、加算ノード１３の反転ノードに供給されるので、
ハイパス・フィルタの出力は、ローパス・フィルタの出
力から減算される。ノード１３の出力１４は出力電圧Ｖ
Oである。
【０００４】２次フィルタに関する標準方程式を用いる
ことにより、図１の回路に関する位相および群遅延は次
のように計算することができる。
ことにより、図１の回路に関する位相および群遅延は次
のように計算することができる。
【０００５】
【数１】 ここでｓ＝ｊωとすると、位相および群遅延はそれぞれ
次のようになる。
次のようになる。
【０００６】
【数２】 数式１から次の式が導かれる。
【０００７】
【数３】
【０００８】モノリシック高周波バイクオドは、代表的
には、相互コンダクタンスとキャパシタとに基いてい
る。理想的な相互コンダクタンスは、入力電圧（または
電圧差）を出力電流に変換する回路素子である。図２
は、理想的相互コンダクタンス素子を示している。正電
圧Ｖ+と負電圧Ｖ-は、相互コンダクタンス素子１９の正
および負入力に供給される。相互コンダクタンス素子１
９は、出力電流２０ＩOを供給する。図２の回路は、式
ＩO＝ＧＭ（Ｖ+−Ｖ-）により示される。
には、相互コンダクタンスとキャパシタとに基いてい
る。理想的な相互コンダクタンスは、入力電圧（または
電圧差）を出力電流に変換する回路素子である。図２
は、理想的相互コンダクタンス素子を示している。正電
圧Ｖ+と負電圧Ｖ-は、相互コンダクタンス素子１９の正
および負入力に供給される。相互コンダクタンス素子１
９は、出力電流２０ＩOを供給する。図２の回路は、式
ＩO＝ＧＭ（Ｖ+−Ｖ-）により示される。
【０００９】理想的相互コンダクタンスは、無限の入力
および出力インピーダンス（ゼロ・アドミッタンス）を
有しているように見える。図３および図４は、代表的な
状態可変相互コンダクタンス−Ｃバイクオドを示してい
る。図３において、第１相互コンダクタンス素子２１
は、その正入力に入力電圧１０を受ける。ノード２２に
おける相互コンダクタンス素子２１の出力は、キャパシ
タＣ１を介してアースに接続している。ノード２２は、
バッファ２３にも接続している。バッファ２３はレベル
・シフタである。バッファ２３の出力２４は第２相互コ
ンダクタンス素子２５の正入力に供給される。ノード２
６における相互コンダクタンス素子２５の出力は、キャ
パシタＣ２を介してアースに、およびバッファ２７の入
力に接続している。ノード２８におけるバッファ２７の
出力は電圧ＶLPである。この電圧ＶLPは、相互コンダク
タンス素子２５の負入力端子と相互コンダクタンス素子
２１の負入力端子とにフィードバック・ループで接続し
ている。図３の回路を分析すると、次のような結果にな
る。
および出力インピーダンス（ゼロ・アドミッタンス）を
有しているように見える。図３および図４は、代表的な
状態可変相互コンダクタンス−Ｃバイクオドを示してい
る。図３において、第１相互コンダクタンス素子２１
は、その正入力に入力電圧１０を受ける。ノード２２に
おける相互コンダクタンス素子２１の出力は、キャパシ
タＣ１を介してアースに接続している。ノード２２は、
バッファ２３にも接続している。バッファ２３はレベル
・シフタである。バッファ２３の出力２４は第２相互コ
ンダクタンス素子２５の正入力に供給される。ノード２
６における相互コンダクタンス素子２５の出力は、キャ
パシタＣ２を介してアースに、およびバッファ２７の入
力に接続している。ノード２８におけるバッファ２７の
出力は電圧ＶLPである。この電圧ＶLPは、相互コンダク
タンス素子２５の負入力端子と相互コンダクタンス素子
２１の負入力端子とにフィードバック・ループで接続し
ている。図３の回路を分析すると、次のような結果にな
る。
【００１０】
【数４】
【００１１】図３の回路は、集積回路において実施可能
である。しかし、別個のローパスおよびハイパス機能を
合わせ持つには整合の問題が生じる。整合の問題は、図
４の回路に示すようにローパスおよびハイパス機能を組
合わせることによ解決することができる。これは、アー
スからキャパシタＣ２を除去しかつ内部回路のノードを
介して入力信号をフィードフォワードすることにより達
成される。入力電圧１０Ｖiは、相互コンダクタンス素
子２１の正入力と可変利得増幅器２９とに供給される。
可変利得増幅器２９の出力３０は、キャパシタＣ２の一
方の端子に接続している。キャパシタＣ２の他方の端子
は、ノード２６（相互コンダクタンス素子２５の出力）
に接続している。図４の回路は、次のように示すことが
できる。
である。しかし、別個のローパスおよびハイパス機能を
合わせ持つには整合の問題が生じる。整合の問題は、図
４の回路に示すようにローパスおよびハイパス機能を組
合わせることによ解決することができる。これは、アー
スからキャパシタＣ２を除去しかつ内部回路のノードを
介して入力信号をフィードフォワードすることにより達
成される。入力電圧１０Ｖiは、相互コンダクタンス素
子２１の正入力と可変利得増幅器２９とに供給される。
可変利得増幅器２９の出力３０は、キャパシタＣ２の一
方の端子に接続している。キャパシタＣ２の他方の端子
は、ノード２６（相互コンダクタンス素子２５の出力）
に接続している。図４の回路は、次のように示すことが
できる。
【００１２】
【数５】
【００１３】図３および図４の回路は、理想的相互コン
ダクタンスを処理する場合の正確なモデルである。しか
し、理想的相互コンダクタンス素子は、理想的ではな
く、非ゼロ入力および出力アドミッタンスを有してい
て、図５に示すような各負荷キャパシタと並列に寄生コ
ンダクタンスおよび寄生キャパシタンスを生じる。図５
の回路は、図４の回路とほとんど等しいが、ノード２２
に寄生コンダクタンス３１と寄生キャパシタンスＣP1が
並列に接続している。さらに、ノード２６において第２
相互コンダクタンス２５は、並列に接続した関連寄生コ
ンダクタンス３２と寄生キャパシタンスＣP2を有してい
る。相互コンダクタンス素子２１は、ｇO1およびＣO1に
より表された関連出力アドミッタンスを有し、第２相互
コンダクタンス素子２５は、関連出力アドミッタンスｇ
O1およびＣO2を有している。バッファ２３，２７は、ｇ
IBおよびＣIBにより表された入力アドミッタンスを有し
ている。ノード２２および２６における寄生コンダクタ
ンスと寄生キャパシタンスは次のように示される。
ダクタンスを処理する場合の正確なモデルである。しか
し、理想的相互コンダクタンス素子は、理想的ではな
く、非ゼロ入力および出力アドミッタンスを有してい
て、図５に示すような各負荷キャパシタと並列に寄生コ
ンダクタンスおよび寄生キャパシタンスを生じる。図５
の回路は、図４の回路とほとんど等しいが、ノード２２
に寄生コンダクタンス３１と寄生キャパシタンスＣP1が
並列に接続している。さらに、ノード２６において第２
相互コンダクタンス２５は、並列に接続した関連寄生コ
ンダクタンス３２と寄生キャパシタンスＣP2を有してい
る。相互コンダクタンス素子２１は、ｇO1およびＣO1に
より表された関連出力アドミッタンスを有し、第２相互
コンダクタンス素子２５は、関連出力アドミッタンスｇ
O1およびＣO2を有している。バッファ２３，２７は、ｇ
IBおよびＣIBにより表された入力アドミッタンスを有し
ている。ノード２２および２６における寄生コンダクタ
ンスと寄生キャパシタンスは次のように示される。
【００１４】
【数６】
【００１５】また、段がバッファなしで直接的に接続さ
れた場合には次のように示される。
れた場合には次のように示される。
【００１６】
【数７】
【００１７】ほとんど全ての実験的状況において、ｇO
およびＣOが支配的である。これら寄生コンダクタンス
およびキャパシタンスが含まれている場合、図５に関す
る伝達関数は次のようになる。
およびＣOが支配的である。これら寄生コンダクタンス
およびキャパシタンスが含まれている場合、図５に関す
る伝達関数は次のようになる。
【００１８】
【数８】
【００１９】分子のｓ項のため、バイクオドの群遅延
は、もはやＫに無関係である。前の式を標準形に書き直
すと次のようになる。
は、もはやＫに無関係である。前の式を標準形に書き直
すと次のようになる。
【００２０】
【数９】
【００２１】セクションの群遅延は、次のように説明す
ることができる。
ることができる。
【００２２】
【数１０】
【００２３】実際の設計における数値の例は、誤差が許
容できないほどに高い場合があることを示している。 Ｋ＝５ ＥGDL（o,K）＝１．８ｎｓ ｇP1＝４ １０-5Ｓ ＥGDL（ωZ，K）＝−０．２ｎｓ Ｃ2＝５ｐＦ ΔＧＤＬ＝ＥGDL（o,K）−ＥGDL
（ωZ，K）≒ ２ｎｓ ｇm1＝１．４ｍＳ ｇm2＝０．４ｍＳ フィルタの供給は、可変利得増幅器のダイナミック・レ
ンジ要求が大きいためさらに制限されている。代表的に
は、入力信号は１ＶPPのオーダで、目標利得係数はＫ＝
５またはそれ以上が望ましい。この要求は、５Ｖ専用の
設計において満たすことは困難である。さらに、利得増
幅器はフィルタの群遅延に影響を与えかつ性能を低下す
ることがある超過位相を避けるよう単純化されていなけ
ればならない。
容できないほどに高い場合があることを示している。 Ｋ＝５ ＥGDL（o,K）＝１．８ｎｓ ｇP1＝４ １０-5Ｓ ＥGDL（ωZ，K）＝−０．２ｎｓ Ｃ2＝５ｐＦ ΔＧＤＬ＝ＥGDL（o,K）−ＥGDL
（ωZ，K）≒ ２ｎｓ ｇm1＝１．４ｍＳ ｇm2＝０．４ｍＳ フィルタの供給は、可変利得増幅器のダイナミック・レ
ンジ要求が大きいためさらに制限されている。代表的に
は、入力信号は１ＶPPのオーダで、目標利得係数はＫ＝
５またはそれ以上が望ましい。この要求は、５Ｖ専用の
設計において満たすことは困難である。さらに、利得増
幅器はフィルタの群遅延に影響を与えかつ性能を低下す
ることがある超過位相を避けるよう単純化されていなけ
ればならない。
【００２４】
【発明が解決しようとする課題】したがって、本発明の
目的は、相互コンダクタンス素子の非理想性を補償する
フィルタおよびパルス・スリマを供給することである。
本発明の別の目的は、可変パルス・スリミングにより群
遅延変動が最小となりかつ適切なダイナミック・レンジ
を有するフィルタを供給することである。
目的は、相互コンダクタンス素子の非理想性を補償する
フィルタおよびパルス・スリマを供給することである。
本発明の別の目的は、可変パルス・スリミングにより群
遅延変動が最小となりかつ適切なダイナミック・レンジ
を有するフィルタを供給することである。
【００２５】
【課題を解決するための手段】本発明は、動作特性を改
善したフィルタ回路を提供する。４次相互コンダクタン
スＣ−フィルタは、相互コンダクタンス素子の非理想的
動作を補償しかつフィードフォワード路における可変利
得増幅器の動作要求を単純化するため、入力信号のフィ
ードフォワード路に微分器を設けている。２つのプログ
ラム可能な大きさの逆符号ゼロを実数軸に生じるため、
可変利得増幅器とフィードフォワード技術とを使用して
いる。これにより、入力データ信号に対する可変パルス
・スリミングを得ることができる。フィードフォワード
路に微分器を付加することにより、フィルタの群遅延に
対する相互コンダクタンス素子の出力アドミッタンスの
影響をなくすことができる。また、微分器は１次ハイパ
ス・フィルタとして動作する。微分器の周波数は、入力
信号が可変利得増幅器に送られる前に減衰されるように
制御される。これにより、群遅延要求に影響することな
く可変利得増幅器のダイナミック・レンジ要求を減少す
ることができる。
善したフィルタ回路を提供する。４次相互コンダクタン
スＣ−フィルタは、相互コンダクタンス素子の非理想的
動作を補償しかつフィードフォワード路における可変利
得増幅器の動作要求を単純化するため、入力信号のフィ
ードフォワード路に微分器を設けている。２つのプログ
ラム可能な大きさの逆符号ゼロを実数軸に生じるため、
可変利得増幅器とフィードフォワード技術とを使用して
いる。これにより、入力データ信号に対する可変パルス
・スリミングを得ることができる。フィードフォワード
路に微分器を付加することにより、フィルタの群遅延に
対する相互コンダクタンス素子の出力アドミッタンスの
影響をなくすことができる。また、微分器は１次ハイパ
ス・フィルタとして動作する。微分器の周波数は、入力
信号が可変利得増幅器に送られる前に減衰されるように
制御される。これにより、群遅延要求に影響することな
く可変利得増幅器のダイナミック・レンジ要求を減少す
ることができる。
【００２６】
【実施例】本発明は、寄生に対して不感応なプログラム
可能４次パルス・スリミングを供給する改善されたフィ
ルタに関する。以下の説明において、多くの特定の記載
は本発明の理解を助けるためのもので、本発明はこれら
特定の記載に限定されるものではないことは当業者には
明白であろう。また、周知の特徴についての詳細な説明
は、本発明を不明瞭にしないよう省略している。
可能４次パルス・スリミングを供給する改善されたフィ
ルタに関する。以下の説明において、多くの特定の記載
は本発明の理解を助けるためのもので、本発明はこれら
特定の記載に限定されるものではないことは当業者には
明白であろう。また、周知の特徴についての詳細な説明
は、本発明を不明瞭にしないよう省略している。
【００２７】出力コンダクタンスの消去 式５において、入力電圧のフィードフォワード路に次の
伝達関数を供給すれば群遅延の問題は解決することがで
きる。
伝達関数を供給すれば群遅延の問題は解決することがで
きる。
【００２８】
【数１１】
【００２９】式７の伝達関数は、ロシィ（Iossy） 微分
器の伝達関数である。ロシィ微分器は無限大に近づくｓ
に関する有限利得を有する微分器である。図６は、この
ような微分器を示している。入力電圧１０Ｖiは、キャ
パシタンスＣ1 の一方の端子に供給される。キャパシタ
ンスＣ1 の他方の端子はノード３３に接続している。ノ
ード３３は、寄生コンダクタンスｇP1３７と寄生キャパ
シタンスＣP1を介してアースに接続している。ノード３
３は、さらに可変利得増幅器２９の入力にも接続してい
る。可変利得増幅器２９は出力３０ＶOを供給する。
器の伝達関数である。ロシィ微分器は無限大に近づくｓ
に関する有限利得を有する微分器である。図６は、この
ような微分器を示している。入力電圧１０Ｖiは、キャ
パシタンスＣ1 の一方の端子に供給される。キャパシタ
ンスＣ1 の他方の端子はノード３３に接続している。ノ
ード３３は、寄生コンダクタンスｇP1３７と寄生キャパ
シタンスＣP1を介してアースに接続している。ノード３
３は、さらに可変利得増幅器２９の入力にも接続してい
る。可変利得増幅器２９は出力３０ＶOを供給する。
【００３０】図７は、図６の微分器の実際の回路図を示
している。入力電圧１０ＶiはキャパシタＣ1 の一方の
端子に接続している。キャパシタＣ1の他方の端子はノ
ード３３に接続している。ノード３３は、相互コンダク
タンス素子３６の出力に接続している。相互コンダクタ
ンス素子３６の正および負入力は、アースに接続してい
る。ノード３３は、バッファ３４を介して可変利得増幅
器２９に接続している。増幅器２９は出力３０ＶOを供
給する。
している。入力電圧１０ＶiはキャパシタＣ1 の一方の
端子に接続している。キャパシタＣ1の他方の端子はノ
ード３３に接続している。ノード３３は、相互コンダク
タンス素子３６の出力に接続している。相互コンダクタ
ンス素子３６の正および負入力は、アースに接続してい
る。ノード３３は、バッファ３４を介して可変利得増幅
器２９に接続している。増幅器２９は出力３０ＶOを供
給する。
【００３１】図８は、本発明の実施例のフィルタ回路を
示している。入力電圧１０Ｖiは、相互コンダクタンス
素子２１の正入力に供給される。ノード２２における相
互コンダクタンス素子２１の出力は、キャパシタＣ1 を
介してアースに接続している。ノード２２は、バッファ
２３にも接続している。バッファ２３の出力２４は、相
互コンダクタンス素子２５の正入力に接続している。ノ
ード２６における相互コンダクタンス素子２５の出力
は、バッファ２７に接続している。ノード２８における
バッファ２７の出力は電圧ＶLPである。ＶLPは、フィー
ドバック・ループにより相互コンダクタンス素子２１，
２５の負入力にそれぞれ接続している。
示している。入力電圧１０Ｖiは、相互コンダクタンス
素子２１の正入力に供給される。ノード２２における相
互コンダクタンス素子２１の出力は、キャパシタＣ1 を
介してアースに接続している。ノード２２は、バッファ
２３にも接続している。バッファ２３の出力２４は、相
互コンダクタンス素子２５の正入力に接続している。ノ
ード２６における相互コンダクタンス素子２５の出力
は、バッファ２７に接続している。ノード２８における
バッファ２７の出力は電圧ＶLPである。ＶLPは、フィー
ドバック・ループにより相互コンダクタンス素子２１，
２５の負入力にそれぞれ接続している。
【００３２】入力電圧１０Ｖiは、フィードフォワード
・ループによりキャパシタＣ1´ にも接続している。ノ
ード３３におけるキャパシタＣ1´ は、相互コンダクタ
ンス素子３６の出力に接続している。相互コンダクタン
ス素子３６の正および負入力は、アースに接続してい
る。本発明の実施例において、キャパシタＣ1´ のキャ
パシタンスは、キャパシタＣ1 のキャパシタンスに整合
している。さらに、相互コンダクタンス素子３６の相互
コンダクタンスは、入力相互コンダクタンス素子２１の
相互コンダクタンスに整合している。ノード３３は、可
変利得増幅器２９の入力にも接続している。可変利得増
幅器２９の出力３０は、キャパシタＣ2 を介してノード
２６に接続している。図８の回路の伝達関数は次のよう
に示される。
・ループによりキャパシタＣ1´ にも接続している。ノ
ード３３におけるキャパシタＣ1´ は、相互コンダクタ
ンス素子３６の出力に接続している。相互コンダクタン
ス素子３６の正および負入力は、アースに接続してい
る。本発明の実施例において、キャパシタＣ1´ のキャ
パシタンスは、キャパシタＣ1 のキャパシタンスに整合
している。さらに、相互コンダクタンス素子３６の相互
コンダクタンスは、入力相互コンダクタンス素子２１の
相互コンダクタンスに整合している。ノード３３は、可
変利得増幅器２９の入力にも接続している。可変利得増
幅器２９の出力３０は、キャパシタＣ2 を介してノード
２６に接続している。図８の回路の伝達関数は次のよう
に示される。
【００３３】
【数１２】
【００３４】寄生コンダクタンスおよびキャパシタンス
は、キャパシタＣ1，Ｃ1´および相互コンダクタンス素
子２１，３６のコンダクタンスを整合することにより、
なくすことができる。同じチップにおけるこれら同様の
構成素子間で現実的に整合していない場合にも、従来技
術よりもかなり改善することができる。フィードフォワ
ード微分器は、１次ハイパス・フィルタとして動作す
る。フィルタの−３ｄＢ周波数は次のようになる。
は、キャパシタＣ1，Ｃ1´および相互コンダクタンス素
子２１，３６のコンダクタンスを整合することにより、
なくすことができる。同じチップにおけるこれら同様の
構成素子間で現実的に整合していない場合にも、従来技
術よりもかなり改善することができる。フィードフォワ
ード微分器は、１次ハイパス・フィルタとして動作す
る。フィルタの−３ｄＢ周波数は次のようになる。
【００３５】
【数１３】
【００３６】フィードフォワード微分器の周波数値は、
フィルタ回路における代表的な信号周波数より低い。そ
の結果、入力信号は、それが可変利得増幅器２９に供給
される時、ほとんどフル・スケールである。したがっ
て、従来技術の場合と同様のダイナミック・レンジの問
題が、微分器に関して生じてくる。しかし、この問題は
フィードフォワード微分器の−３ｄＢ周波数を高くする
ことにより解決することができる。図９は、増幅器２９
の出力が両方のキャパシタＣ1，Ｃ2 に接続している図
５のフィルタを示している。図９の回路の出力は次のよ
うに示される。
フィルタ回路における代表的な信号周波数より低い。そ
の結果、入力信号は、それが可変利得増幅器２９に供給
される時、ほとんどフル・スケールである。したがっ
て、従来技術の場合と同様のダイナミック・レンジの問
題が、微分器に関して生じてくる。しかし、この問題は
フィードフォワード微分器の−３ｄＢ周波数を高くする
ことにより解決することができる。図９は、増幅器２９
の出力が両方のキャパシタＣ1，Ｃ2 に接続している図
５のフィルタを示している。図９の回路の出力は次のよ
うに示される。
【００３７】
【数１４】
【００３８】Ｃ1＝Ｃ2＝Ｃ，ｇP1＝ｇP2＝ｇP および
ＣP1＝ＣP2＝ＣP であるとすると、式９は次のように単
純化することができる。
ＣP1＝ＣP2＝ＣP であるとすると、式９は次のように単
純化することができる。
【００３９】
【数１５】
【００４０】Ｋを次のブロックに置き換えることによ
り、群遅延のＫ依存性をなくすことができる。
り、群遅延のＫ依存性をなくすことができる。
【００４１】
【数１６】
【００４２】式１１の伝達関数は図１０の回路により得
ることができる。入力電圧１０Ｖiは、キャパシタＣの
一方の端子に接続している。キャパシタＣの他方の端子
はノード３７に接続している。寄生コンダクタンス３８
と寄生キャパシタンスＣP は並列にノード３７とアース
とに接続している。相互コンダクタンス素子２５の相互
コンダクタンスに等しいコンダクタンス３２は、ノード
３７およびアースに接続している。ノード３７は、可変
利得増幅器２９の入力に接続している。増幅器２９は出
力電圧３０ＶOを供給する。
ることができる。入力電圧１０Ｖiは、キャパシタＣの
一方の端子に接続している。キャパシタＣの他方の端子
はノード３７に接続している。寄生コンダクタンス３８
と寄生キャパシタンスＣP は並列にノード３７とアース
とに接続している。相互コンダクタンス素子２５の相互
コンダクタンスに等しいコンダクタンス３２は、ノード
３７およびアースに接続している。ノード３７は、可変
利得増幅器２９の入力に接続している。増幅器２９は出
力電圧３０ＶOを供給する。
【００４３】図１１の回路は、図１０の回路の実際の回
路である。入力電圧１０Ｖiは、キャパシタＣに供給さ
れる。キャパシタＣの出力は、ノード３７において相互
コンダクタンス素子３９の出力に接続している。相互コ
ンダクタンス素子３９の正入力はアースされている。ノ
ード３７は、バッファ４０にも接続している。バッファ
４０の出力４１は、フィードバック・ループにより相互
コンダクタンス素子３９の負入力に接続している。出力
４１は、可変利得増幅器２９の入力にも接続し、出力電
圧３０ＶOを供給する。
路である。入力電圧１０Ｖiは、キャパシタＣに供給さ
れる。キャパシタＣの出力は、ノード３７において相互
コンダクタンス素子３９の出力に接続している。相互コ
ンダクタンス素子３９の正入力はアースされている。ノ
ード３７は、バッファ４０にも接続している。バッファ
４０の出力４１は、フィードバック・ループにより相互
コンダクタンス素子３９の負入力に接続している。出力
４１は、可変利得増幅器２９の入力にも接続し、出力電
圧３０ＶOを供給する。
【００４４】微分器は、図１２に示されるように本発明
のフィルタに供給することができる。入力電圧１０Ｖi
は、相互コンダクタンス素子２１の正入力とキャパシタ
Ｃに供給される。ノード２２において相互コンダクタン
ス素子２１の負入力は、バッファ２３およびキャパシタ
Ｃ1 の一方の端子に接続している。バッファ２３の出力
２４は、相互コンダクタンス素子２５の正入力に接続し
ている。ノード２６における相互コンダクタンス素子２
５の出力は、バッファ２７およびキャパシタＣ2 の一方
の端子に接続している。ノード２８におけるバッファ２
７の出力は出力電圧ＶLPである。出力電圧ＶLPは、フィ
ードバック・ループにより相互コンダクタンス素子２
１，２５の負入力にそれぞれ供給される。
のフィルタに供給することができる。入力電圧１０Ｖi
は、相互コンダクタンス素子２１の正入力とキャパシタ
Ｃに供給される。ノード２２において相互コンダクタン
ス素子２１の負入力は、バッファ２３およびキャパシタ
Ｃ1 の一方の端子に接続している。バッファ２３の出力
２４は、相互コンダクタンス素子２５の正入力に接続し
ている。ノード２６における相互コンダクタンス素子２
５の出力は、バッファ２７およびキャパシタＣ2 の一方
の端子に接続している。ノード２８におけるバッファ２
７の出力は出力電圧ＶLPである。出力電圧ＶLPは、フィ
ードバック・ループにより相互コンダクタンス素子２
１，２５の負入力にそれぞれ供給される。
【００４５】キャパシタＣは、相互コンダクタンス素子
３９の出力にも接続している。相互コンダクタンス素子
３９の正入力はアースされている。ノード３７における
相互コンダクタンス素子３９の出力は、バッファ４０に
接続している。バッファ４０の出力４１は、可変利得増
幅器２９の入力と、フィードバック・ループにより相互
コンダクタンス素子３９の負入力とに接続している。ノ
ード３０における可変利得増幅器２９の出力は、キャパ
シタＣ1 およびＣ2 に接続している。相互コンダクタン
ス素子３９の相互コンダクタンスは、相互コンダクタン
ス素子２５の相互コンダクタンスに実質的に整合してい
なければならない。さらに、キャパシタＣ，Ｃ1 および
Ｃ2 は、本発明の実施例においては実質的に整合してい
るキャパシタでなければならない。図１２の回路の伝達
関数は次のように示される。
３９の出力にも接続している。相互コンダクタンス素子
３９の正入力はアースされている。ノード３７における
相互コンダクタンス素子３９の出力は、バッファ４０に
接続している。バッファ４０の出力４１は、可変利得増
幅器２９の入力と、フィードバック・ループにより相互
コンダクタンス素子３９の負入力とに接続している。ノ
ード３０における可変利得増幅器２９の出力は、キャパ
シタＣ1 およびＣ2 に接続している。相互コンダクタン
ス素子３９の相互コンダクタンスは、相互コンダクタン
ス素子２５の相互コンダクタンスに実質的に整合してい
なければならない。さらに、キャパシタＣ，Ｃ1 および
Ｃ2 は、本発明の実施例においては実質的に整合してい
るキャパシタでなければならない。図１２の回路の伝達
関数は次のように示される。
【００４６】
【数１７】
【００４７】微分器のハイパス−３ｄＢ周波数は次のよ
うになる。
うになる。
【００４８】
【数１８】
【００４９】コンダクタンスｇm2は、ｇP よりはるかに
大きい。したがって、図１０の回路の−３デシベルにお
ける周波数は、図７の回路の−３デシベルにおける周波
数より大きく、代表的には信号周波数より高い。これ
は、利得増幅器２９の入力に供給される信号を減衰し、
増幅器のダイナミック・レンジ要求を緩和する。したが
って、今や整合要求は、集積回路技術における精度で整
合しかつ制御することができる相互コンダクタンス素子
２１，２５，３９の相互コンダクタンスにより左右され
る。
大きい。したがって、図１０の回路の−３デシベルにお
ける周波数は、図７の回路の−３デシベルにおける周波
数より大きく、代表的には信号周波数より高い。これ
は、利得増幅器２９の入力に供給される信号を減衰し、
増幅器のダイナミック・レンジ要求を緩和する。したが
って、今や整合要求は、集積回路技術における精度で整
合しかつ制御することができる相互コンダクタンス素子
２１，２５，３９の相互コンダクタンスにより左右され
る。
【００５０】別の実施例 本発明は、図１３に示したようなジャイレータ・ベース
ド回路においても使用することができる。入力電圧１０
Ｖiは、相互コンダクタンス素子２１の正入力と可変利
得増幅器２９とに供給される。ノード２２における相互
コンダクタンス素子の出力は、並列な寄生コンダクタン
スｇP1，寄生キャパシタンスＣP1およびキャパシタＣ1
を介してアースに接続している。ノード２２はバッファ
２３に接続している。ノード３９におけるバッファ２３
の出力は、フィードバック・ループにより相互コンダク
タンス素子２１の負入力に接続している。ノード３９
は、また相互コンダクタンス素子２５の正入力に接続し
ている。相互コンダクタンス素子２５の負入力はアース
に接続している。
ド回路においても使用することができる。入力電圧１０
Ｖiは、相互コンダクタンス素子２１の正入力と可変利
得増幅器２９とに供給される。ノード２２における相互
コンダクタンス素子の出力は、並列な寄生コンダクタン
スｇP1，寄生キャパシタンスＣP1およびキャパシタＣ1
を介してアースに接続している。ノード２２はバッファ
２３に接続している。ノード３９におけるバッファ２３
の出力は、フィードバック・ループにより相互コンダク
タンス素子２１の負入力に接続している。ノード３９
は、また相互コンダクタンス素子２５の正入力に接続し
ている。相互コンダクタンス素子２５の負入力はアース
に接続している。
【００５１】利得増幅器２９の出力３０は、キャパシタ
Ｃ2 の一方の端子に接続している。キャパシタＣ2 の他
方の端子は、ノード２６、すなわち相互コンダクタンス
素子２５の出力に接続している。ノード２６は、並列な
寄生キャパシタンスＣP2および寄生コンダクタンスｇP2
を介してアースに接続している。第２６は、またバッフ
ァ２７に接続している。バッファ２７の出力２８は電圧
ＶLPである。この電圧は、相互コンダクタンス素子４０
の負入力に供給される。。相互コンダクタンス素子４０
の正入力はアースに接続している。相互コンダクタンス
素子４０の出力は、フィードバック・ループによりノー
ド２２に接続している。この回路の伝達関数は次の通で
ある。
Ｃ2 の一方の端子に接続している。キャパシタＣ2 の他
方の端子は、ノード２６、すなわち相互コンダクタンス
素子２５の出力に接続している。ノード２６は、並列な
寄生キャパシタンスＣP2および寄生コンダクタンスｇP2
を介してアースに接続している。第２６は、またバッフ
ァ２７に接続している。バッファ２７の出力２８は電圧
ＶLPである。この電圧は、相互コンダクタンス素子４０
の負入力に供給される。。相互コンダクタンス素子４０
の正入力はアースに接続している。相互コンダクタンス
素子４０の出力は、フィードバック・ループによりノー
ド２２に接続している。この回路の伝達関数は次の通で
ある。
【００５２】
【数１９】
【００５３】図１４の回路は、関数Ｋを供給するのに使
用することができる。入力電圧１０Ｖiは、キャパシタ
Ｃ1 に接続している。キャパシタＣ1 の他方の端子は、
ノード４４において相互コンダクタンス素子４２，４３
の出力にそれぞれ接続している。ノード４４はバッファ
４５に接続している。ノード４６におけるバッファ４５
の出力は、可変増幅器２９の入力としてフィードバック
・ループにより相互コンダクタンス素子４２の負入力に
供給される。利得増幅器２９の出力３０は電圧Ｖoであ
る。相互コンダクタンス素子４２の正入力と相互コンダ
クタンス素子４３の入力は、アースに接続している。
用することができる。入力電圧１０Ｖiは、キャパシタ
Ｃ1 に接続している。キャパシタＣ1 の他方の端子は、
ノード４４において相互コンダクタンス素子４２，４３
の出力にそれぞれ接続している。ノード４４はバッファ
４５に接続している。ノード４６におけるバッファ４５
の出力は、可変増幅器２９の入力としてフィードバック
・ループにより相互コンダクタンス素子４２の負入力に
供給される。利得増幅器２９の出力３０は電圧Ｖoであ
る。相互コンダクタンス素子４２の正入力と相互コンダ
クタンス素子４３の入力は、アースに接続している。
【００５４】本発明の出願人に譲渡された、１９９０年
３月２２日出願の米国特許願第４９７，８６３号、発明
の名称「バイポーラ同調可能相互コンダクタンス素子」
に示されている技術を用いることにより、相互コンダク
タンス素子２１，４０を組合せて単一の相互コンダクタ
ンス素子にすることができる（相互コンダクタンス素子
４２，４３も可）。その結果は図１５に示されている。
入力電圧１０Ｖiは、相互コンダクタンス素子４６の正
入力に供給される。相互コンダクタンス素子４６は、図
１３の相互コンダクタンス素子２１，４０の組合せであ
る。ノード２２における相互コンダクタンス素子４６の
出力は、キャパシタＣ1 を介してアースとバッファ２３
の入力とに接続している。ノード３９におけるバッファ
２３の出力は、フィードバック・ループにより相互コン
ダクタンス素子４６の一方の負入力に供給される。ノー
ド３９は、相互コンダクタンス素子２５の入力にも接続
している。ノード２６における相互コンダクタンス素子
２５の出力はバッファ２７の入力に接続している。バッ
ファ２７の出力２８（ＶLP）は、フィードバック・ルー
プにより相互コンダクタンス素子４６の他方の負入力に
接続している。
３月２２日出願の米国特許願第４９７，８６３号、発明
の名称「バイポーラ同調可能相互コンダクタンス素子」
に示されている技術を用いることにより、相互コンダク
タンス素子２１，４０を組合せて単一の相互コンダクタ
ンス素子にすることができる（相互コンダクタンス素子
４２，４３も可）。その結果は図１５に示されている。
入力電圧１０Ｖiは、相互コンダクタンス素子４６の正
入力に供給される。相互コンダクタンス素子４６は、図
１３の相互コンダクタンス素子２１，４０の組合せであ
る。ノード２２における相互コンダクタンス素子４６の
出力は、キャパシタＣ1 を介してアースとバッファ２３
の入力とに接続している。ノード３９におけるバッファ
２３の出力は、フィードバック・ループにより相互コン
ダクタンス素子４６の一方の負入力に供給される。ノー
ド３９は、相互コンダクタンス素子２５の入力にも接続
している。ノード２６における相互コンダクタンス素子
２５の出力はバッファ２７の入力に接続している。バッ
ファ２７の出力２８（ＶLP）は、フィードバック・ルー
プにより相互コンダクタンス素子４６の他方の負入力に
接続している。
【００５５】入力電圧１０Ｖiは、キャパシタＣ1 を介
して相互コンダクタンス素子４５の出力に供給される。
相互コンダクタンス素子４５は図１４の相互コンダクタ
ンス素子４２，４３の組合せである。ノード４４におけ
る相互コンダクタンス素子４５の出力、バッファ４７に
接続している。ノード４６におけるバッファ４７の出力
は、フィードバック・ループにより相互コンダクタンス
素子４５の負入力および可変利得増幅器２９の入力に接
続している。可変利得増幅器２９の出力３０は、キャパ
シタＣ2 を介してノード２６に接続している。
して相互コンダクタンス素子４５の出力に供給される。
相互コンダクタンス素子４５は図１４の相互コンダクタ
ンス素子４２，４３の組合せである。ノード４４におけ
る相互コンダクタンス素子４５の出力、バッファ４７に
接続している。ノード４６におけるバッファ４７の出力
は、フィードバック・ループにより相互コンダクタンス
素子４５の負入力および可変利得増幅器２９の入力に接
続している。可変利得増幅器２９の出力３０は、キャパ
シタＣ2 を介してノード２６に接続している。
【００５６】本発明のバイクオド／スリミング・フィル
タは、ハード・ディスク・ドライブの読出しチャネルに
おいて使用される高次フィルタの一部として使用するこ
ともできる。本発明の特定の用途としては、一定密度レ
コーディング設計を用いているディスク・ドライブが挙
げられる。このような用途においては、（最大に平坦な
群遅延を有する）７−ポール・ベッセル・フィルタが使
用される。図１６は、このようなフィルタのブロック図
である。たとえば、ディスク・ドライブの読出しヘッド
からの入力データ・パルス６０は、第１バイクオド・ス
リマ・ブロック６１に供給される。第１バイクオド・ス
リマ・ブロック６１は、入力パルスを“スリム”にする
のに使用され、読出しチャネルの精度を改善する。バイ
クオド・スリマ・ブロック６１の出力６２は、第２バイ
クオド６３に供給され、その出力６４は、第３バイクオ
ド６５に供給される。第３バイクオド６５の出力６６
は、出力パルス６８を生じる１次フィルタ・セクション
６７に供給される。
タは、ハード・ディスク・ドライブの読出しチャネルに
おいて使用される高次フィルタの一部として使用するこ
ともできる。本発明の特定の用途としては、一定密度レ
コーディング設計を用いているディスク・ドライブが挙
げられる。このような用途においては、（最大に平坦な
群遅延を有する）７−ポール・ベッセル・フィルタが使
用される。図１６は、このようなフィルタのブロック図
である。たとえば、ディスク・ドライブの読出しヘッド
からの入力データ・パルス６０は、第１バイクオド・ス
リマ・ブロック６１に供給される。第１バイクオド・ス
リマ・ブロック６１は、入力パルスを“スリム”にする
のに使用され、読出しチャネルの精度を改善する。バイ
クオド・スリマ・ブロック６１の出力６２は、第２バイ
クオド６３に供給され、その出力６４は、第３バイクオ
ド６５に供給される。第３バイクオド６５の出力６６
は、出力パルス６８を生じる１次フィルタ・セクション
６７に供給される。
【００５７】
【発明の効果】図１６のフィルタは、高周波ノイズをフ
ィルタ除去して読出しチャネルまたは他の信号処理チャ
ネルの特性を改善するのに使用される。すなわち、フィ
ルタは、より狭いパルスを供給することによりエラー・
レートを減少しかつ最大実現可能ビット・レートを増
す。特に、一定密度レコーディング・ディスク・ドライ
ブ設計においては、パルス・スリミングは必要である。
ィルタ除去して読出しチャネルまたは他の信号処理チャ
ネルの特性を改善するのに使用される。すなわち、フィ
ルタは、より狭いパルスを供給することによりエラー・
レートを減少しかつ最大実現可能ビット・レートを増
す。特に、一定密度レコーディング・ディスク・ドライ
ブ設計においては、パルス・スリミングは必要である。
【００５８】バイクオド１・スリマ・ブロック６１にお
いて使用されるフィードフォワード技術は、入力信号の
Ｓ平面の実数軸に、２つのプログラム可能な大きさの逆
符号ゼロを発生する。これにより、高周波ブースト（入
力信号スペクトルにおける高周波成分の増幅）およびよ
り狭いデータ・パルス（スリミング）が得られる。図１
７はＳ平面の例を示している。Ｓ平面は、２つの軸、す
なわち実数軸σと直交虚数軸Ｊωを含んでいる。Ｓ平面
は、ポイントとして複素数を表すのに使用される。複素
数は、実数および虚数成分の両方を有している。図１７
は、図１６のバイクオド・スリマ・ブロック６１の伝達
関数のポール・ゼロ図である。ポール６９Ａ、６９Ｂ
は、伝達関数の分母がゼロになるポイントである。実数
軸におけるゼロ・ポイント７０Ａ，７０Ｂは、伝達関数
の分子がゼロになるポイントである。
いて使用されるフィードフォワード技術は、入力信号の
Ｓ平面の実数軸に、２つのプログラム可能な大きさの逆
符号ゼロを発生する。これにより、高周波ブースト（入
力信号スペクトルにおける高周波成分の増幅）およびよ
り狭いデータ・パルス（スリミング）が得られる。図１
７はＳ平面の例を示している。Ｓ平面は、２つの軸、す
なわち実数軸σと直交虚数軸Ｊωを含んでいる。Ｓ平面
は、ポイントとして複素数を表すのに使用される。複素
数は、実数および虚数成分の両方を有している。図１７
は、図１６のバイクオド・スリマ・ブロック６１の伝達
関数のポール・ゼロ図である。ポール６９Ａ、６９Ｂ
は、伝達関数の分母がゼロになるポイントである。実数
軸におけるゼロ・ポイント７０Ａ，７０Ｂは、伝達関数
の分子がゼロになるポイントである。
【００５９】伝達関数は、なんらソース励起がない場合
にレスポンスが存在する値ごとに１つのポールを有す
る。ゼロは、入力信号に関係なく、レスポンスがないポ
イントである。本発明のフィードフォワード技術によ
り、ゼロ・ポイントは、プログラム可能になる。すなわ
ちゼロ・ポイントは、ポールの値に影響することなく実
数軸において移動することができる。寄生出力コンダク
タンスは、実数軸における目標位置からこれらゼロを移
動してしまう（すなわち、それらはもはや実数ではな
く、虚数部も有している）。ここで述べられている補償
技術により、これが生じるのを妨げることができる。
にレスポンスが存在する値ごとに１つのポールを有す
る。ゼロは、入力信号に関係なく、レスポンスがないポ
イントである。本発明のフィードフォワード技術によ
り、ゼロ・ポイントは、プログラム可能になる。すなわ
ちゼロ・ポイントは、ポールの値に影響することなく実
数軸において移動することができる。寄生出力コンダク
タンスは、実数軸における目標位置からこれらゼロを移
動してしまう（すなわち、それらはもはや実数ではな
く、虚数部も有している）。ここで述べられている補償
技術により、これが生じるのを妨げることができる。
【００６０】図１８は、入力信号におけるスリミング・
ブロック６１の効果の例を示している。入力信号６０は
幅Ｗの読出しデータ・パルスである。この入力パルス６
０はスリミング・ブロック６１に供給され、幅Ｗより狭
い幅Ｗ´を有する出力パルス６２となる。パルスをスリ
ミングすることにより、エラーを発生する可能性のある
記号間衝突が減少されるので、より速いデータ・ビット
・レートが実現できる。言い換えれば、個々のパルスを
一層識別し易くする。
ブロック６１の効果の例を示している。入力信号６０は
幅Ｗの読出しデータ・パルスである。この入力パルス６
０はスリミング・ブロック６１に供給され、幅Ｗより狭
い幅Ｗ´を有する出力パルス６２となる。パルスをスリ
ミングすることにより、エラーを発生する可能性のある
記号間衝突が減少されるので、より速いデータ・ビット
・レートが実現できる。言い換えれば、個々のパルスを
一層識別し易くする。
【００６１】フィルタの群遅延変動を最小に保持するこ
と、および群遅延がスリミング作用に無関係であること
が望ましい。この要求は、比較的高い周波数において一
層重要になる。本発明は、回避できない回路の非理想的
状態および寄生的特性により生じてしまう望ましくない
影響を除去することができる。
と、および群遅延がスリミング作用に無関係であること
が望ましい。この要求は、比較的高い周波数において一
層重要になる。本発明は、回避できない回路の非理想的
状態および寄生的特性により生じてしまう望ましくない
影響を除去することができる。
【００６２】可変利得増幅器の符号が（−Ｋではなく＋
Ｋに）反転された場合、本発明の伝達関数および技術に
より、ゼロがＳ平面の虚数軸に存在しているプログラム
可能なトランスミッション・ゼロを伴なうノッチ・フィ
ルタを得ることができる。また、この技術を用いること
により得られたノッチ・フィルタのＱファクタは高い。
理想的にはＱZ＝∞ である。しかし、実際には、相互コ
ンダクタンスの寄生出力コンダクタンスにより、ＱZ は
有限である。ここに述べられている寄生補償技術は、こ
の有限のＱZ を増加する。完全な整合が得られたなら、
ＱZ は相互コンダクタンスの出力コンダクタンスに関係
なく無限である。このように、本発明は、寄生に対して
不感応なプログラム可能な４次パルス・スリミング・フ
ィルタを提供する。
Ｋに）反転された場合、本発明の伝達関数および技術に
より、ゼロがＳ平面の虚数軸に存在しているプログラム
可能なトランスミッション・ゼロを伴なうノッチ・フィ
ルタを得ることができる。また、この技術を用いること
により得られたノッチ・フィルタのＱファクタは高い。
理想的にはＱZ＝∞ である。しかし、実際には、相互コ
ンダクタンスの寄生出力コンダクタンスにより、ＱZ は
有限である。ここに述べられている寄生補償技術は、こ
の有限のＱZ を増加する。完全な整合が得られたなら、
ＱZ は相互コンダクタンスの出力コンダクタンスに関係
なく無限である。このように、本発明は、寄生に対して
不感応なプログラム可能な４次パルス・スリミング・フ
ィルタを提供する。
【図面の簡単な説明】
【図１】従来技術のフィルタの回路図である。
【図２】理想的相互コンダクタンス素子の図である。
【図３】従来技術の状態可変相互コンダクタンス−Ｃバ
イクオドの回路図である。
イクオドの回路図である。
【図４】図３の回路の従来技術の別の実施例で、ゼロを
実現するためフィード・フォワード路を含んでいる。
実現するためフィード・フォワード路を含んでいる。
【図５】図４の回路の寄生キャパシタンスおよびコンダ
クタンスを示した回路図である。
クタンスを示した回路図である。
【図６】本発明の実施例において使用される微分器の回
路図である。
路図である。
【図７】図６の微分器を設けた回路図である。
【図８】本発明の実施例の回路図である。
【図９】図５の回路の別の実施例である。
【図１０】図９の回路において使用される微分器の回路
図である。
図である。
【図１１】図１０の微分器を設けた回路図である。
【図１２】図１１の回路を設けた図９の回路である。
【図１３】ジャイレータ・ベースド・フィルタの回路図
である。
である。
【図１４】図１３の回路において使用される微分器の回
路図である。
路図である。
【図１５】図１４の微分器と組み合わされた図１０の回
路を示した回路図である。
路を示した回路図である。
【図１６】本発明の１つの用途を示したブロック図であ
る。
る。
【図１７】本発明を用いているバイクオド／スリマ・ブ
ロックのポール・ゼロ図である。
ロックのポール・ゼロ図である。
【図１８】本発明のバイクオド／スリマ・ブロックの作
用を示した信号図である。
用を示した信号図である。
１１ ローパス・フィルタ １５，２９ 可変利得増幅器 １７ ハイパス・フィルタ １９，２１，２５，３６，３９，４０，４２，４３，４
５，４６ 相互コンダクタンス素子 ｇP1，ｇP2，ｇP 寄生コンダクタンス ＣP1，ＣP2，ＣP 寄生キャパシタンス ６１ 第１バイクオド・スリマ・ブロック ６３ 第２バイクオド ６５ 第３バイクオド ６７ １次フィルタ・セクション ６８ 出力パルス
５，４６ 相互コンダクタンス素子 ｇP1，ｇP2，ｇP 寄生コンダクタンス ＣP1，ＣP2，ＣP 寄生キャパシタンス ６１ 第１バイクオド・スリマ・ブロック ６３ 第２バイクオド ６５ 第３バイクオド ６７ １次フィルタ・セクション ６８ 出力パルス
Claims (5)
- 【請求項１】 入力信号を受信しかつ第１出力を供給す
る第１相互コンダクタンス素子と、 上記第１相互コンダクタンス素子に接続し、上記第１出
力を受信しかつ第２出力を供給する第２相互コンダクタ
ンス素子と、 上記入力信号を受信し、第１ノードにおいて第４出力信
号が発生されるように上記第１ノードにおいて上記第２
出力に送られる第３出力を供給する微分装置と、 から成り、上記第２出力はフィードバック・ループによ
り上記第１相互コンダクタンス素子と上記第２相互コン
ダクタンス素子とに供給されることを特徴とする回路。 - 【請求項２】 入力信号を受信しかつ第１ノードにおい
て第１出力を供給する第１相互コンダクタンス素子と、 上記第１ノードにおいて上記第１相互コンダクタンス素
子に接続し、上記第１出力を受信しかつ第２ノードにお
いて第２出力を供給する第２相互コンダクタンス素子
と、 上記入力信号を受信し、第１キャパシタを介して上記第
２ノードに送られる第３出力を供給する微分装置と、 から成り、上記第２ノードは、フィードバック・ループ
により上記第１相互コンダクタンス素子と上記第２相互
コンダクタンス素子とに接続していることを特徴とする
回路。 - 【請求項３】 入力信号を受信しかつ第１ノードにおい
て第１出力を供給する第１相互コンダクタンス素子と、 上記第１ノードにおいて上記第１相互コンダクタンス素
子に接続し、上記第１出力を受信しかつ第２ノードにお
いて第２出力を供給する第２相互コンダクタンス素子
と、 上記入力信号を受信し、第１キャパシタを介して上記第
１ノードに、および第２キャパシタを介して上記第２ノ
ードに送られる第３出力を供給する微分装置と、 から成り、上記第２ノードは、フィードバック・ループ
において上記第１相互コンダクタンス素子と上記第２相
互コンダクタンス素子とに接続していることを特徴とす
る回路。 - 【請求項４】 入力信号を受信しかつ第１ノードにおい
て第１出力を供給する第１相互コンダクタンス素子と、 上記第１ノードとアースとの間に接続した第１キャパシ
タと、 上記第１ノードにおいて上記第１相互コンダクタンス素
子に接続し、上記第１出力信号を受信しかつ第２ノード
において第２出力信号を供給する第２相互コンダクタン
ス素子と、 上記第２ノードにおいて上記第２相互コンダクタンス素
子に接続し、かつフィードバック・ループにより上記第
１ノードに送られる第３出力信号を供給する第３相互コ
ンダクタンス素子と、 上記入力信号を受信し、第２キャパシタを介して上記第
２ノードに送られる第４出力信号を供給する微分装置
と、 から成ることを特徴とする回路。 - 【請求項５】 入力信号を受信しかつ第１ノードにおい
て第１出力を供給する第１相互コンダクタンス素子と、 上記第１ノードとアースとの間に接続した第１キャパシ
タと、 上記第１ノードにおいて上記第１相互コンダクタンス素
子に接続し、上記第１出力信号を受信しかつフィードバ
ック・ループにより上記第１相互コンダクタンス素子に
送られる第２出力信号を第２ノードに供給する第２相互
コンダクタンス素子と、 第３ノードに出力を供給する第３相互コンダクタンス素
子と、 上記第３ノードに接続し、第３キャパシタを介して上記
第２ノードに第４出力信号を供給する微分装置と、 から成り、上記第３ノードは、フィードバック・ループ
により上記第３相互コンダクタンス素子に接続しかつ第
２キャパシタを介して上記入力信号を受信することを特
徴とする回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/516,717 US5235540A (en) | 1990-04-26 | 1990-04-26 | Parasitic insensitive programmable biquadratic pulse slimming technique |
| US516,717 | 1990-04-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0621757A true JPH0621757A (ja) | 1994-01-28 |
| JP3111289B2 JP3111289B2 (ja) | 2000-11-20 |
Family
ID=24056814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03123124A Expired - Fee Related JP3111289B2 (ja) | 1990-04-26 | 1991-04-26 | 同調可能なポール周波数を有するフィルタ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5235540A (ja) |
| JP (1) | JP3111289B2 (ja) |
| KR (1) | KR910019323A (ja) |
| DE (1) | DE4113244A1 (ja) |
| GB (1) | GB2243966B (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5424881A (en) | 1993-02-01 | 1995-06-13 | Cirrus Logic, Inc. | Synchronous read channel |
| US5357208A (en) * | 1993-03-26 | 1994-10-18 | At&T Bell Laboratories | Boost function for filters |
| US5444414A (en) * | 1993-05-28 | 1995-08-22 | National Semiconductor Corporation | Low voltage filter transconductance cell |
| US5491447A (en) * | 1994-05-13 | 1996-02-13 | International Business Machines Corporation | Operational transconductance amplifier with independent transconductance and common mode feedback control |
| US5650747A (en) * | 1995-10-05 | 1997-07-22 | Chen; Xiaole | Circuit technique for implementing programmable zeros in high speed CMOS filters |
| US5625267A (en) * | 1995-12-13 | 1997-04-29 | Coburn Optical Industries, Inc. | Constant delay filtering for synchronized motion on multiple axes |
| US5734294A (en) * | 1996-02-15 | 1998-03-31 | Raytheon Company | Large swing wide band high order programmable active filters |
| US5774505A (en) * | 1996-04-04 | 1998-06-30 | Hewlett-Packard Company | Intersymbol interference cancellation with reduced complexity |
| US5764100A (en) * | 1997-02-13 | 1998-06-09 | Motorola, Inc. | Filter |
| DE69710593D1 (de) * | 1997-12-23 | 2002-03-28 | St Microelectronics Srl | Vorwärtsgekoppelte Struktur mit programmierbaren Nullstellen zur Synthese von zeitkontinuierlichen Filtern, Verzögerungsleitungen und dergleichen |
| EP0961269A1 (en) | 1998-04-29 | 1999-12-01 | STMicroelectronics S.r.l. | Read channel equalization with enhanced signal to noise ratio |
| US6144981A (en) * | 1998-10-19 | 2000-11-07 | Analog Devices, Inc. | Programmable pulse slimmer system for low pass ladder filter |
| IT1316690B1 (it) * | 2000-02-29 | 2003-04-24 | St Microelectronics Srl | Struttura circuitale di tipo feedforward a zeri programmabili,inparticolare per la sintesi di filtri a tempo continuo |
| KR20040029235A (ko) * | 2002-09-25 | 2004-04-06 | 산양환경산업 주식회사 | 건설폐기물의 재생 잔골재 생산방법 |
| US6930544B2 (en) * | 2003-03-07 | 2005-08-16 | Matsushita Electric Industrial Co., Ltd. | Filter |
| KR100537333B1 (ko) * | 2004-02-06 | 2005-12-16 | 삼성전자주식회사 | 군지연 보상 회로를 가지는 이퀄라이저 |
| DE102005008099B4 (de) * | 2005-02-22 | 2011-06-22 | Infineon Technologies AG, 81669 | Filter-Schaltungsanordnung höherer Ordnung |
| US10013009B2 (en) * | 2015-09-25 | 2018-07-03 | Texas Instruments Incorporated | Fault tolerant voltage regulator |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3995235A (en) * | 1975-10-24 | 1976-11-30 | Rca Corporation | Phase control circuit including an operational transconductance amplifier suitable for use in audio frequency signal processing apparatus |
| NL8001115A (nl) * | 1980-02-25 | 1981-09-16 | Philips Nv | Geintegreerde schakeling omvattende een aantal spanningsstroomomzetters. |
| US4264935A (en) * | 1980-04-09 | 1981-04-28 | Sperry Corporation | Balanced tapped delay line spectral shaping differentiation circuit for signal detection |
| US4371900A (en) * | 1981-01-23 | 1983-02-01 | Memorex Corporation | Equalization of DC null in reproducing a high density recording |
| JPH0626297B2 (ja) * | 1985-01-23 | 1994-04-06 | ソニー株式会社 | ２次アクテイブ位相等価器 |
| JPH0828644B2 (ja) * | 1986-12-26 | 1996-03-21 | 株式会社東芝 | アクテイブ型位相等化器 |
| GB2208340B (en) * | 1987-07-17 | 1992-01-22 | Plessey Co Plc | Electrical circuits |
| US4853802A (en) * | 1987-10-28 | 1989-08-01 | International Business Machines Corporation | Single stage feedforward equalizer |
| US4953041A (en) * | 1989-01-24 | 1990-08-28 | Maxtor Corporation | Read channel detector for use in digital magnetic recording systems |
| US4973915A (en) * | 1989-11-13 | 1990-11-27 | Hewlett-Packard Company | Feed forward differential equalizer for narrowing the signal pulses of magnetic heads |
| NL9002154A (nl) * | 1990-10-04 | 1992-05-06 | Philips Nv | Companderende stroom-modus transconductor-c integrator. |
| JP2520055B2 (ja) * | 1991-04-10 | 1996-07-31 | 東光株式会社 | 有極型リ−プフロッグ・フィルタ |
-
1990
- 1990-04-26 US US07/516,717 patent/US5235540A/en not_active Expired - Lifetime
-
1991
- 1991-03-19 GB GB9105796A patent/GB2243966B/en not_active Expired - Fee Related
- 1991-04-23 DE DE4113244A patent/DE4113244A1/de not_active Withdrawn
- 1991-04-26 KR KR1019910006737A patent/KR910019323A/ko not_active Application Discontinuation
- 1991-04-26 JP JP03123124A patent/JP3111289B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB9105796D0 (en) | 1991-05-01 |
| KR910019323A (ko) | 1991-11-30 |
| GB2243966A (en) | 1991-11-13 |
| US5235540A (en) | 1993-08-10 |
| DE4113244A1 (de) | 1991-10-31 |
| JP3111289B2 (ja) | 2000-11-20 |
| GB2243966B (en) | 1994-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3111289B2 (ja) | 同調可能なポール周波数を有するフィルタ | |
| US5625317A (en) | Tuning method for integrated continuous-time filters | |
| US5734294A (en) | Large swing wide band high order programmable active filters | |
| Stevenson et al. | An accurate quality factor tuning scheme for IF and high-Q continuous-time filters | |
| US5589798A (en) | Input stage improvement for current feedback amplifiers | |
| JP3080723B2 (ja) | フィルタ回路及びフィルタ集積回路 | |
| JP4259947B2 (ja) | 可変等化増幅器 | |
| EP0851578B1 (en) | Filter circuit | |
| US5508570A (en) | Differential amplifier based integrator having a left-half plane pole | |
| US5559470A (en) | Circuit technique that sets transconductance | |
| EP0579876B1 (en) | Frequency tuning system for an OTA-C pair | |
| WO1994017589A1 (en) | Slimmer circuit technique | |
| JP2830087B2 (ja) | 周波数特性補正回路 | |
| US5909131A (en) | Low-distortion technique to bandlimit a switched-capacitor sampling circuit | |
| KR100660848B1 (ko) | 프로그램 가능한 부스팅을 위한 Ｇｍ-Ｃ 필터를 이용한이퀄라이저 | |
| GB1568691A (en) | Electronic filter circuit | |
| US6255905B1 (en) | Active filter circuit having a T-network input arrangement that provides a high input impedance | |
| US4994693A (en) | Second order active filters | |
| Perez-Aloe et al. | Programmable time-multiplexed switched-capacitor variable equalizer for arbitrary frequency response realizations | |
| JP2963709B2 (ja) | アナログフィルタ回路 | |
| JPWO2003003575A1 (ja) | 低雑音能動ｒｃ信号処理回路 | |
| Horng et al. | Voltage-Mode Lowpass, Bandpass and Notch Filters Using Three Plus-Type CCIIs. | |
| JPH04331504A (ja) | 高速応答高精度複合増幅器 | |
| US3955150A (en) | Active-R filter | |
| US5793264A (en) | LAN equalizer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |