JPH0621477A - 不揮発性メモリ - Google Patents
不揮発性メモリInfo
- Publication number
- JPH0621477A JPH0621477A JP92175402A JP17540292A JPH0621477A JP H0621477 A JPH0621477 A JP H0621477A JP 92175402 A JP92175402 A JP 92175402A JP 17540292 A JP17540292 A JP 17540292A JP H0621477 A JPH0621477 A JP H0621477A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- region
- doped region
- impurity
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【目的】 集積度の向上が容易な不揮発性メモリを提供
する。 【構成】 第１電極２および第２電極３は、ｎ型のシリ
コン基板１の表面に形成されたｐ型の不純物ドープ領域
６上に互いに所定の間隔を置いて形成する。強誘電体膜
としてのＰＺＴ薄膜５は不純物ドープ領域６上における
両電極２,３間に形成する。第３電極４はＰＺＴ薄膜５
上に形成する。こうして、ソース領域,ゲート領域及び
ドレイン領域を同一導電型の不純物ドープ領域６で構成
して、集積度の向上が容易な不揮発性メモリを提供す
る。
する。 【構成】 第１電極２および第２電極３は、ｎ型のシリ
コン基板１の表面に形成されたｐ型の不純物ドープ領域
６上に互いに所定の間隔を置いて形成する。強誘電体膜
としてのＰＺＴ薄膜５は不純物ドープ領域６上における
両電極２,３間に形成する。第３電極４はＰＺＴ薄膜５
上に形成する。こうして、ソース領域,ゲート領域及び
ドレイン領域を同一導電型の不純物ドープ領域６で構成
して、集積度の向上が容易な不揮発性メモリを提供す
る。
Description
【０００１】
【産業上の利用分野】この発明は、強誘電体を用いた電
気的に書き換え可能な不揮発性メモリに関する。
気的に書き換え可能な不揮発性メモリに関する。
【０００２】
【従来の技術】強誘電体材料はヒステリシス特性を有
し、この特性を利用して不揮発性メモリとして使用可能
なことが一般的に知られている。例えば、ＭＯＳ(金属
酸化物半導体)型半導体集積回路で広く用いられている
信号伝達用素子として図３に示すようなＭＯＳＦＥＴ
(金属酸化物半導体電界効果トランジスタ)がある。但
し、図３(a)はその等価回路であり、図３(b)はその断面
図である。
し、この特性を利用して不揮発性メモリとして使用可能
なことが一般的に知られている。例えば、ＭＯＳ(金属
酸化物半導体)型半導体集積回路で広く用いられている
信号伝達用素子として図３に示すようなＭＯＳＦＥＴ
(金属酸化物半導体電界効果トランジスタ)がある。但
し、図３(a)はその等価回路であり、図３(b)はその断面
図である。
【０００３】上記ＭＯＳＦＥＴは、例えばｐ型(第１の
導電型)の半導体基板２１の一主面上に互いに所定の間
隔を置いて配置されたｎ型(第２の導電型)を有する一対
の高濃度不純物領域から成るソース・ドレイン領域２２
Ａ,２２Ｂと、これらソース・ドレイン領域２２Ａ,２２
Ｂに挟まれた半導体基板２１上にゲート絶縁膜２３を介
して形成されたゲート電極２４で概略構成される。
導電型)の半導体基板２１の一主面上に互いに所定の間
隔を置いて配置されたｎ型(第２の導電型)を有する一対
の高濃度不純物領域から成るソース・ドレイン領域２２
Ａ,２２Ｂと、これらソース・ドレイン領域２２Ａ,２２
Ｂに挟まれた半導体基板２１上にゲート絶縁膜２３を介
して形成されたゲート電極２４で概略構成される。
【０００４】ここで、上記ゲート絶縁膜２３を強誘電体
膜とすれば、その分極によって発生する電界を利用して
チャネルを形成させることによって半永久的にゲート電
圧を印加した状態と同じ効果をもたらす。つまり、ＭＯ
ＳＦＥＴを不揮発性メモリとして使用できるのである。
膜とすれば、その分極によって発生する電界を利用して
チャネルを形成させることによって半永久的にゲート電
圧を印加した状態と同じ効果をもたらす。つまり、ＭＯ
ＳＦＥＴを不揮発性メモリとして使用できるのである。
【０００５】
【発明が解決しようとする課題】しかしながら、上記Ｍ
ＯＳＦＥＴを利用した不揮発性メモリでは、単一セルを
構成するためにはゲート電極２４下における第１の導電
型を有するゲート領域２６と第２の導電型を有するソー
ス領域２２Ａおよびドレイン領域２２Ｂとを夫々分離し
て形成しなければならず、集積度の向上に限界があると
いう問題がある。
ＯＳＦＥＴを利用した不揮発性メモリでは、単一セルを
構成するためにはゲート電極２４下における第１の導電
型を有するゲート領域２６と第２の導電型を有するソー
ス領域２２Ａおよびドレイン領域２２Ｂとを夫々分離し
て形成しなければならず、集積度の向上に限界があると
いう問題がある。
【０００６】そこで、この発明の目的は、ソース領域,
ドレイン領域およびゲート領域を夫々分離して形成する
必要がなく集積度の向上が容易な不揮発性メモリを提供
することにある。
ドレイン領域およびゲート領域を夫々分離して形成する
必要がなく集積度の向上が容易な不揮発性メモリを提供
することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、この発明の不揮発性メモリは、第１の導電型を有す
る半導体基板表面に形成された第２の導電型を有する不
純物ドープ領域と、上記半導体基板における上記不純物
ドープ領域上に互いに所定の間隔を置いて形成された第
１電極および第２電極と、上記半導体基板の上記不純物
ドープ領域上における上記両電極間に形成された強誘電
体膜と、上記強誘電体膜上に形成された第３電極を備え
て、上記半導体基板と第３電極との間の電圧を制御して
上記強誘電体膜の分極方向を反転制御することによっ
て、上記第１電極−第２電極間のキャリアの移動の有無
の状態を制御して情報信号の内容を設定することを特徴
としている。
め、この発明の不揮発性メモリは、第１の導電型を有す
る半導体基板表面に形成された第２の導電型を有する不
純物ドープ領域と、上記半導体基板における上記不純物
ドープ領域上に互いに所定の間隔を置いて形成された第
１電極および第２電極と、上記半導体基板の上記不純物
ドープ領域上における上記両電極間に形成された強誘電
体膜と、上記強誘電体膜上に形成された第３電極を備え
て、上記半導体基板と第３電極との間の電圧を制御して
上記強誘電体膜の分極方向を反転制御することによっ
て、上記第１電極−第２電極間のキャリアの移動の有無
の状態を制御して情報信号の内容を設定することを特徴
としている。
【０００８】
【作用】第１の導電型を有する半導体基板表面に形成さ
れた第２の導電型を有する不純物ドープ領域上に強誘電
体膜を介して形成された第３電極と上記半導体基板との
間に印加される電圧の方向を反転させる。そうすると、
上記強誘電体膜の分極方向が反転され、上記半導体基板
における上記不純物ドープ領域上に互いに所定の間隔を
置いて形成された第１電極と第２電極との間のキャリア
の移動の有無の状態が反転される。その結果、上記キャ
リア移動の有無の状態に対応付けられている情報信号の
内容も反転される。
れた第２の導電型を有する不純物ドープ領域上に強誘電
体膜を介して形成された第３電極と上記半導体基板との
間に印加される電圧の方向を反転させる。そうすると、
上記強誘電体膜の分極方向が反転され、上記半導体基板
における上記不純物ドープ領域上に互いに所定の間隔を
置いて形成された第１電極と第２電極との間のキャリア
の移動の有無の状態が反転される。その結果、上記キャ
リア移動の有無の状態に対応付けられている情報信号の
内容も反転される。
【０００９】その際に、上記第１電極下に形成される不
純物ドープ領域と上記第２電極下に形成される不純物ド
ープ領域と上記強誘電体膜下に形成されるキャリア通路
領域とは同一導電型による不純物ドープ領域によって一
体に形成されているので、ソース領域,ゲート領域およ
びドレイン領域を一体化して集積度を上げて形成され
る。
純物ドープ領域と上記第２電極下に形成される不純物ド
ープ領域と上記強誘電体膜下に形成されるキャリア通路
領域とは同一導電型による不純物ドープ領域によって一
体に形成されているので、ソース領域,ゲート領域およ
びドレイン領域を一体化して集積度を上げて形成され
る。
【００１０】
【実施例】以下、この発明を図示の実施例により詳細に
説明する。図１は本実施例の不揮発性メモリにおける断
面図である。この不揮発性メモリはシリコン基板１,第
１電極２,第２電極３,第３電極４,強誘電体膜５および
不純物ドープ領域６から概略構成される。
説明する。図１は本実施例の不揮発性メモリにおける断
面図である。この不揮発性メモリはシリコン基板１,第
１電極２,第２電極３,第３電極４,強誘電体膜５および
不純物ドープ領域６から概略構成される。
【００１１】上記シリコン基板１はｎ型あるいはｐ型の
どちらを用いても構わない。但し、シリコン基板１をｎ
型にした場合には不純物ドープ領域６はｐ型にし、シリ
コン基板１をｐ型にした場合には不純物ドープ領域６は
ｎ型にするものとする。
どちらを用いても構わない。但し、シリコン基板１をｎ
型にした場合には不純物ドープ領域６はｐ型にし、シリ
コン基板１をｐ型にした場合には不純物ドープ領域６は
ｎ型にするものとする。
【００１２】以下、上記シリコン基板１としてｎ型基板
を用いた場合について動作説明を行う。上記不純物ドー
プ領域６はｐ型に設定し、ドープ方法はイオンプランテ
ーション等のドープ量の精度,均一性および濃度分布の
制御性の良いものを用いる。一例として、ドープ量を５
×１０16/cm3とし、ドープ深さを７００nmとする。
を用いた場合について動作説明を行う。上記不純物ドー
プ領域６はｐ型に設定し、ドープ方法はイオンプランテ
ーション等のドープ量の精度,均一性および濃度分布の
制御性の良いものを用いる。一例として、ドープ量を５
×１０16/cm3とし、ドープ深さを７００nmとする。
【００１３】上記シリコン基板１における不純物ドープ
領域６上に、膜厚３００nmの上記強誘電体膜としてのＰ
ＺＴ(Ｐb(Ｚr1-xＴix)Ｏ3：ｘ＝０.３〜０.６)薄膜５を
ＭＯＣＶＤ(金属有機化学蒸着)法で４μＣ/cm2以上の残
留分極値が得られるように作成し、ＰＺＴ薄膜５上にＰ
t,Ａl等の金属材料で膜厚１００nmの上記第３電極４を
形成する。但し、上記ドープ量,ドープ深さ,強誘電体材
料および電極材料は同様の結果が得られる範囲であれ
ば、上記の値に限定されるものではない。
領域６上に、膜厚３００nmの上記強誘電体膜としてのＰ
ＺＴ(Ｐb(Ｚr1-xＴix)Ｏ3：ｘ＝０.３〜０.６)薄膜５を
ＭＯＣＶＤ(金属有機化学蒸着)法で４μＣ/cm2以上の残
留分極値が得られるように作成し、ＰＺＴ薄膜５上にＰ
t,Ａl等の金属材料で膜厚１００nmの上記第３電極４を
形成する。但し、上記ドープ量,ドープ深さ,強誘電体材
料および電極材料は同様の結果が得られる範囲であれ
ば、上記の値に限定されるものではない。
【００１４】上記ＰＺＴ薄膜５の分極方向が初期状態で
シリコン基板１の方向に向いている場合には不純物ドー
プ領域６にはキャリアが多数存在しており、第１電極２
と第２電極３との間はキャリアの移動が可能な状態にあ
る。以下、この状態を状態１と言う。
シリコン基板１の方向に向いている場合には不純物ドー
プ領域６にはキャリアが多数存在しており、第１電極２
と第２電極３との間はキャリアの移動が可能な状態にあ
る。以下、この状態を状態１と言う。
【００１５】次に、上記ＰＺＴ薄膜５の分極方向をシリ
コン基板１の方向と逆向きにするために、第３電極４に
＋Ｖccの電圧を印加する一方、シリコン基板１を接地す
ることによって、ＰＺＴ薄膜５に坑電界以上の電界を与
える。こうすることによって、上記ＰＺＴ薄膜５の分極
方向を容易に反転させることができ、バイアス電圧を除
去しても反転後の分極方向を維持できる。
コン基板１の方向と逆向きにするために、第３電極４に
＋Ｖccの電圧を印加する一方、シリコン基板１を接地す
ることによって、ＰＺＴ薄膜５に坑電界以上の電界を与
える。こうすることによって、上記ＰＺＴ薄膜５の分極
方向を容易に反転させることができ、バイアス電圧を除
去しても反転後の分極方向を維持できる。
【００１６】上記ＰＺＴ薄膜５の分極方向がシリコン基
板１の方向とは逆向きである場合には、不純物ドープ領
域６のドープ深さは反転層がｎ型基板にまで達する程度
の深さであるために、キャリアの枯渇した空乏状態とな
って第１電極２と第２電極３との間はキャリアの移動は
ほとんど行われない状態になる。以下、この状態を状態
２と言う。
板１の方向とは逆向きである場合には、不純物ドープ領
域６のドープ深さは反転層がｎ型基板にまで達する程度
の深さであるために、キャリアの枯渇した空乏状態とな
って第１電極２と第２電極３との間はキャリアの移動は
ほとんど行われない状態になる。以下、この状態を状態
２と言う。
【００１７】再度上記状態２から状態１へ状態を変化さ
せるためにはＰＺＴ薄膜５の分極方向を下向きにすれば
良いので、第３電極４を接地してシリコン基板１を＋Ｖ
ccとすることにより容易に分極反転を起こすことができ
る。図２に、状態１および状態２における第１電極２お
よび第２電極３間の電圧−電流特性を示す。
せるためにはＰＺＴ薄膜５の分極方向を下向きにすれば
良いので、第３電極４を接地してシリコン基板１を＋Ｖ
ccとすることにより容易に分極反転を起こすことができ
る。図２に、状態１および状態２における第１電極２お
よび第２電極３間の電圧−電流特性を示す。
【００１８】上述のように、本実施例におけるＦＥＴ型
強誘電体不揮発性メモリは、シリコン基板１表面におけ
る第３電極４下にＰＺＴ薄膜(強誘電体膜)５を介して形
成されるゲート領域と、シリコン基板１表面のＰＺＴ薄
膜５の両側における第１電極２下及び第２電極３下に形
成されるソース領域及びドレイン領域とを、同じ導電型
の不純物ドープ領域６で一体化して形成している。
強誘電体不揮発性メモリは、シリコン基板１表面におけ
る第３電極４下にＰＺＴ薄膜(強誘電体膜)５を介して形
成されるゲート領域と、シリコン基板１表面のＰＺＴ薄
膜５の両側における第１電極２下及び第２電極３下に形
成されるソース領域及びドレイン領域とを、同じ導電型
の不純物ドープ領域６で一体化して形成している。
【００１９】したがって、上記シリコン基板１と第３電
極４との間のバイアスを制御してＰＺＴ薄膜５の分極方
向を反転制御することによって、容易に状態１と状態２
とを切り替えて情報信号の書き込み/書き換えができ
る。また、上記第２電極３の電流値を検出して第１電極
２−第２電極３間のキャリア移動の有無を検知すること
によって、状態１と状態２とを読み出すことができる。
すなわち、例えば、状態１を情報信号“０"に対応させ
る一方、状態２を情報信号“１"に対応させることによ
って、２値のメモリとして利用できる。
極４との間のバイアスを制御してＰＺＴ薄膜５の分極方
向を反転制御することによって、容易に状態１と状態２
とを切り替えて情報信号の書き込み/書き換えができ
る。また、上記第２電極３の電流値を検出して第１電極
２−第２電極３間のキャリア移動の有無を検知すること
によって、状態１と状態２とを読み出すことができる。
すなわち、例えば、状態１を情報信号“０"に対応させ
る一方、状態２を情報信号“１"に対応させることによ
って、２値のメモリとして利用できる。
【００２０】また、本実施例における不揮発性メモリ
は、上述のようにゲート領域,ソース領域およびドレイ
ン領域を同一導電型で一体に形成しているので、シリコ
ン基板１にゲート領域,ソース領域およびドレイン領域
を異なる導電型で個別に設ける必要がなく、容易に集積
化を図ることができる。
は、上述のようにゲート領域,ソース領域およびドレイ
ン領域を同一導電型で一体に形成しているので、シリコ
ン基板１にゲート領域,ソース領域およびドレイン領域
を異なる導電型で個別に設ける必要がなく、容易に集積
化を図ることができる。
【００２１】この発明の不揮発性メモリの断面形状は図
１に示す形状に限定されるものではなく、第１電極２と
第２電極３間の距離等は必要に応じて変更すればよい。
また、上記状態１および状態２に対応付ける情報信号の
内容は上記実施例に限定されるものではない。
１に示す形状に限定されるものではなく、第１電極２と
第２電極３間の距離等は必要に応じて変更すればよい。
また、上記状態１および状態２に対応付ける情報信号の
内容は上記実施例に限定されるものではない。
【００２２】
【発明の効果】以上より明らかなように、この発明の不
揮発性メモリは、第１の導電型を有する半導体基板表面
に第２の導電型を有する不純物ドープ領域を形成し、こ
の不純物ドープ領域上に互いに所定の間隔を置いて第１
電極および第２電極を形成し、上記不純物ドープ領域上
における上記両電極間に形成された強誘電体膜上に第３
電極を形成して、上記半導体基板と第３電極との間の電
圧を制御して上記強誘電体膜の分極方向を制御すること
によって上記第１電極−第２電極間のキャリアの移動の
有無の状態を制御して情報信号の内容を設定するように
したので、上記第１電極下に形成される不純物ドープ領
域と上記第２電極下に形成される不純物ドープ領域と上
記強誘電体膜下に形成されるキャリア通路領域とを異な
る導電型で個別に形成する必要がない。
揮発性メモリは、第１の導電型を有する半導体基板表面
に第２の導電型を有する不純物ドープ領域を形成し、こ
の不純物ドープ領域上に互いに所定の間隔を置いて第１
電極および第２電極を形成し、上記不純物ドープ領域上
における上記両電極間に形成された強誘電体膜上に第３
電極を形成して、上記半導体基板と第３電極との間の電
圧を制御して上記強誘電体膜の分極方向を制御すること
によって上記第１電極−第２電極間のキャリアの移動の
有無の状態を制御して情報信号の内容を設定するように
したので、上記第１電極下に形成される不純物ドープ領
域と上記第２電極下に形成される不純物ドープ領域と上
記強誘電体膜下に形成されるキャリア通路領域とを異な
る導電型で個別に形成する必要がない。
【００２３】すなわち、この発明の不揮発性メモリによ
れば、ソース領域,ゲート領域およびドレイン領域を同
一の導電型に形成することによって容易に集積度の向上
を図ることができるのである。
れば、ソース領域,ゲート領域およびドレイン領域を同
一の導電型に形成することによって容易に集積度の向上
を図ることができるのである。
【図１】この発明の不揮発性メモリにおける断面図であ
る。
る。
【図２】状態１および状態２における図１に示す第２電
極−第３電極間の電圧−電流特性を示す図である。
極−第３電極間の電圧−電流特性を示す図である。
【図３】従来のＦＥＴ型強誘電体不揮発性メモリの断面
図である。
図である。
１…シリコン基板、 ２…第１電極、３
…第２電極、 ４…第３電極、５…
ＰＺＴ薄膜、 ６…不純物ドープ領
域。
…第２電極、 ４…第３電極、５…
ＰＺＴ薄膜、 ６…不純物ドープ領
域。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/10 ４２１ 8728−4Ｍ
Claims (1)
- 【請求項１】 第１の導電型を有する半導体基板表面に
形成された第２の導電型を有する不純物ドープ領域と、 上記半導体基板における上記不純物ドープ領域上に互い
に所定の間隔を置いて形成された第１電極および第２電
極と、 上記半導体基板の上記不純物ドープ領域上における上記
両電極間に形成された強誘電体膜と、 上記強誘電体膜上に形成された第３電極を備えて、 上記半導体基板と第３電極との間の電圧を制御して上記
強誘電体膜の分極方向を反転制御することにより、上記
第１電極−第２電極間のキャリアの移動の有無の状態を
制御して情報信号の内容を設定することを特徴とする不
揮発性メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP92175402A JPH0621477A (ja) | 1992-07-02 | 1992-07-02 | 不揮発性メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP92175402A JPH0621477A (ja) | 1992-07-02 | 1992-07-02 | 不揮発性メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621477A true JPH0621477A (ja) | 1994-01-28 |
Family
ID=15995469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP92175402A Pending JPH0621477A (ja) | 1992-07-02 | 1992-07-02 | 不揮発性メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621477A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63156140A (ja) * | 1986-12-19 | 1988-06-29 | 積水化学工業株式会社 | 建築物における屋根の耐火構造 |
| US6221699B1 (en) | 1996-12-10 | 2001-04-24 | Yean-Kuen Fang | Method of fabricating an infrared optical bulk channel field effect transistor |
| KR100720231B1 (ko) * | 2006-07-27 | 2007-05-23 | 주식회사 하이닉스반도체 | 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치, 그형성 방법 및 그 리프레쉬 방법 |
| US7645617B2 (en) | 2006-07-27 | 2010-01-12 | Hynix Semiconductor, Inc. | Nonvolatile ferroelectric memory device using silicon substrate, method for manufacturing the same, and refresh method thereof |
-
1992
- 1992-07-02 JP JP92175402A patent/JPH0621477A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63156140A (ja) * | 1986-12-19 | 1988-06-29 | 積水化学工業株式会社 | 建築物における屋根の耐火構造 |
| JPH0651996B2 (ja) * | 1986-12-19 | 1994-07-06 | 積水化学工業株式会社 | 建築物における屋根の耐火構造 |
| US6221699B1 (en) | 1996-12-10 | 2001-04-24 | Yean-Kuen Fang | Method of fabricating an infrared optical bulk channel field effect transistor |
| KR100720231B1 (ko) * | 2006-07-27 | 2007-05-23 | 주식회사 하이닉스반도체 | 실리콘 기판을 이용한 불휘발성 강유전체 메모리 장치, 그형성 방법 및 그 리프레쉬 방법 |
| US7645617B2 (en) | 2006-07-27 | 2010-01-12 | Hynix Semiconductor, Inc. | Nonvolatile ferroelectric memory device using silicon substrate, method for manufacturing the same, and refresh method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4661833A (en) | Electrically erasable and programmable read only memory | |
| US6255690B1 (en) | Non-volatile semiconductor memory device | |
| EP0044384B1 (en) | Electrically alterable read only memory cell | |
| US4754320A (en) | EEPROM with sidewall control gate | |
| US4173791A (en) | Insulated gate field-effect transistor read-only memory array | |
| US4173766A (en) | Insulated gate field-effect transistor read-only memory cell | |
| US7247538B2 (en) | Methods of fabricating floating trap non-volatile semiconductor memory devices including high dielectric constant blocking insulating layers | |
| US4016588A (en) | Non-volatile semiconductor memory device | |
| US5541870A (en) | Ferroelectric memory and non-volatile memory cell for same | |
| US5307305A (en) | Semiconductor device having field effect transistor using ferroelectric film as gate insulation film | |
| US5424979A (en) | Non-volatile memory cell | |
| JP3092140B2 (ja) | 半導体装置の製造方法 | |
| KR0183486B1 (ko) | 절연체 상의 실리콘 구조로 형성된 불휘발성 반도체 메모리 | |
| US6246088B1 (en) | Nonvolatile memory circuit and structure | |
| US4011576A (en) | Nonvolatile semiconductor memory devices | |
| US6707082B2 (en) | Ferroelectric transistor | |
| KR100609183B1 (ko) | 강유전성 트랜지스터, 저장 셀 시스템에서 그의 용도 및그의 제조 방법 | |
| JPH09116036A (ja) | 不揮発性メモリセルトランジスタ | |
| JPH0621477A (ja) | 不揮発性メモリ | |
| KR0161721B1 (ko) | 반도체 기억장치와 그 제조방법 | |
| JP2003504853A (ja) | 記憶セルアレイ | |
| US6351004B1 (en) | Tunneling transistor applicable to nonvolatile memory | |
| JPH07202138A (ja) | 強誘電体記憶素子 | |
| JPH05291583A (ja) | 強誘電体を用いた書換え可能な不揮発性多値メモリ | |
| JPH0661500A (ja) | 不揮発性メモリ |