JPH0621046A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0621046A JPH0621046A JP4194888A JP19488892A JPH0621046A JP H0621046 A JPH0621046 A JP H0621046A JP 4194888 A JP4194888 A JP 4194888A JP 19488892 A JP19488892 A JP 19488892A JP H0621046 A JPH0621046 A JP H0621046A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- element isolation
- oxidation preventing
- polycrystalline semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 微細で集積度が高く、また素子分離が確実に
行われているにも拘らず狭チャネル効果等がなくて素子
特性が安定な半導体装置を効率的に製造する。 【構成】 半導体基板１１上に酸化膜１２と多結晶半導
体膜１３と酸化防止膜１４とを順次に形成し、酸化防止
膜１４と多結晶半導体膜１３の厚さ方向の一部とを素子
形成領域に対応するパターンに加工する。そして、酸化
防止膜１４と多結晶半導体膜１３とに酸化防止膜２１か
ら成る側壁を形成し、酸化防止膜１４、２１をマスクに
して素子分離用酸化膜１５を形成した後、酸化防止膜１
４、２１と多結晶半導体膜１３とをマスクにして素子分
離用の不純物１７をイオン注入する。このため、酸化防
止膜２１の幅だけ素子分離用酸化膜１５の幅を狭くする
ことができ、不純物拡散領域１８も素子分離領域にのみ
形成される。
行われているにも拘らず狭チャネル効果等がなくて素子
特性が安定な半導体装置を効率的に製造する。 【構成】 半導体基板１１上に酸化膜１２と多結晶半導
体膜１３と酸化防止膜１４とを順次に形成し、酸化防止
膜１４と多結晶半導体膜１３の厚さ方向の一部とを素子
形成領域に対応するパターンに加工する。そして、酸化
防止膜１４と多結晶半導体膜１３とに酸化防止膜２１か
ら成る側壁を形成し、酸化防止膜１４、２１をマスクに
して素子分離用酸化膜１５を形成した後、酸化防止膜１
４、２１と多結晶半導体膜１３とをマスクにして素子分
離用の不純物１７をイオン注入する。このため、酸化防
止膜２１の幅だけ素子分離用酸化膜１５の幅を狭くする
ことができ、不純物拡散領域１８も素子分離領域にのみ
形成される。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＯＣＯＳ法による酸
化膜で素子分離が行われている半導体装置の製造方法に
関するものである。
化膜で素子分離が行われている半導体装置の製造方法に
関するものである。
【０００２】
【従来の技術】半導体装置の素子分離方法の一つに誘電
体分離があり、誘電体分離の代表的な方法として、ＬＯ
ＣＯＳ法によって半導体基板の表面に選択的に形成した
酸化膜で素子分離を行う方法がある。
体分離があり、誘電体分離の代表的な方法として、ＬＯ
ＣＯＳ法によって半導体基板の表面に選択的に形成した
酸化膜で素子分離を行う方法がある。
【０００３】また、素子分離用酸化膜下の領域をチャネ
ルとする寄生ＭＯＳトランジスタの閾値電圧を素子分離
用酸化膜上の配線の電位よりも高くすることによって寄
生ＭＯＳトランジスタを非導通にし、これによって素子
分離を確実にするために、半導体基板と同一導電型で且
つ半導体基板よりも高濃度のチャネルストッパと呼ばれ
る不純物拡散領域を素子分離用酸化膜下に形成してい
る。
ルとする寄生ＭＯＳトランジスタの閾値電圧を素子分離
用酸化膜上の配線の電位よりも高くすることによって寄
生ＭＯＳトランジスタを非導通にし、これによって素子
分離を確実にするために、半導体基板と同一導電型で且
つ半導体基板よりも高濃度のチャネルストッパと呼ばれ
る不純物拡散領域を素子分離用酸化膜下に形成してい
る。
【０００４】図２は、この様にして素子分離を行う半導
体装置の製造方法の従来例を示している。この従来例で
は、図２（Ａ）に示す様に、半導体基板１１の表面に膜
厚が１〜１００ｎｍ程度の酸化膜１２を熱酸化法で形成
し、この酸化膜１２上に膜厚が１０〜５００ｎｍ程度の
多結晶半導体膜１３と膜厚が５０〜５００ｎｍ程度の酸
化防止膜１４とをＣＶＤ法で順次に堆積させる。
体装置の製造方法の従来例を示している。この従来例で
は、図２（Ａ）に示す様に、半導体基板１１の表面に膜
厚が１〜１００ｎｍ程度の酸化膜１２を熱酸化法で形成
し、この酸化膜１２上に膜厚が１０〜５００ｎｍ程度の
多結晶半導体膜１３と膜厚が５０〜５００ｎｍ程度の酸
化防止膜１４とをＣＶＤ法で順次に堆積させる。
【０００５】その後、フォトリソグラフィ法とエッチン
グ法とで、素子分離用酸化膜を形成すべき領域の酸化防
止膜１４のみを除去する。そして、図２（Ｂ）に示す様
に、残した酸化防止膜１４をマスクにして、ＬＯＣＯＳ
法で素子分離用酸化膜１５を形成する。
グ法とで、素子分離用酸化膜を形成すべき領域の酸化防
止膜１４のみを除去する。そして、図２（Ｂ）に示す様
に、残した酸化防止膜１４をマスクにして、ＬＯＣＯＳ
法で素子分離用酸化膜１５を形成する。
【０００６】次に、レジスト１６を全面に塗布し、フォ
トリソグラフィ法で、図２（Ｃ）に示す様に、素子形成
領域のパターンにレジスト１６を加工する。そして、こ
のレジスト１６等をマスクにして、半導体基板１１と同
一導電型の不純物１７をイオン注入して、チャネルスト
ッパとしての不純物拡散領域１８を素子分離用酸化膜１
５下に形成する。
トリソグラフィ法で、図２（Ｃ）に示す様に、素子形成
領域のパターンにレジスト１６を加工する。そして、こ
のレジスト１６等をマスクにして、半導体基板１１と同
一導電型の不純物１７をイオン注入して、チャネルスト
ッパとしての不純物拡散領域１８を素子分離用酸化膜１
５下に形成する。
【０００７】その後、レジスト１６と酸化防止膜１４と
多結晶半導体膜１３とを順次に除去して素子分離を完成
させ、素子分離用酸化膜１５に囲まれた素子形成領域に
半導体素子（図示せず）を形成していた。
多結晶半導体膜１３とを順次に除去して素子分離を完成
させ、素子分離用酸化膜１５に囲まれた素子形成領域に
半導体素子（図示せず）を形成していた。
【０００８】
【発明が解決しようとする課題】ところが、酸化防止膜
１４はフォトリソグラフィ法でパターニングしているの
で、素子分離用酸化膜１５の幅はフォトリソグラフィ法
における露光限界の寸法とＬＯＣＯＳ法における寸法変
換差との和よりは狭くすることができない。このため、
図２に示した従来例では、微細で集積度の高い半導体装
置を製造することが難しかった。
１４はフォトリソグラフィ法でパターニングしているの
で、素子分離用酸化膜１５の幅はフォトリソグラフィ法
における露光限界の寸法とＬＯＣＯＳ法における寸法変
換差との和よりは狭くすることができない。このため、
図２に示した従来例では、微細で集積度の高い半導体装
置を製造することが難しかった。
【０００９】また、素子分離用酸化膜１５を形成した後
にレジスト１６をパターニングし、このレジスト１６等
をマスクにして不純物１７をイオン注入して、不純物拡
散領域１８を形成している。しかし、レジスト１６をパ
ターニングするためのフォトリソグラフィ工程でマスク
の合わせずれを避けることができないので、レジスト１
６で素子形成領域を正確には覆うことができず、素子形
成領域にも不純物拡散領域１８が形成される。このた
め、素子分離を確実に行いつつ狭チャネル効果等を防止
して素子特性が安定な半導体装置を製造することも難し
かった。
にレジスト１６をパターニングし、このレジスト１６等
をマスクにして不純物１７をイオン注入して、不純物拡
散領域１８を形成している。しかし、レジスト１６をパ
ターニングするためのフォトリソグラフィ工程でマスク
の合わせずれを避けることができないので、レジスト１
６で素子形成領域を正確には覆うことができず、素子形
成領域にも不純物拡散領域１８が形成される。このた
め、素子分離を確実に行いつつ狭チャネル効果等を防止
して素子特性が安定な半導体装置を製造することも難し
かった。
【００１０】そこで、本発明の目的は、微細で集積度が
高く、また素子分離が確実に行われているにも拘らず狭
チャネル効果等がなくて素子特性が安定な半導体装置を
効率的に製造することができる方法を提供することであ
る。
高く、また素子分離が確実に行われているにも拘らず狭
チャネル効果等がなくて素子特性が安定な半導体装置を
効率的に製造することができる方法を提供することであ
る。
【００１１】
【課題を解決するための手段】請求項１の半導体装置の
製造方法は、半導体基板上に酸化膜と多結晶半導体膜と
第１の酸化防止膜とを順次に形成する工程と、前記第１
の酸化防止膜と前記多結晶半導体膜の厚さ方向の一部と
を素子形成領域に対応するパターンに加工する工程と、
前記第１の酸化防止膜と前記多結晶半導体膜の厚さ方向
の前記一部との側部に第２の酸化防止膜から成る側壁を
形成する工程と、前記第１及び第２の酸化防止膜をマス
クにして、前記半導体基板の表面に素子分離用酸化膜を
形成する工程とを具備している。
製造方法は、半導体基板上に酸化膜と多結晶半導体膜と
第１の酸化防止膜とを順次に形成する工程と、前記第１
の酸化防止膜と前記多結晶半導体膜の厚さ方向の一部と
を素子形成領域に対応するパターンに加工する工程と、
前記第１の酸化防止膜と前記多結晶半導体膜の厚さ方向
の前記一部との側部に第２の酸化防止膜から成る側壁を
形成する工程と、前記第１及び第２の酸化防止膜をマス
クにして、前記半導体基板の表面に素子分離用酸化膜を
形成する工程とを具備している。
【００１２】請求項２の半導体装置の製造方法は、前記
第１及び第２の酸化防止膜と前記多結晶半導体膜とをマ
スクにして、前記素子分離用酸化膜下に素子分離用の不
純物を導入する工程を更に具備している。
第１及び第２の酸化防止膜と前記多結晶半導体膜とをマ
スクにして、前記素子分離用酸化膜下に素子分離用の不
純物を導入する工程を更に具備している。
【００１３】
【作用】請求項１の半導体装置の製造方法では、第１の
酸化防止膜等の側部に第２の酸化防止膜から成る側壁を
形成し、これら第１及び第２の酸化防止膜をマスクにし
て素子分離用酸化膜を形成しているが、第２の酸化防止
膜から成る側壁は第１の酸化防止膜等に対して自己整合
的に形成することができる。このため、側壁の幅だけ素
子分離用酸化膜の幅を自己整合的に狭くすることがで
き、素子分離用酸化膜の幅をリソグラフィ法における露
光限界の寸法とＬＯＣＯＳ法における寸法変換差との和
よりも狭くすることができる。
酸化防止膜等の側部に第２の酸化防止膜から成る側壁を
形成し、これら第１及び第２の酸化防止膜をマスクにし
て素子分離用酸化膜を形成しているが、第２の酸化防止
膜から成る側壁は第１の酸化防止膜等に対して自己整合
的に形成することができる。このため、側壁の幅だけ素
子分離用酸化膜の幅を自己整合的に狭くすることがで
き、素子分離用酸化膜の幅をリソグラフィ法における露
光限界の寸法とＬＯＣＯＳ法における寸法変換差との和
よりも狭くすることができる。
【００１４】請求項２の半導体装置の製造方法では、素
子分離用酸化膜を形成する際のマスクにした第１及び第
２の酸化防止膜と多結晶半導体膜とをそのままマスクに
して、素子分離用の不純物を導入しているので、素子分
離用の不純物拡散領域が素子分離領域にのみ自己整合的
に形成され、しかも新たなマスク層のパターニング工程
が不要である。
子分離用酸化膜を形成する際のマスクにした第１及び第
２の酸化防止膜と多結晶半導体膜とをそのままマスクに
して、素子分離用の不純物を導入しているので、素子分
離用の不純物拡散領域が素子分離領域にのみ自己整合的
に形成され、しかも新たなマスク層のパターニング工程
が不要である。
【００１５】
【実施例】以下、本発明の一実施例を、図１を参照しな
がら説明する。なお、図１の実施例において、図２に示
した従来例と対応する構成部分には、同一の符号を付し
た。
がら説明する。なお、図１の実施例において、図２に示
した従来例と対応する構成部分には、同一の符号を付し
た。
【００１６】本実施例では、図１（Ａ）に示す様に、Ｓ
ｉ基板等である半導体基板１１の表面に、ＳｉＯ2 膜等
であり膜厚が１〜１００ｎｍ程度の酸化膜１２を熱酸化
法でまず形成する。そして、この酸化膜１２上に、多結
晶Ｓｉ膜等であり膜厚が１００〜２０００ｎｍ程度の多
結晶半導体膜１３とＳｉＮ膜等であり膜厚が１０〜１０
００ｎｍ程度の酸化防止膜１４とをＣＶＤ法等で順次に
堆積させる。
ｉ基板等である半導体基板１１の表面に、ＳｉＯ2 膜等
であり膜厚が１〜１００ｎｍ程度の酸化膜１２を熱酸化
法でまず形成する。そして、この酸化膜１２上に、多結
晶Ｓｉ膜等であり膜厚が１００〜２０００ｎｍ程度の多
結晶半導体膜１３とＳｉＮ膜等であり膜厚が１０〜１０
００ｎｍ程度の酸化防止膜１４とをＣＶＤ法等で順次に
堆積させる。
【００１７】その後、フォトリソグラフィ法とエッチン
グ法とで、素子分離用酸化膜を形成すべき領域の酸化防
止膜１４のみを除去する。そして、図１（Ｂ）に示す様
に、残した酸化防止膜１４をマスクにして、多結晶半導
体膜１３を１〜２００ｎｍ程度の厚さだけＲＩＥ法等で
除去する。
グ法とで、素子分離用酸化膜を形成すべき領域の酸化防
止膜１４のみを除去する。そして、図１（Ｂ）に示す様
に、残した酸化防止膜１４をマスクにして、多結晶半導
体膜１３を１〜２００ｎｍ程度の厚さだけＲＩＥ法等で
除去する。
【００１８】次に、ＳｉＮ膜等の酸化防止膜２１をＣＶ
Ｄ法等で全面に堆積させ、この酸化防止膜２１の全面を
エッチバックして、図１（Ｃ）に示す様に、酸化防止膜
１４と多結晶半導体膜１３の厚さ方向の一部との側部に
酸化防止膜２１から成る側壁を形成する。そして、酸化
防止膜１４、２１をマスクにして熱酸化を行って、図１
（Ｄ）に示す様に素子分離用酸化膜１５を形成する。
Ｄ法等で全面に堆積させ、この酸化防止膜２１の全面を
エッチバックして、図１（Ｃ）に示す様に、酸化防止膜
１４と多結晶半導体膜１３の厚さ方向の一部との側部に
酸化防止膜２１から成る側壁を形成する。そして、酸化
防止膜１４、２１をマスクにして熱酸化を行って、図１
（Ｄ）に示す様に素子分離用酸化膜１５を形成する。
【００１９】次に、図１（Ｅ）に示す様に、酸化防止膜
１４、２１と多結晶半導体膜１３とをマスクにして、半
導体基板１１と同一導電型の不純物１７をイオン注入し
て、チャネルストッパとしての不純物拡散領域１８を素
子分離用酸化膜１５下に形成する。従って、酸化防止膜
１４と多結晶半導体膜１３との合計の膜厚は、イオン注
入による不純物１７の貫通を阻止する膜厚になってい
る。
１４、２１と多結晶半導体膜１３とをマスクにして、半
導体基板１１と同一導電型の不純物１７をイオン注入し
て、チャネルストッパとしての不純物拡散領域１８を素
子分離用酸化膜１５下に形成する。従って、酸化防止膜
１４と多結晶半導体膜１３との合計の膜厚は、イオン注
入による不純物１７の貫通を阻止する膜厚になってい
る。
【００２０】なお、不純物１７としてはボロン、リン、
ヒ素等を用い、この不純物１７の注入量は１×１０11〜
１×１０13ｃｍ-2程度、注入エネルギは１０〜５００ｋ
ｅＶ程度とする。
ヒ素等を用い、この不純物１７の注入量は１×１０11〜
１×１０13ｃｍ-2程度、注入エネルギは１０〜５００ｋ
ｅＶ程度とする。
【００２１】次に、図１（Ｆ）に示す様に、酸化防止膜
１４、２１と多結晶半導体膜１３とを順次に除去して素
子分離を完成させ、素子分離用酸化膜１５に囲まれた素
子形成領域に半導体素子（図示せず）を形成する。
１４、２１と多結晶半導体膜１３とを順次に除去して素
子分離を完成させ、素子分離用酸化膜１５に囲まれた素
子形成領域に半導体素子（図示せず）を形成する。
【００２２】以上の様な実施例では、素子分離用酸化膜
１５の幅を、フォトリソグラフィ法における露光限界の
寸法とＬＯＣＯＳ法における寸法変換差との和よりも、
酸化防止膜２１による側壁の幅だけ狭くすることができ
る。このため、図２に示した一従来例に比べて、微細で
集積度の高い半導体装置を製造することができる。
１５の幅を、フォトリソグラフィ法における露光限界の
寸法とＬＯＣＯＳ法における寸法変換差との和よりも、
酸化防止膜２１による側壁の幅だけ狭くすることができ
る。このため、図２に示した一従来例に比べて、微細で
集積度の高い半導体装置を製造することができる。
【００２３】また、素子分離用酸化膜１５を形成する際
のマスクにした酸化防止膜１４、２１と多結晶半導体膜
１３とをそのままマスクにして、不純物１７をイオン注
入しているので、素子分離用の不純物拡散領域１８が素
子分離領域にのみ自己整合的に形成され、しかも一従来
例におけるレジスト１６の様な新たなマスク層のパター
ニング工程が不要である。このため、素子分離を確実に
行いつつ、狭チャネル効果等を防止して、素子特性が安
定な半導体装置を効率的に製造することができる。
のマスクにした酸化防止膜１４、２１と多結晶半導体膜
１３とをそのままマスクにして、不純物１７をイオン注
入しているので、素子分離用の不純物拡散領域１８が素
子分離領域にのみ自己整合的に形成され、しかも一従来
例におけるレジスト１６の様な新たなマスク層のパター
ニング工程が不要である。このため、素子分離を確実に
行いつつ、狭チャネル効果等を防止して、素子特性が安
定な半導体装置を効率的に製造することができる。
【００２４】
【発明の効果】請求項１の半導体装置の製造方法によれ
ば、第２の酸化防止膜から成る側壁の幅だけ素子分離用
酸化膜の幅を自己整合的に狭くすることができ、素子分
離用酸化膜の幅をリソグラフィ法における露光限界の寸
法とＬＯＣＯＳ法における寸法変換差との和よりも狭く
することができるので、微細で集積度の高い半導体装置
を製造することができる。
ば、第２の酸化防止膜から成る側壁の幅だけ素子分離用
酸化膜の幅を自己整合的に狭くすることができ、素子分
離用酸化膜の幅をリソグラフィ法における露光限界の寸
法とＬＯＣＯＳ法における寸法変換差との和よりも狭く
することができるので、微細で集積度の高い半導体装置
を製造することができる。
【００２５】請求項２の半導体装置の製造方法によれ
ば、素子分離用の不純物拡散領域が素子分離領域にのみ
自己整合的に形成され、しかも新たなマスク層のパター
ニング工程が不要であるので、素子分離を確実に行いつ
つ、狭チャネル効果等を防止して、素子特性が安定な半
導体装置を効率的に製造することができる。
ば、素子分離用の不純物拡散領域が素子分離領域にのみ
自己整合的に形成され、しかも新たなマスク層のパター
ニング工程が不要であるので、素子分離を確実に行いつ
つ、狭チャネル効果等を防止して、素子特性が安定な半
導体装置を効率的に製造することができる。
【図１】本発明の一実施例による半導体装置の製造方法
を工程順に示す側断面図である。
を工程順に示す側断面図である。
【図２】本発明の従来例による半導体装置の製造方法を
工程順に示す側断面図である。
工程順に示す側断面図である。
１１ 半導体基板 １２ 酸化膜 １３ 多結晶半導体膜 １４ 酸化防止膜 １５ 素子分離用酸化膜 １７ 不純物 ２１ 酸化防止膜
Claims (2)
- 【請求項１】 半導体基板上に酸化膜と多結晶半導体膜
と第１の酸化防止膜とを順次に形成する工程と、 前記第１の酸化防止膜と前記多結晶半導体膜の厚さ方向
の一部とを素子形成領域に対応するパターンに加工する
工程と、 前記第１の酸化防止膜と前記多結晶半導体膜の厚さ方向
の前記一部との側部に第２の酸化防止膜から成る側壁を
形成する工程と、 前記第１及び第２の酸化防止膜をマスクにして、前記半
導体基板の表面に素子分離用酸化膜を形成する工程とを
具備することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記第１及び第２の酸化防止膜と前記多
結晶半導体膜とをマスクにして、前記素子分離用酸化膜
下に素子分離用の不純物を導入する工程を更に具備する
ことを特徴とする請求項１記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4194888A JPH0621046A (ja) | 1992-06-29 | 1992-06-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4194888A JPH0621046A (ja) | 1992-06-29 | 1992-06-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621046A true JPH0621046A (ja) | 1994-01-28 |
Family
ID=16331999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4194888A Withdrawn JPH0621046A (ja) | 1992-06-29 | 1992-06-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621046A (ja) |
-
1992
- 1992-06-29 JP JP4194888A patent/JPH0621046A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4149307A (en) | Process for fabricating insulated-gate field-effect transistors with self-aligned contacts | |
| EP0083784B1 (en) | Procedure for manufacturing integrated circuit devices having sub-micrometer dimension elements, and resulting structure | |
| JPH0322053B2 (ja) | ||
| JPS6240870B2 (ja) | ||
| JPS624867B2 (ja) | ||
| GB2100926A (en) | Field effect transistors | |
| JP3181695B2 (ja) | Ｓｏｉ基板を用いた半導体装置の製造方法 | |
| JP2924763B2 (ja) | 半導体装置の製造方法 | |
| US5830798A (en) | Method for forming a field effect transistor | |
| US5208181A (en) | Locos isolation scheme for small geometry or high voltage circuit | |
| JPH05283519A (ja) | 半導体装置の製造方法 | |
| US4621412A (en) | Manufacturing a complementary MOSFET | |
| US5719067A (en) | Trench transistor and method for making same | |
| US6383859B2 (en) | Method of forming semiconductor device including patterning lower electrode of capacitor and gate electrode of transistor with same resist | |
| JPH11191597A (ja) | 半導体装置 | |
| JPH0210730A (ja) | 集積回路チップ上の電界効果トランジスタ用のフィールド・アイソレーション形成方法と構造 | |
| US6171897B1 (en) | Method for manufacturing CMOS semiconductor device | |
| JPH0621046A (ja) | 半導体装置の製造方法 | |
| JPS6231507B2 (ja) | ||
| JPH1050857A (ja) | 半導体装置の製造方法 | |
| JP2754202B2 (ja) | 半導体素子の製造方法 | |
| JP3148227B2 (ja) | 半導体装置の製造方法 | |
| JPH0316150A (ja) | 半導体素子の製造方法 | |
| JP2550302B2 (ja) | 半導体装置の製造方法 | |
| JP2633525B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |