JPH06204944A

JPH06204944A - ベースバンド信号受信装置

Info

Publication number: JPH06204944A
Application number: JP5000794A
Authority: JP
Inventors: Shigetoshi Saito; 成利斉藤; Mutsumi Serizawa; 睦芹澤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1993-01-06
Filing date: 1993-01-06
Publication date: 1994-07-22
Anticipated expiration: 2015-12-11
Also published as: JP3117308B2

Abstract

(57)【要約】【目的】簡単な制御で各タイムスロットの検波出力であ
るアイパターンの目の位置にシステムクロックと同期し
たボーレートクロックの立ち上がりを一致させ、安定に
動作させる。【構成】Ａ／Ｄコンバータ２，７によりＩ，Ｑチャンネ
ルの受信ベースバンド信号をディジタル信号に変換し、
このディジタル信号をＲＣＲＯＦフィルタ１８，１９に
より符号間干渉を抑圧し、検波回路５で検波した検波出
力から受信クロック再生回路１０により受信クロックを
再生して複数タイムスロット制御回路２０が複数のタイ
ムスロットの位相ずれを検出し、位相制御する制御信号
をＲＣＲＯＦ係数制御回路２１に出力する。ＲＣＲＯＦ
係数制御回路２１は、制御信号に基づいてＲＣＲＯＦフ
ィルタ１８，１９のフィルタ係数を制御し、複数のタイ
ムスロットの位相を受信装置全体のシステムクロックに
同期させる補正を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、複数の移動局との通
信を複数のタイムスロットを用いて時分割多重接続で行
うベースバンド信号受信装置に関し、特に簡単な制御で
各タイムスロットの検波出力であるアイパターンの目の
位置にシステムクロックと同期したボーレートクロック
の立ち上がりを一致させ、安定に動作させることを可能
にしたベースバンド信号受信装置に関する。

【０００２】

【従来の技術】従来、複数の移動局との通信を複数のタ
イムスロットを用いて時分割多重接続で行うベースバン
ド信号受信装置としては、例えば図８に示すようなもの
が知られている。

【０００３】図８に示すベースバンド信号受信装置は、
図示しない復調回路から入力端子１を介して供給される
Ｉチャンネルの受信信号をＡ／Ｄコンバータ２でディジ
タル信号に変換し、このディジタル信号をタイミング調
整回路３でタイミング調整し、このタイミング調整した
Ｉチャンネルの受信信号をＲＣＲＯＦフィルタ（ルート
・コサイン・ロール・オフ・フィルタ）４でフィルタリ
ングして符号間干渉を抑圧した後この出力を検波回路５
に供給する。

【０００４】同様に、図示しない復調回路から入力端子
６を介して供給されるＱチャンネルの受信信号をＡ／Ｄ
コンバータ７でディジタル信号に変換し、このディジタ
ル信号をタイミング調整回路８でタイミング調整し、こ
のタイミング調整したＱチャンネルの受信信号をＲＣＲ
ＯＦフィルタ（ルート・コサイン・ロール・オフ・フィ
ルタ）９でフィルタリングして符号間干渉を抑圧した後
この出力を検波回路５に供給する。

【０００５】この検波回路５にそれぞれ供給したＩチャ
ンネル及びＱチャンネルのフィルタ出力を検波し、検波
出力（復調出力）に対して判定回路１１で“１”か
“０”かの判定を行い、このＩチャンネル及びＱチャン
ネルの出力をＩ／Ｑ合成回路１４で合成して元のデータ
に再生し、この再生データを出力端子を介して出力す
る。

【０００６】ここで一点鎖線で示す回路で受信再生回路
１７を構成し、この受信再生装置１７は図示しない無線
基地局の受信装置本体から入力端子１６を介して供給さ
れるシステムクロックに同期して動作している。また、
検波回路５のＩチャンネル及びＱチャンネルの検波出力
を受信クロック再生回路１０でクロック再生を行い、再
生したクロックに基いて複数タイムスロット制御回路１
２がタイミング調整回路１３、３及び８を制御する。こ
れらタイミング調整回路１３、３及び８は、判定回路１
１で誤りなく判定を行うため、各タイムスロット毎に検
波出力であるアイパターンの目の位置にシステムクロッ
クと同期したボーレートクロックの立ち上がりが一致す
るように、Ａ／Ｄコンバータ２及び７の調整と検波回路
５までの間に遅延を持つためのものである。

【０００７】ここで、シンボルレートの１／１６の細か
さで制御を行う場合、図８に示したベースバンド受信装
置のタイミング調整回路１３は図９に示す回路構成とな
る。すなわち、図９に示すこのタイミング調整回路１３
は、ボーレートクロックＢＲＣＫが供給される入力端子
３２、サンプリングクロックが供給される入力端子３
３、Ｄ型フリップ・フロップ回路ｄ１〜ｄ１５による１
５段のシフトレジスタ、入力端子３２およびＤ型フリッ
プ・フロップ回路ｄ１〜ｄ１５の出力端子Ｑの出力デー
タと、デコーダ３１の対応する出力データとがそれぞれ
入力されるアンド回路ａｎｄ１〜ａｎｄ１６、アンド回
路ａｎｄ１〜ａｎｄ１６からの出力データが入力される
オア回路３４から構成される。

【０００８】このタイミング調整回路１３の動作は、図
８に示した複数タイムスロット制御回路１２からの４ビ
ットの制御信号が入力端子３０を介してデコーダ３１に
供給されると、このデコーダ３１は４ビットの制御信号
に基いて各出力端子から信号を出力し、これらの信号を
アンド回路ａｎｄ１〜ａｎｄ１６にそれぞれ供給する。
一方、入力端子３２を介してボーレートクロックがアン
ド回路ａｎｄ１に供給され、順次フリップ・フロップ回
路ｄ１〜ｄ１５の各出力端子Ｑからの出力がアンド回路
ａｎｄ２〜ａｎｄ１６にそれぞれ供給され、各アンド回
路ａｎｄ１〜ａｎｄ１６の出力がオア回路３４に供給さ
れ、このオア回路３４がこれらの論理和を出力端子３５
を介して出力する。従って、複数タイムスロット制御回
路１２からの４ビットの制御信号に対応した１６のデコ
ード出力と順次タイミングを変えた信号の論理積出力を
論理和処理した信号をサンプリングクロックとし、この
サンプリングクロックを図８に示したＡ／Ｄコンバータ
２及び７に供給する。これにより、各タイムスロットご
との遅延を補正した最適位置でサンプリングすることに
なる。

【０００９】次に、図８のベースバンド信号受信装置の
タイミング調整回路３及び８を図１０を参照して説明す
る。図１０に示すタイミング調整回路３及び８は、デー
タが供給される入力端子３８、サンプリングクロックが
供給される入力端子３９、Ｄ型フリップ・フロップ回路
ｄ１〜ｄ１５による１５段のシフトレジスタ、入力端子
３８およびＤ型フリップ・フロップ回路ｄ１〜ｄ１５の
出力端子Ｑの出力データと、デコーダ３７の対応する出
力データとがそれぞれ入力されるアンド回路ａｎｄ１〜
ａｎｄ１６、アンド回路ａｎｄ１〜ａｎｄ１６からの出
力データが入力されるオア回路３４から構成される。

【００１０】このタイミング調整回路３、８の動作は、
図８に示した複数タイムスロット制御回路１２からの４
ビットの制御信号が入力端子３６を介してデコーダ３７
に供給されると、このデコーダ３７は制御信号に基いて
各出力端子から信号を出力し、これらの信号をアンド回
路ａｎｄ１〜ａｎｄ１６にそれぞれ供給する。一方、入
力端子３８を介してＡ／Ｄコンバータ２，７からのデー
タがアンド回路ａｎｄ１に供給され、順次Ｄ型フリップ
・フロップ回路ｄ１〜ｄ１５の各出力端子Ｑからの出力
がアンド回路ａｎｄ２〜ａｎｄ１６にそれぞれ供給さ
れ、各アンド回路ａｎｄ１〜ａｎｄ１６の出力がオア回
路４０に供給され、このオア回路４０が、これらの論理
和を出力端子４１を介して出力する。従って、複数タイ
ムスロット制御回路１２からの４ビットの制御信号に対
応したデコーダ３７のデコード出力とデータの論理積出
力を論理和処理した信号をデータとし、このデータを図
８に示したＲＣＲＯＦフィルタ４，９を介して検波回路
５に供給する。これにより、各タイムスロットの位相誤
差が一致することになる。

【００１１】このように従来のベースバンド信号受信装
置では、複数タイムスロット制御回路１２でタイミング
調整回路１３、３及び８を制御して、タイミングの調整
を行うことによって共通のシステムクロックでフィルタ
リングや検波などのディジタル信号処理を行うようにし
ていた。

【００１２】しかしながら、この方式ではＡ／Ｄコンバ
ータのサンプリングクロックがタイムスロット毎に変更
されること、タイミングの調整が２つ必要となり制御が
複雑であること、また、図９及び図１０で説明したよう
に、シンボルレートの１／１６で制御する場合にタイミ
ング調整回路１３、３及び８を夫々構成するラッチが１
６個必要となり、ゲート数が多くなり、回路規模が大き
くなる。

【００１３】また、このようなＡ／Ｄコンバータのクロ
ック供給回路とタイミング調整の回路があれば、システ
ムクロックによりフィルタリング、検波や判定等のディ
ジタル信号処理が行えるが、例えば時分割多重接続方式
においては複数のタイムスロットを用いて通信を行うの
で、これらＡ／Ｄコンバータのクロック供給回路とタイ
ミング調整回路を各タイムスロット毎に制御するのは難
しいことである。

【００１４】

【発明が解決しようとする課題】上述したように、従来
の装置では、Ａ／Ｄコンバータのサンプリングクロック
がタイムスロット毎に変更されること、タイミングの調
整が２つ必要となり制御が複雑であること、また、図９
及び図１０で説明したように、シンボルレートの１／１
６で制御する場合にタイミング調整回路１３、３及び８
を夫々構成するラッチが１６個必要となり、ゲート数が
多くなり、回路規模が大きいという問題点があった。

【００１５】また、このようなＡ／Ｄコンバータのクロ
ック供給回路とタイミング調整の回路があれば、システ
ムクロックによりフィルタリング、検波や判定等のディ
ジタル信号処理が行えるが、例えば時分割多重接続方式
においては複数のタイムスロットを用いて通信を行うの
で、これらＡ／Ｄコンバータのクロック供給回路とタイ
ミング調整回路を各タイムスロット毎に制御するのは難
しいという問題点があった。

【００１６】そこで、本発明は、簡単な制御で各タイム
スロットの検波出力であるアイパターンの目の位置にシ
ステムクロックと同期したボーレートクロックの立ち上
がりを一致させ、安定に動作させることを可能にしたベ
ースバンド信号受信装置を提供することを目的とする。

【００１７】

【課題を解決するための手段】本発明は、ディジタル信
号に変換された受信ベースバンド信号をフィルタにより
符号間干渉を抑圧して検波した検波出力から複数のタイ
ムスロットの位相ずれを検出し、該複数のタイムスロッ
トの位相を補正し、受信装置全体のシステムクロックに
同期させて信号処理を行うベースバンド信号受信装置に
おいて、前記検出された複数のタイムスロットの位相ず
れに基づいて前記フィルタのフィルタ係数を制御し、前
記複数のタイムスロットの位相を補正するフィルタ係数
制御手段とを具備したことを特徴とする。

【００１８】また、前記フィルタ係数制御手段は、位相
補正量に対応する複数前記フィルタのフィルタ係数を記
憶する記憶手段とを具備したことを特徴とする。

【００１９】

【作用】本発明は、ベースバンド信号受信装置におい
て、ディジタル信号に変換された受信ベースバンド信号
をフィルタにより符号間干渉を抑圧して検波した検波出
力から複数のタイムスロットの位相ずれを検出し、検出
された複数のタイムスロットの位相ずれに基づいて前記
フィルタのフィルタ係数を制御することによって該複数
のタイムスロットの位相を受信装置全体のシステムクロ
ックに同期させる補正を行う。

【００２０】

【実施例】以下、図面を参照して本発明の一実施例であ
るベースバンド信号受信装置について説明する。

【００２１】図１は、本発明の一実施例を示すベースバ
ンド信号受信装置の構成ブロック図である。なお、図１
において、図８に示した従来装置と対応する部分には説
明の便宜上同一符号を付する。

【００２２】図１に示す実施例は、本発明のベースバン
ド信号受信装置を例えばＴＤＭＡ通信方式を採用する通
信システムの基地局のモデム等に適用して構成したもの
である。図１において、本発明のベースバンド信号受信
装置は、図示しないＩチャンネルの受信信号を直交復調
する復調回路からのＩチャンネルのベースバンド信号が
供給される入力端子１、図示しないＱチャンネルの受信
信号を直交復調する復調回路からのＱチャンネルのベー
スバンド信号が供給される入力端子６、入力端子１，６
からのベースバンド受信信号をディジタル信号に変換す
るＡ／Ｄコンバータ２，７、Ａ／Ｄコンバータ２，７か
ら出力される信号の符号間干渉を抑圧するループ・コサ
イン・ロール・オフ・フィルタ（以下「ＲＣＲＯＦフィ
ルタ」という）１８，１９、ＲＣＲＯＦフィルタ１８，
１９からの信号を検波する検波回路５、検波回路５から
のＩ及びＱチャンネルの検波出力に対して“１”また
は”０”の判定を行う判定回路１１、判定回路１１によ
り判定されたＩ及びＱチャンネルデータを合成して元の
データにするＩ／Ｑ合成部１４、検波回路５の出力信号
からクロックを再生する受信クロック再生回路１０、受
信クロック再生回路１０から各タイムスロットのシステ
ムクロックとの位相誤差を制御信号として出力する複数
タイムスロット制御回路２０、複数タイムスロット制御
回路２０が出力する制御信号に基づいたＲＣＲＯＦフィ
ルタ１８，１９の係数データを供給するＲＣＲＯＦ係数
制御回路２１で構成される。また、ディジタル処理を行
う回路である一点鎖線の矩形内は受信再生回路２２であ
り、図示されていない基地局の受信装置全体あるいはモ
デム本体からのシステムクロックが供給され、このシス
テムクロックに同期して、受信再生回路２２内の各構成
回路は動作する。

【００２３】次に、図２を参照して、図１に示したＲＣ
ＲＯＦフィルタ１８，１９の内部構成について説明す
る。図１に示したＲＣＲＯＦフィルタ１８，１９の内部
構成は、例えば図２に示すように、Ａ／Ｄコンバータ
２，７によりディジタル信号に変換された受信データが
入力端子７０から入力される。入力端子７０は、遅延回
路ｚ１に接続され、この遅延回路ｚ１の出力端に遅延回
路ｚ２の入力端が接続され、以下同様に、順次、遅延回
路ｚ１１の入力端まで接続される。入力端子７０および
各遅延回路ｚ１〜ｚ１１の出力端からの入力データに対
し、乗算器ｋ１〜ｋ１２は、ＲＣＲＯＦ係数制御回路２
１から出力される係数データにより重み付けの乗算を行
う。この乗算器ｋ１〜ｋ１２により重み付けの乗算が行
われた信号は、加算回路７１に入力される。加算回路７
１は、乗算器ｋ１〜ｋ１２からの信号を加算し、係数デ
ータにより受信データの位相が制御された信号を検波回
路５に出力する。

【００２４】次に、図３を参照して上記ＲＣＲＯＦフィ
ルタ１８，１９における乗算器ｋ１〜ｋ１２に入力され
る係数データの制御方式について説明する。図３は、Ｒ
ＣＲＯＦフィルタ１８，１９における乗算器ｋ１〜ｋ１
２に入力される係数データの取り方を示したものであ
る。ここでは、例えば６シンボル、１２タップの係数を
使用し、シンボルレートの２倍のレートでフィルタリン
グを行うものとする。ここで、タップ係数は、図２に示
した乗算器ｋ１〜ｋ１２の係数データに対応する。図３
において、実線で示した各タップ係数ｈａ１〜ｈａ１２
と、シンボルレートの１／１６だけ時間的に前にずらし
て計算した破線で示すタップ係数ｈｂ１〜ｈｂ１２とで
フィルタリングの出力を比較すると、ＲＣＲＯＦフィル
タ１８，１９への同じ入力データに対してタップ係数ｈ
ｂ１〜ｈｂ１２によるフィルタリング出力はタップ係数
ｈａ１〜ｈａ１２のフィルタリング出力に対してシンボ
ルレートの１／１６だけ遅れたものとなる。ＲＣＲＯＦ
フィルタ１８，１９の位相制御は、この性質を利用す
る。すなわち、ＲＣＲＯＦフィルタ１８，１９は、タッ
プ係数を適切に制御することにより、出力信号の符号間
干渉を抑える波形整形を行うと共に、出力信号の位相制
御を行う。これにより、各タイムスロットごとの受信入
力信号は、各タイムスロットごとに位相制御され、シス
テムクロックに位相が一致することになる。

【００２５】図４は、タップ係数ｈａ６の係数をどのよ
うに選択するかによってＲＣＲＯＦフィルタ１８，１９
の出力がどのように変化するかを示したものである。図
４において、実線の矢印ｂ１は、位相が遅れる方向を示
し、矢印ｂ２は、位相が進む方向を示している。係数デ
ータｃｔで示す位置を中心とし、係数データｍ１の位置
はシンボルレートの１／１６だけ遅れ、フィルタ係数ｍ
７は、シンボルレートの７／１６だけ遅れる。また、フ
ィルタ係数ｐ１は、シンボルレートの１／１６だけ進
み、フィルタ係数ｐ８は、シンボルレートの８／１６だ
け進む。すなわち、シンボルレートの時間間隔におい
て、１／１６きざみで１６種のフィルタ係数ｍ７〜ｍ
１，ｃｔ，ｐ１〜ｐ８により位相を変化させる。ここ
で、説明の便宜上中心のタップ係数ｈａ６について説明
したが、タップ係数ｈａ６以外のタップ係数ｈａ１〜ｈ
ａ５及びタップ係数ｈａ７〜ｈａ１２も、同様に、図３
のように同一位相に変化させる。

【００２６】図５は、ＲＣＲＯＦ係数制御回路２１の係
数制御によって検波回路５の出力アイパターンがどのよ
うに変わるかを示したものである。ＲＣＲＯＦフィルタ
１８，１９が、図４に示したフィルタ係数ｃｔを用いた
とき、図５（Ｂ）に示す検波出力ＩＰ１が図５（Ａ）に
示すボーレートクロックＢＲＣＫの立ち上がりより１／
８だけ位相が遅れたものである場合、ＲＣＲＯＦフィル
タ１８，１９がシンボルレートの２／１６だけ進んだフ
ィルタ係数ｐ２を全てのタップに対して用いると、図５
（Ｂ）と同じ入力に対して、図５（Ｂ）の検波出力ＩＰ
１は、図５（Ｃ）に示す検波出力ＩＰ２となる。すなわ
ち、ボーレートクロックＢＲＣＫの立ち上がりと検波出
力ＩＰ２のアイパターンの目の位置が一致するようにな
る。

【００２７】次に、図６及び図７を参照して、図１に示
したＲＣＲＯＦ係数制御回路２１について説明する。

【００２８】図５で説明したように、図１の複数タイム
スロット制御回路２０からの４ビットの制御信号によっ
てＲＣＲＯＦフィルタ１８，１９のフィルタ係数を変化
させることにより、各タイムスロットの受信入力信号の
位相を変化し、システムクロックの２倍で同期している
ボーレートクロックの立ち上がりに検波出力のアイパタ
ーンをずらすことができる。ここで、図６に示すよう
に、ＲＣＲＯＦ係数制御回路２１は、例えばＲＯＭ５０
とデータバスで構成され、図７に示すように、複数タイ
ムスロット制御回路２０から出力される４ビットアドレ
スデータの制御信号に応じて、ＲＣＲＯＦ係数制御回路
２１は、予め記憶した８ビットから構成される１２個の
各タップ係数ｈａ１〜ｈａ１２の係数データを出力端子
ｏｕｔ１〜ｏｕｔ１２から出力する。ここで、図７のよ
うに、ＲＣＲＯＦ係数制御回路２１のＲＯＭ５０は、複
数タイムスロット制御回路２０からの４ビットアドレス
が１つ増す毎に検波出力がシンボルレートの１／１６だ
け遅れるようにフィルタ係数ｃｔ，ｍ１〜ｍ７，ｐ８〜
ｐ１が配置され、このフィルタ係数が加味されたタップ
係数ｈａ１〜ｈａ１２が出力される。すなわち、本実施
例においては、アドレス“００００”〜“１１１１”に
対し、それぞれ１６種類のフィルタ係数ｃｔ，ｍ１〜ｍ
７，ｐ８〜ｐ１が対応して用意してあるため、アドレス
を変え、適切なフィルタ係数を指定することにより、図
５で説明したようにシンボルレートの１／１６の細かさ
で任意に位相がシフトした検波出力を得ることができ
る。

【００２９】従って、図２に示したＲＣＲＯＦフィルタ
１８，１９において、Ａ／Ｄコンバータ２，７からの入
力データが順次遅延されると共に、順次遅延されたデー
タは、各乗算器ｋ１〜ｋ１２においてＲＣＲＯＦ係数制
御回路２１からの位相を制御するフィルタ係数を加味さ
れたタップ係数との乗算により、重み付けがなされ、乗
算器ｋ１〜ｋ１２の出力が加算回路７１で加算され、こ
の加算出力が図１に示した検波回路５に供給される。

【００３０】次に、図１に示したベースバンド信号受信
装置の動作を説明する。

【００３１】例えば、複数タイムスロット制御回路２０
から“００００”の４ビットアドレスの制御信号が供給
されると、ＲＣＲＯＦ係数制御回路２１は、フィルタ係
数ｃｔを加味したタップ係数ｈａ１〜ｈａ１２をＲＣＲ
ＯＦフィルタ１８，１９に供給する。ＲＣＲＯＦフィル
タ１８，１９は、ＲＣＲＯＦ係数制御回路２１からのタ
ップ係数ｈａ１〜ｈａ１２に基いてフィルタリングを行
う。このフィルタリングで得られた出力を検波回路５で
検波する。例えば、検波回路５の検波出力が、図５で説
明したような検波出力ＩＰ１である場合は、受信クロッ
ク再生回路１０が、検波出力のアイパターンがシンボル
レートの１／８だけボーレートクロックの立ち上がりに
遅れていることを、複数タイムスロット制御回路２０に
伝達する。複数タイムスロット制御回路２０は、このと
きの遅延位相量を保持しておき、次の、同一タイムスロ
ットを受けるときにアドレス“１１１０”をＲＣＲＯＦ
係数制御回路２１に対して出力する。ＲＣＲＯＦ係数制
御回路２１は、このアドレス“１１１０”に基いてフィ
ルタ係数ｐ２を加味したタップ係数ｈａ１〜ｈａ１２を
ＲＣＲＯＦフィルタ１８，１９に供給する。ＲＣＲＯＦ
フィルタ１８，１９は、供給されたタップ係数ｈａ１〜
ｈａ１２に基いてフィルタリングを行う。このフィルタ
リングで得られたデータが検波回路５で検波され、この
検出出力はボーレートクロックの立ち上がりに一致した
ものとなり、この結果、判定回路１１において正しい判
定が行えるようになる。

【００３２】このように、本実施例においては、符号間
干渉を抑圧するためのフィルタの係数を複数用意し、か
つこのフィルタ係数を各タイムスロット毎に変え、各タ
イムスロットの検波出力の位相補正を行う。そして、こ
の位相補正は、検波出力であるアイパターンの目の位置
に合わせる補正を行い、システムクロックの２倍に同期
したボーレートクロックの立ち上がりを一致させ、誤り
のない正しい判定を行うようにしている。

【００３３】尚、上記実施例においてはＲＣＲＯＦフィ
ルタを用いた場合について説明したが、これに限定され
るものではなく、例えばコサイン・ロール・オフ・フィ
ルタやバタワースフィルタなど他のフィルタを使用して
位相補正を行っても良い。

【００３４】

【発明の効果】以上説明したように、本発明は、符号間
干渉を抑圧するためのフィルタの係数を複数用意し、か
つこのフィルタの係数を各タイムスロット毎に変え、各
タイムスロットの検波出力の位相補正を行う。そして、
この位相補正は、検波出力であるアイパターンの目の位
置に合わせる補正を行い、システムクロックの２倍に同
期したボーレートクロックの立ち上がりを一致させ、誤
りのない正しい判定を行うようにしているので、Ａ／Ｄ
コンバータのクロックとタイミング調整を行うという複
雑な制御を必要とせず、簡単な制御で安定に動作するベ
ースバンド信号受信装置を提供することができるという
利点を有する。

【００３５】また、各タイムスロットごとの復調信号に
対して、その後の多重分離処理において、すでにシステ
ムクロックに同期していることから新たにシステムクロ
ックに同期させる必要がなく、受信装置全体として小型
かつ低消費電力の装置を実現できるという利点を有す
る。

【図面の簡単な説明】

【図１】本発明の一実施例であるベースバンド信号受信
装置の構成ブロック図。

【図２】フィルタの構成ブロック図。

【図３】ＲＣＲＯＦフィルタ係数による位相補正説明
図。

【図４】フィルタ内のフィルタ係数の種類と内容説明
図。

【図５】図１のベースバンド信号受信装置の位相補正動
作を説明する波形図。

【図６】ＲＣＲＯＦ係数制御回路の詳細構成ブロック
図。

【図７】ＲＣＲＯＦ係数制御回路内に記憶されているア
ドレスとフィルタ係数の対応を示すテーブル構成図。

【図８】従来のベースバンド信号受信装置を示す構成ブ
ロック図。

【図９】従来のベースバンド信号受信装置の要部を示す
ブロック図。

【図１０】従来のベースバンド信号受信装置の要部を示
すブロック図。

【符号の説明】

２、７Ａ／Ｄコンバータ５検波回路１０受信クロック再生回路１１判定回路１４Ｉ／Ｑ合成回路１８、１９ＲＣＲＯＦフィルタ２０複数タイムスロット制御回路２１ＲＣＲＯＦ係数制御回路２２受信再生回路

Claims

【特許請求の範囲】

【請求項１】ディジタル信号に変換された受信ベースバ
ンド信号をフィルタにより符号間干渉を抑圧して検波し
た検波出力から複数のタイムスロットの位相ずれを検出
し、該複数のタイムスロットの位相を補正し、受信装置
全体のシステムクロックに同期させて信号処理を行うベ
ースバンド信号受信装置において、前記検出された複数のタイムスロットの位相ずれに基づ
いて前記フィルタのフィルタ係数を制御し、前記複数の
タイムスロットの位相を補正するフィルタ係数制御手段
とを具備したことを特徴とするベースバンド信号受信装
置。
【請求項２】前記フィルタ係数制御手段は、位相補正量
に対応する複数前記フィルタのフィルタ係数を記憶する
記憶手段とを具備したことを特徴とする前記請求項１記
載のベースバンド信号受信装置。