JPH06204759A - Push-pull circuit - Google Patents

Push-pull circuit

Info

Publication number
JPH06204759A
JPH06204759A JP173793A JP173793A JPH06204759A JP H06204759 A JPH06204759 A JP H06204759A JP 173793 A JP173793 A JP 173793A JP 173793 A JP173793 A JP 173793A JP H06204759 A JPH06204759 A JP H06204759A
Authority
JP
Japan
Prior art keywords
transistor
push
current
input signal
pull
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP173793A
Other languages
Japanese (ja)
Inventor
Asao Yoshikawa
朝夫 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP173793A priority Critical patent/JPH06204759A/en
Publication of JPH06204759A publication Critical patent/JPH06204759A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To obtain a push-pull circuit capable eliminating distortion in an output waveform while suppressing power consumption for the entire output. CONSTITUTION:When a signal voltage to be outputted to an external load is applied from an input terminal 12 to based of a couple of NPN transistor(TR) Q1 and a PNP TR Q2 connected in common, voltages shifted by + or -1VBE with respect to an input signal level are generated in emitters of the TRs Q1, Q2 and given respectively to bases of a push TR Q4 and a pull TR Q3. Thus, the TR Q4 is turned on when an input signal is positive, from which a current nearly equal to a collector current IC4 is outputted, and the TR Q3 is turned on when an input signal is negative, to which a current nearly equal to a collector current IC3 is received, and then a signal of the same waveform as that of the input signal is outputted.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、いわゆるプッシュプル
回路に係わり、特に集積回路の出力段に設けられ、外部
に接続された低インピーダンス負荷を駆動するプッシュ
プル回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a so-called push-pull circuit, and more particularly to a push-pull circuit provided at an output stage of an integrated circuit and driving a low impedance load connected to the outside.

【0002】[0002]

【従来の技術】一般に、IC(集積回路)の出力端子に
低インピーダンスの負荷を接続する場合には、出力段
に、いわゆるエミッタフォロワ回路やボルテージフォロ
ワ回路等のバッファ回路が設けられ、これを通して出力
を取り出すようにすることにより、内部回路に与える影
響を軽減することができる。しかしながら、これらのバ
ッファ回路では、外部に接続された低インピーダンス負
荷に多くの電流が流れるため、バッファ回路を駆動する
定電流回路に十分な駆動電流が流れなくなり、出力波形
に歪みが生じる。これを防ぐためには、通常は定電流回
路に多くの駆動電流を流す必要があるが、これによりI
C全体の消費電力が多くなり、不経済になるとともに、
自己発熱量も増大する。
2. Description of the Related Art Generally, when a low-impedance load is connected to an output terminal of an IC (integrated circuit), a buffer circuit such as a so-called emitter follower circuit or a voltage follower circuit is provided at the output stage, and an output is provided through the buffer circuit. By taking out, it is possible to reduce the influence on the internal circuit. However, in these buffer circuits, a large amount of current flows in a low impedance load connected to the outside, so that a sufficient drive current does not flow in the constant current circuit that drives the buffer circuit, and the output waveform is distorted. In order to prevent this, it is usually necessary to flow a large amount of drive current through the constant current circuit.
As the power consumption of the entire C increases and becomes uneconomical,
The amount of self-heating also increases.

【0003】[0003]

【発明が解決しようとする課題】そこで、このような問
題の少ない回路として、図3に示すようなプッシュプル
回路が知られている。この回路には、エミッタを相互に
接続するとともにこれを出力端子28に接続したNPN
型のトランジスタ21とPNP型のトランジスタ22が
備えられている。トランジスタ21のベースは定電流源
25に接続され、コレクタは電源VCCに接続されてい
る。一方、トランジスタ22のベースはダイオード2
6,27を介して定電流源25に接続されるとともにコ
レクタを接地したPNP型トランジスタ23のエミッタ
に接続され、また、コレクタは接地されている。トラン
ジスタ23のベースには入力端子29から図4(a)に
示すような波形の信号電圧が入力されるようになってい
る。
Therefore, a push-pull circuit as shown in FIG. 3 is known as a circuit with few such problems. In this circuit, the emitters are connected to each other and the NPN is connected to the output terminal 28.
Type transistor 21 and PNP type transistor 22 are provided. The base of the transistor 21 is connected to the constant current source 25, and the collector is connected to the power supply Vcc. On the other hand, the base of the transistor 22 is the diode 2
It is connected to the constant current source 25 via 6, 27 and the emitter of the PNP transistor 23 whose collector is grounded, and the collector is grounded. A signal voltage having a waveform as shown in FIG. 4A is input to the base of the transistor 23 from the input terminal 29.

【0004】このような回路に図4(a)に示した信号
が入力されると、同図の符号Aで示した信号期間におい
てはトランジスタ23のコレクタ電流が流れないため、
トランジスタ21がオンしトランジスタ22はオフす
る。このため、出力端子28からはトランジスタ21の
コレクタ電流にほぼ等しい電流が出力され、外部の負荷
(接続せず)に流れるので、出力電圧は図4(b)の符
号A′で示すようD波形となる。
When the signal shown in FIG. 4 (a) is input to such a circuit, the collector current of the transistor 23 does not flow during the signal period indicated by the symbol A in FIG.
The transistor 21 turns on and the transistor 22 turns off. Therefore, a current substantially equal to the collector current of the transistor 21 is output from the output terminal 28 and flows to an external load (not connected), so that the output voltage has a D waveform as shown by symbol A ′ in FIG. 4B. Becomes

【0005】一方、図4(a)の符号Bで示した信号期
間においてはトランジスタ23のコレクタ電流が流れる
ためトランジスタ22がオンしトランジスタ21はオフ
する。このため、出力端子28からトランジスタ22の
コレクタ電流にほぼ等しい電流が流れ込むので、出力電
圧は図4(b)の符号B′で示すような波形となる。
On the other hand, in the signal period shown by reference character B in FIG. 4A, the collector current of the transistor 23 flows, so that the transistor 22 is turned on and the transistor 21 is turned off. For this reason, a current substantially equal to the collector current of the transistor 22 flows from the output terminal 28, so that the output voltage has a waveform as shown by symbol B'in FIG. 4 (b).

【0006】しかしながら、この回路では、プッシュ用
のトランジスタ21とプル用のトランジスタ22を共通
のトランジスタ23で駆動しているため、特に入力信号
の周波数が数百KHz以上の場合には、図4(b)のC
の部分にひげ状の波形歪みが出るという問題があった。
However, in this circuit, since the push transistor 21 and the pull transistor 22 are driven by the common transistor 23, in particular, when the frequency of the input signal is several hundred KHz or more, FIG. b) C
There was a problem that a whisker-like waveform distortion appears in the part of.

【0007】この発明は、かかる課題を解決するために
なされたもので、IC全体としての消費電力を抑えつ
つ、出力波形の歪みをなくすことができるプッシュプル
回路を得ることを目的とする。
The present invention has been made to solve the above problems, and an object thereof is to obtain a push-pull circuit capable of eliminating distortion of an output waveform while suppressing power consumption of the entire IC.

【0008】[0008]

【課題を解決するための手段】この発明に係るプッシュ
プル回路は、(i) 正弦波入力信号の正期間に対応して出
力端子から電流を出力するプッシュ用のトランジスタ
と、(ii)正弦波入力信号の負期間に対応して出力端子か
ら電流を取り込むプル用のトランジスタと、(iii) 正弦
波入力信号に応答してプッシュ用トランジスタの駆動を
制御するプッシュ駆動制御トランジスタと、(iv)正弦波
入力信号に応答してプル用トランジスタの駆動を制御す
るプル駆動制御トランジスタ、とを有するものである。
A push-pull circuit according to the present invention comprises: (i) a push transistor for outputting a current from an output terminal corresponding to a positive period of a sine wave input signal; and (ii) a sine wave A pull transistor that takes in current from the output terminal corresponding to the negative period of the input signal, (iii) a push drive control transistor that controls the drive of the push transistor in response to a sine wave input signal, and (iv) a sine A pull drive control transistor for controlling the drive of the pull transistor in response to the wave input signal.

【0009】[0009]

【作用】この発明に係るプッシュプル回路では、プッシ
ュ用トランジスタとプル用トランジスタの各々について
それぞれ別個に設けられた駆動制御用トランジスタによ
り駆動制御が行われることとなる。
In the push-pull circuit according to the present invention, drive control is performed by the drive control transistor provided separately for each of the push transistor and the pull transistor.

【0010】[0010]

【実施例】以下実施例につき本発明を詳細に説明する。EXAMPLES The present invention will be described in detail below with reference to examples.

【0011】図1は本発明の一実施例におけるプッシュ
プル回路を表わしたものである。この回路には、エミッ
タを相互に接続してこれを出力端子11に接続したNP
N型のトランジスタQ4 とPNP型のトランジスタQ3
が備えられている。トランジスタQ4 のベースは定電流
源13に接続されるとともにPNP型の駆動制御用のト
ランジスタQ2 のエミッタに接続され、コレクタは電源
VCCに接続されている。一方、トランジスタQ3 のベー
スは定電流源14に接続されるとともにNPN型の駆動
用トランジスタQ1 のエミッタに接続され、コレクタは
接地されている。トランジスタ23のベースには入力端
子29から図4(a)に示すような波形の信号電圧が入
力されるようになっている。駆動制御用のトランジスタ
Q2 のコレクタは接地され、トランジスタQ1 のコレク
タは電源VCCに接続されている。これらのトランジスタ
Q1 ,Q2 のベースは共に入力端子12に接続されてい
る。
FIG. 1 shows a push-pull circuit according to an embodiment of the present invention. This circuit has an NP in which the emitters are connected to each other and are connected to the output terminal 11.
N-type transistor Q4 and PNP-type transistor Q3
Is provided. The base of the transistor Q4 is connected to the constant current source 13 and also to the emitter of the PNP type drive control transistor Q2, and the collector is connected to the power supply VCC. On the other hand, the base of the transistor Q3 is connected to the constant current source 14 and also to the emitter of the NPN type driving transistor Q1, and the collector is grounded. A signal voltage having a waveform as shown in FIG. 4A is input to the base of the transistor 23 from the input terminal 29. The collector of the drive control transistor Q2 is grounded, and the collector of the transistor Q1 is connected to the power supply VCC. The bases of these transistors Q1 and Q2 are both connected to the input terminal 12.

【0012】以上のような構成のプッシュプル回路の動
作を説明する。入力端子12から図2に示すような波形
の信号が入力されると、同図(a)の符号Aで示した期
間においては、トランジスタQ1 のコレクタ電流IC1が
流れ、トランジスタQ2 のコレクタ電流IC2は流れな
い。これにより、プッシュ用トランジスタQ4 のベース
電位は入力信号電圧よりも1VBEだけ上昇し、トランジ
スタQ4 はオンとなる。また、プル用トランジスタQ3
のベース電位は降下しないためトランジスタQ3はオフ
となる。従って、この期間Aにおいては、トランジスタ
Q3 のコレクタ電流IC3は流れず、トランジスタQ4 の
コレクタ電流IC4のみが流れ、これにほぼ等しい電流が
出力端子11に接続された低インピーダンス負荷(図示
せず)を流れる。これにより、出力端子11の出力電圧
は図2(b)の符号A′で示したような波形となる。
The operation of the push-pull circuit having the above configuration will be described. When a signal having a waveform as shown in FIG. 2 is input from the input terminal 12, the collector current IC1 of the transistor Q1 flows and the collector current IC2 of the transistor Q2 changes during the period indicated by the symbol A in FIG. Not flowing. As a result, the base potential of the push transistor Q4 rises by 1VBE above the input signal voltage, and the transistor Q4 is turned on. Also, pulling transistor Q3
Since the base potential of the transistor Q3 does not drop, the transistor Q3 is turned off. Therefore, during this period A, the collector current IC3 of the transistor Q3 does not flow, only the collector current IC4 of the transistor Q4 flows, and a current substantially equal to this flows through a low impedance load (not shown) connected to the output terminal 11. Flowing. As a result, the output voltage of the output terminal 11 has a waveform as shown by the symbol A'in FIG.

【0013】一方、図2(a)の符号Bで示した期間に
おいては、トランジスタQ2 のコレクタ電流IC2が流
れ、トランジスタQ1 のコレクタ電流IC1は流れない。
これにより、プル用トランジスタQ3 のベース電位は1
VBEだけ降下し、トランジスタQ3 はオンとなる。ま
た、プッシュ用トランジスタQ4 のベース電位は上昇し
ないためトランジスタQ4 はオフとなる。従って、この
期間Bでは、トランジスタQ4 にはコレクタ電流IC4は
流れず、トランジスタQ3 のコレクタ電流IC3のみが流
れ、これにほぼ等しい電流が外部の低インピーダンス負
荷から出力端子11を経て流入する。これにより、出力
端子11の出力電圧は図2(b)の符号B′で示したよ
うな波形となる。
On the other hand, during the period indicated by the symbol B in FIG. 2A, the collector current IC2 of the transistor Q2 flows, but the collector current IC1 of the transistor Q1 does not flow.
As a result, the base potential of the pulling transistor Q3 is 1
It drops by VBE and transistor Q3 turns on. Further, since the base potential of the pushing transistor Q4 does not rise, the transistor Q4 is turned off. Therefore, during this period B, the collector current IC4 does not flow through the transistor Q4, only the collector current IC3 of the transistor Q3 flows, and a current substantially equal to this flows from the external low impedance load through the output terminal 11. As a result, the output voltage of the output terminal 11 has a waveform as shown by the symbol B'in FIG. 2 (b).

【0014】このように、本実施例では、ベースを共通
接続した1対のNPNトランジスタQ1 とPNPトラン
ジスタQ2 のベースに、外部負荷に出力すべき信号電圧
を印加して、この信号レベルに対してそれぞれ±1VBE
シフトした電圧を出力し、その各出力電圧をプッシュ用
トランジスタQ4 及びプル用トランジスタQ3 のベース
にそれぞれ与えてこれらのトランジスタを駆動する構成
としている。従って、出力端子に低インピーダンス負荷
を接続する場合であっても、出力端を駆動させるための
低電流回路が不要となるため、接続された負荷で消費さ
れる電流分だけを供給することとなる。これにより、出
力電流の不足による波形歪みは本質的に生じ得ない。
As described above, in the present embodiment, the signal voltage to be output to the external load is applied to the bases of the pair of NPN transistor Q1 and PNP transistor Q2 whose bases are commonly connected, and the signal level is output with respect to this signal level. ± 1VBE each
The shifted voltage is output, and each output voltage is applied to the bases of the push transistor Q4 and the pull transistor Q3 to drive these transistors. Therefore, even when a low impedance load is connected to the output terminal, a low current circuit for driving the output end is not required, and only the current consumed by the connected load is supplied. . As a result, waveform distortion due to insufficient output current cannot occur essentially.

【0015】また、負荷に連動して必要な分だけの電流
を供給するため、エミッタフォロワの場合のように、出
力段で常時大きな消費電流を流す必要もなく、IC内部
の消費電流を大幅に減少させることができる。因みに、
同一負荷での消費電流量を測定したところ、エミッタフ
ォロワ型では駆動用定電流回路に要した電流が200〜
250μAであったのに対し、本実施例のプッシュプル
回路では15〜20μAであり、小さい消費電流で十分
安定した出力を得ることができた。
Further, since a required amount of current is supplied in association with the load, it is not necessary to constantly supply a large current consumption at the output stage as in the case of the emitter follower, and the current consumption inside the IC is greatly increased. Can be reduced. By the way,
When the current consumption under the same load was measured, the current required for the driving constant current circuit was 200 to 200 for the emitter follower type.
While it was 250 μA, it was 15 to 20 μA in the push-pull circuit of this embodiment, and a sufficiently stable output could be obtained with a small current consumption.

【0016】また、従来のプッシュプル回路の場合と異
なり、数MHz帯の周波数の入力信号に対しても、ひげ
状の波形歪みの発生は認められなかった。さらに、出力
のダイナミックレンジの改善も認められた。
Further, unlike the case of the conventional push-pull circuit, the occurrence of whisker-like waveform distortion was not recognized even for an input signal having a frequency of several MHz band. Furthermore, the improvement of the output dynamic range was also recognized.

【0017】[0017]

【発明の効果】以上説明したように、本発明によれば、
プッシュ用トランジスタとプル用トランジスタの各々に
ついて駆動制御用トランジスタをそれぞれ別個に設け、
これらにより駆動制御を独立して行うこととしたので、
従来のプッシュプル回路の場合のように、高周波入力信
号の場合にも波形歪みが生じないという効果がある。
As described above, according to the present invention,
A drive control transistor is separately provided for each of the push transistor and the pull transistor,
Since it was decided to perform drive control independently by these,
As in the case of the conventional push-pull circuit, there is an effect that waveform distortion does not occur even in the case of a high frequency input signal.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例におけるプッシュプル回路を
示す回路図である。
FIG. 1 is a circuit diagram showing a push-pull circuit according to an embodiment of the present invention.

【図2】図1のプッシュプル回路の入力信号と出力信号
の波形を示す説明図である。
FIG. 2 is an explanatory diagram showing waveforms of an input signal and an output signal of the push-pull circuit of FIG.

【図3】従来の一実施例におけるプッシュプル回路を示
す回路図である。
FIG. 3 is a circuit diagram showing a push-pull circuit in a conventional example.

【図4】図3のプッシュプル回路の入力信号と出力信号
の波形を示す説明図である。
FIG. 4 is an explanatory diagram showing waveforms of an input signal and an output signal of the push-pull circuit of FIG.

【符号の説明】[Explanation of symbols]

11 出力端子 12 入力端子 13,14 定電流源 Q1 NPN型トランジスタ(プル駆動制御用) Q2 PNP型トランジスタ(プッシュ駆動制御用) Q3 PNP型トランジスタ(プル用トランジスタ) Q4 NPN型トランジスタ(プッシュ用トランジス
タ)
11 output terminal 12 input terminal 13 and 14 constant current source Q1 NPN transistor (for pull drive control) Q2 PNP transistor (for push drive control) Q3 PNP transistor (pull transistor) Q4 NPN transistor (push transistor)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 正弦波入力信号の正期間に対応して前記
出力端子から電流を出力するプッシュ用のトランジスタ
と、 前記正弦波入力信号の負期間に対応して前記出力端子か
ら電流を取り込むプル用のトランジスタと、 前記正弦波入力信号に応答して前記プッシュ用トランジ
スタの駆動を制御するプッシュ駆動制御トランジスタ
と、 前記正弦波入力信号に応答して前記プル用トランジスタ
の駆動を制御するプル駆動制御トランジスタと、 を具備することを特徴とするプッシュプル回路。
1. A push transistor that outputs a current from the output terminal in correspondence with a positive period of a sine wave input signal, and a pull transistor that takes in a current from the output terminal in response to a negative period of the sine wave input signal. Drive transistor, a push drive control transistor for controlling drive of the push transistor in response to the sine wave input signal, and a pull drive control for controlling drive of the pull transistor in response to the sine wave input signal. A push-pull circuit comprising: a transistor.
JP173793A 1993-01-08 1993-01-08 Push-pull circuit Pending JPH06204759A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP173793A JPH06204759A (en) 1993-01-08 1993-01-08 Push-pull circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP173793A JPH06204759A (en) 1993-01-08 1993-01-08 Push-pull circuit

Publications (1)

Publication Number Publication Date
JPH06204759A true JPH06204759A (en) 1994-07-22

Family

ID=11509884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP173793A Pending JPH06204759A (en) 1993-01-08 1993-01-08 Push-pull circuit

Country Status (1)

Country Link
JP (1) JPH06204759A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002542700A (en) * 1999-04-16 2002-12-10 ザット コーポレーション Improved operational amplifier output stage

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002542700A (en) * 1999-04-16 2002-12-10 ザット コーポレーション Improved operational amplifier output stage
JP4718016B2 (en) * 1999-04-16 2011-07-06 ザット コーポレーション Improved operational amplifier output stage

Similar Documents

Publication Publication Date Title
JPH0229169A (en) Wide band ab class crt cathode drive circuit
US4165494A (en) Bi-state linear amplifier
US4827158A (en) Output circuit used in an output stage where large current and large output amplitude are required
JPH06204759A (en) Push-pull circuit
US4706039A (en) Amplifier arrangement
JP2004032619A (en) Operational amplifier circuit
US5285170A (en) Operational amplifier with all NPN transistor output stage
JP3847628B2 (en) Low voltage drive circuit and method
JP3276137B2 (en) Crystal oscillation circuit
JP3310890B2 (en) Class B output amplifier circuit
JP3310889B2 (en) Class B output amplifier circuit
KR860009553A (en) Low Voltage Digital to Analog Converters
JP3990183B2 (en) Power supply circuit and semiconductor integrated circuit
JPH11136048A (en) Btl amplifier circuit
JP2762333B2 (en) Amplifier circuit and signal amplifier IC
JPH0786895A (en) Output circuit
JPH11177401A (en) Switching circuit
JP2842483B2 (en) High frequency pulse power amplifier
US20060055437A1 (en) Driver circuit
JPS6110333Y2 (en)
JPH036022Y2 (en)
JP2000106507A (en) Voltage amplifier
JP2585098B2 (en) Interface for bipolar logic elements
JPH0888813A (en) Horizontal frequency control circuit
JPH0685636A (en) Output circuit