JPH06204207A - 半導体材料を選択的にエッチングする方法 - Google Patents

半導体材料を選択的にエッチングする方法

Info

Publication number
JPH06204207A
JPH06204207A JP4055324A JP5532492A JPH06204207A JP H06204207 A JPH06204207 A JP H06204207A JP 4055324 A JP4055324 A JP 4055324A JP 5532492 A JP5532492 A JP 5532492A JP H06204207 A JPH06204207 A JP H06204207A
Authority
JP
Japan
Prior art keywords
region
type
junction
type region
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4055324A
Other languages
English (en)
Inventor
Su-Chee S Wang
スー−チー・サイモン・ワン
Vincent M Mcneil
ビンセント・モーリス・マクニール
Martin A Schmidt
マーティン・アーノルド・シュミット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motors Liquidation Co
Massachusetts Institute of Technology
Original Assignee
Motors Liquidation Co
Massachusetts Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motors Liquidation Co, Massachusetts Institute of Technology filed Critical Motors Liquidation Co
Publication of JPH06204207A publication Critical patent/JPH06204207A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/924—To facilitate selective etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【目的】 半導体材料のウエーハの一部を、該基材が所
望の厚みになるまで選択的にエッチングし、薄い半導体
ウエーハを形成する方法を提供する。 【構成】 ウエーハ１８は、ｐ形の領域２２及びこれに
隣接するｎ形の領域２０から成るｐｎ接合２４を備え
る。両領域は共に化学的エッチング剤１４の中に浸漬さ
れ、ｐ形の領域の表面２２ａはエッチング剤に露呈され
る。第１の電圧値及び第２の電圧値を有する時間に対し
て変化する電圧波形を、エッチング剤を介してｐｎ接合
に印加する。第１の電圧値は、ｐｎ接合の前後にゼロの
順方向バイアスを生じ、第２の電圧値は、ｐｎ接合の前
後に逆方向バイアスを生ずる。ｐ形の領域は、ｎ形の領
域に達するまで、エッチング剤により除去される。従っ
てｐ形の領域は概ね除去される。その結果生ずるｎ形の
領域を流れる電流によりｎ形の領域の表面に不活性化層
が形成され、この不活性化層がそれ以上のエッチングを
停止させる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、シリコン等の半導体材
料を電気化学的にかつ選択的にエッチングする方法に関
し、より詳細には、エッチングを自動的に停止して半導
体がエッチングされる厚みを制御することのできるシリ
コン基材を電気化学的にエッチングする方法に関する。
【０００２】
【従来の技術】電子技術分野においては、単結晶シリコ
ンの非常に薄い基材の用途は多数存在する。例えば、
「自動車用の圧力センサ（Ａ Ｐｒｅｓｓｕｒｅ Ｓｅ
ｎｓｏｒｆｏｒ Ａｕｔｏｍｏｔｉｖｅ Ａｐｐｌｉｃ
ａｔｉｏｎ）」と題するＪ．Ａ．オークス（Ｏａｋｅ
ｓ）の報告（自動車用電子部品に関する第３回国際会議
の議事録（Ｐｒｏｃｅｅｄｉｎｇｓ Ｏｆ Ｔｈｉｒｄ
Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ
Ｏｎ Ａｕｔｏｍｏｔｉｖｅ Ｅｃｌｅｃｔｒｏｎｉ
ｃｓ）１９８１年１０月、１４３−１４９ページ）に
は、単結晶シリコンから形成され、薄いダイアフラム領
域を有する圧力センサが記載されている。このオークス
の圧力センサの薄いダイアフラム領域等の薄いシリコン
基材を形成するためには、厚みのあるシリコン基材を所
望の厚みまでエッチングしている。
【０００３】従来は、異方性のエッチング技術を用いて
シリコンの基材を形成していたが、その理由は、そのよ
うなエッチング技術は十分に高いｐＨ値のエッチング剤
の中で、＜１００＞及び＜１１０＞平面等の平面に沿っ
てではなく、＜１１１＞平面等の特定の結晶面に沿っ
て、よりゆっくりと選択的にエッチングを行うからであ
る。代表的なエッチング剤としては、ＫＯＨ、ＮａＯ
Ｈ、ＬｉＯＨ、ＣｓＯＨ、ＮＨ4ＯＨ、エチレンジアミ
ン・ピロカテコール及びヒドラジンがある。これらのエ
ッチング剤の結晶方向の選択性に加えて、共にエッチン
グ剤の中に浸漬されたシリコン基材と電極との間に印加
される十分に高い一定の正のバイアスにより、シリコン
基材の表面に二酸化ケイ素の層を形成させる電流が生じ
る。二酸化ケイ素の層はエッチングに対する耐久性を有
しており、従ってシリコン基材のエッチングを効果的に
防止する。この現象は、「電気化学的なエッチングの停
止」と呼称される。シリコン基材の表面を不動態化する
ために必要とされるバイアスは、「不動態化電位（電
圧）」と呼ばれる。
【０００４】電気化学的なエッチングの停止は、ｎ形の
導電性を有する領域及びこれに隣接するｐ形の領域から
成り上記ｐ形の領域及びｎ形の領域によりｐｎ接合を形
成するシリコン基材から出発して、シリコン基材を形成
するために用いられてきた。ｎ形の領域は、薄い基材に
望ましい厚みで形成される。出発基材は、ｐ形の領域の
表面をエッチングされるように露呈した状態で化学的エ
ッチング剤の中に定置され、出発基材のｎ形の導電性を
有する領域と上記出発基材から隔置された化学的エッチ
ング剤の中の電極との間に一定の電圧が印加される。こ
の一定の電圧は、理想的にはｐ形及びｎ形の領域に何等
電流が流れ込まないように、ｐｎ接合を反対にバイアス
する。ｐ形の領域は、この領域が完全に取り除かれるま
で、化学的エッチング剤によって異方性のエッチングを
受けて取り除かれる。ｐ形の領域が完全に取り除かれた
後（エッチングにより取り除かれた後）に、ｎ形の領域
がエッチング剤に露呈される。これによりｎ形の領域
は、電流を生じさせる電圧を有する相対的に低い抵抗値
の抵抗として作用する。不動態化層（例えば二酸化ケイ
素の）の形成を容易にする電圧にあるｎ形の領域を通る
電流により、化学的なエッチングを停止させる二酸化ケ
イ素の不動態化層がｎ形の領域の表面上に形成される。
これにより、所望の厚みを有する薄いシリコン基材が残
る。
【０００５】上述のタイプの電気化学的なエッチングに
おける問題は、幾つかのバイアスが反転されたｐｎ接合
が、他のｐｎ接合よりもかなり大きな漏洩を示す（すな
わち、反対方向に電流を伝達する）ことである。この漏
洩は、ロット毎にかなり変化するｐｎ接合の逆抵抗の結
果である。その結果、ｐ形の領域の表面の電圧は、ｐｎ
接合のロット毎に変化する。ｐｎ接合を電流が流れまた
ｐ形の領域のエッチング表面に十分な正の電圧がある
と、不動態化層がｐ形の領域の上に形成され、該不動態
化層は、それ以上のエッチングを遮断し、これにより所
望の厚みの半導体ウエーハを得ることを阻害する。
【０００６】
【発明が解決しようとする課題及び課題を解決するため
の手段】電気化学的なエッチング技術を、ｐｎ接合を通
る逆バイアスの漏洩の変動に比較的敏感でないｐｎ接合
に用いることが望ましい。
【０００７】上記目的のために、本発明は、ｎ形の半導
体領域及び該ｎ形の半導体領域に隣接するｐ形の半導体
領域から成るｐｎ接合のｐ形の導電性を有する半導体領
域の一部を、上記ｐｎ接合を化学的エッチング剤の中に
定置することにより、除去する方法において、上記ｐｎ
接合間に時間に対して変化する電圧波形を印加する段階
を備え、該時間に対して変化する電圧波形の電圧値を、
上記ｐｎ接合間に実質的にゼロの順方向バイアスをもた
らす第１のレベルから、上記ｐｎ接合間に逆方向バイア
ス電圧をもたらす第２のレベルまで変化させ、これによ
りｐ形の半導体領域の一部をエッチングすることを特徴
とする方法を提供する。
【０００８】本発明は、半導体材料の基材を電気化学的
にかつ選択的にエッチングする方法を提供し、この方法
においては、第１の電圧値及び第２の電圧値を有する時
間に対して変化する電圧を、化学的エッチング剤に露呈
された上記基材に印加する。これにより、ｐ形の導電性
を有する基材の一部を選択的に取り除くと同時に、上記
ｎ形の導電性を有する領域に到達するとエッチングを停
止する。
【０００９】本発明のある観点によれば、本発明は、ｎ
形の半導体領域及び該半導体領域に隣接するｐ形の領域
から成るｐｎ接合のｐ形の導電性を有する半導体領域の
一部を取り除く方法を提供する。この方法は、ｐｎ接合
を化学的エッチング剤の中に定置する段階と、時間に対
して変化する電圧波形を上記ｐｎ接合間に印加する段階
とを備え、上記時間に対して変化する電圧波形の電圧値
は、ｐｎ接合間に実質的にゼロの順方向バイアスをもた
らす第１のレベルから、ｐｎ接合間に逆方向バイアスを
もたらし上記ｐ形の領域の一部をエッチングにより取り
除く第２のレベルまで変化する。
【００１０】本発明の他の観点によれば、本発明は、ｎ
形の半導体領域及びこの半導体領域に隣接するｐ形の領
域から成るｐｎ接合のｐ形の導電性を有する半導体領域
の一部を取り除く方法を提供する。この方法は、ｐｎ接
合を化学的エッチング剤の中に定置する段階と、ｐｎ接
合間に時間に対して変化する電圧波形を印加する段階と
からなり、上記時間に対して変化する電圧波形の電圧値
は、ｎ形及びｐ形の両方の領域を不動態化するに必要な
電位よりも低い第１のレベルから、ｎ形の領域を不動態
化するに必要な電位よりも高い第２のレベルまで変化す
る。
【００１１】
【実施例】次に、本発明の実施例を、図面を参照して以
下に詳細に説明する。
【００１２】図面は必ずしも実際の寸法通りに描かれた
ものではないことを理解する必要がある。
【００１３】図１を参照すると、電気化学的なエッチン
グ装置１０が示されており、このエッチング装置は、シ
リコンをエッチングするために有用であって、本発明の
方法を実施するために用いることができる。装置１０
は、化学的な液体エッチング剤１４を保有する容器１２
を備えている。ウエーハ支持電極１６が容器１２の中に
あって、この支持電極は、シリコン等のエッチングすべ
き半導体材料製のウエーハ１８をその上に有している。
ウエーハ１８は、このウエーハを横断するｎ形の導電性
を有する領域２０と、該領域２０に隣接してｐｎ接合２
４を形成するｐ形の導電性を有する領域２２とを有して
いる。ウエーハ支持電極１６は領域２０に対して物理的
かつ電気的な接触を形成するが、液体の化学的エッチン
グ剤１４からは、マスキング層２５によって分離されて
いる。ｎ形の領域２０は、形成すべき半導体の所望の厚
みに等しい厚みを有している。ウエーハ１８は、ｎ形の
領域２０がウエーハ支持電極１６に接し、一方ｐ形の領
域２２がその表面２２ａに沿って液体の化学的エッチン
グ剤１４に露呈するように、ウエーハ支持電極１６に取
り付けられている。ｐ形の領域２２の一部だけを取り除
く場合には、マスキング層２５は、ｐ形の領域２２の表
面２２ａを除いてウエーハ１８の周囲に塗布される。
【００１４】液体の化学的エッチング剤１４の中に対向
電極２６が設けられており、該対向電極はウエーハ１８
から隔置されている。対向電極２６及びウエーハ支持電
極は、ポテンシオスタット２８に電気的に接続されてい
る。照合電極３０が、液体の化学的エッチング剤の中で
対向電極２６とウエーハ１８の間に位置している。照合
電極３０もポテンシオスタット２８に電気的に接続され
ており、これにより、ウエーハ支持電極１６と対向電極
２６の間の電圧を調節することができる。ウエーハ支持
電極１６と対向電極２６の間の電圧を調節することによ
り、ウエーハ支持電極１６と照合電極３０の間の電圧を
所望の値にすることができる。
【００１５】装置１０の従来技術の操作においては、固
定バイアス（電圧）をウエーハ支持電極１６と対向電極
２６の間に与え、これによりバイアスｐｎ接合２４を反
転させる。ｐｎ接合２４を流れる電流はほとんどなく、
従って表面２２ａ上には不動態化層がないのが理想的で
ある。このような状態において、ｐ形の領域２２の表面
２２ａは、ｎ形の領域２０が液体の化学的エッチング剤
１４に露呈されるまで、エッチングされる。ｎ形の領域
２０の表面が液体の化学的エッチング剤１４に露呈され
るるとすぐに、ｐｎ接合２４が除去され、電流がウエー
ハ支持電極１６からｎ形の領域２０を通って液体の化学
的エッチング剤１４に流れ始める。ｎ形の領域２０を通
って液体の化学的エッチング剤１４に電流が流れてお
り、また領域２０の露呈された表面の電圧がｎ形のシリ
コンの不動態化電位よりも大きい場合には、二酸化ケイ
素の保護層が領域２０の露呈された表面上に形成され
る。この二酸化ケイ素層は、エッチングに対して耐性を
有するので、領域２０がさらにエッチングされるのを防
止する。図１の装置１０の操作に関する上記従来技術の
方法における重大な問題点は、ｐｎ接合２４を通って逆
方向バイアスが漏洩することである。この逆方向バイア
スの漏洩を予測することは困難であり、ある場合におい
ては必要とされるよりも低いｐｎ接合２４の逆方向バイ
アスの抵抗を示す。逆方向バイアスの抵抗が低下する結
果、ｐｎ接合２４間における電圧降下は減少し、またこ
れにより、表面２２ａにおける電圧は、ｐ形のシリコン
の不動態化電位よりも相対的に高くなる。その結果、表
面２２ａ上には二酸化ケイ素の不動態化層が形成され、
該不動態化層はそれ以上のエッチングを防止し、従って
領域２０の表面を露呈するために領域２２の一部を完全
に除去するという最終的に必要とされる結果を得ること
ができない。
【００１６】本発明の方法は、液体の化学的エッチング
剤の中に、単結晶型のシリコン等の、反対の導電性すな
わちｎ形の導電性及びｐ形の導電性の隣接する領域を有
する半導体材料を定置し、これら両方の領域の間にｐｎ
接合を形成する段階を備えている。半導体材料は、ｐ形
の領域を液体の化学的エッチング剤に露呈した状態で定
置される。半導体材料と、液体の化学的エッチング剤の
中にあって半導体材料から隔置される電極との間に時間
に対して変化する波形（バイアス）を与える。その波形
は、照合電極３０としてＡｇ／ＡｇＣｌ電極を用いて、
２つの電圧レベル例えばー１．６ボルト及び０ボルトの
間で変化させる。電圧は、ｐ形の領域がエッチングを受
けｎ形の領域がエッチングを受けないいかなる速度にお
いても、上記２つの電圧の間で走査すなわちスキャンす
ることができる。この速度は、０．１ｍＶ／秒から１０
０Ｖ／秒まで変えることができる。種々のスキャン速度
において、ｐ形の領域及びｎ形の領域の間の選択的なエ
ッチングを変えることができる。電圧は、三角形、正弦
曲線型あるいはパルス型の種々の波形に沿ってスキャン
させることができる。半導体材料を効果的にエッチング
することができる範囲において、液体の化学的エッチン
グ剤の種類、その濃度及び温度を変えることができる。
シリコンに対しては、ＫＯＨ、ＮａＯＨ、ＬｉＯＨ、Ｃ
ｓＯＨ、ＮＨ4ＯＨ、エチレンジアミン・ピロカテコー
ル及びヒドラジン等のエッチング剤を、５乃至９５％の
濃度及び１０°Ｃ乃至１２０°Ｃの間の温度で用いるこ
とができる。
【００１７】本発明の方法に従って図１のエッチング装
置１０を作動させる際には、ウエーハ１８のｐ形の領域
２２の露呈された部分を液体の化学的エッチング剤１４
でエッチングする。図２は、対向電極２６と比較された
ポテンシオスタット２８によってウエーハ支持電極１６
に印加される波形を、電圧対時間の関係で表すグラフを
示している。波形の電圧値は、Ａｇ／ＡｇＣｌ電極であ
る照合電極３０と比較した場合に、−０．５ボルト及び
−１．６ボルトである。−１．６ボルトの電圧値は、ゼ
ロの順方向バイアスを有し実質的に電流の流れないｐｎ
接合２４を生ずる。−０．５ボルトの電圧値は、約０．
９ボルトで逆方向にバイアスされたｐｎ接合２４を生ず
る。従って、ｐｎ接合２４は、領域２０から領域２２へ
流れる漏洩電流を有することができる。ウエーハ支持電
極１６に印加される波形の電圧値は、−１．６ボルト及
び０ボルトとすることができる。
【００１８】次に図３を参照すると、ウエーハ支持電極
１６に印加される図２の電圧波形と対向電極２６に印加
される０ボルトを有する場合の、図１の装置１０のほぼ
等価の電気回路が示されている。この等価の回路はｐｎ
接合２４の逆方向バイアス抵抗Ｒｒｂを備えており、該
バイアス抵抗Ｒｒｂは、表面２２ａの液体の化学的エッ
チング剤１４との接触抵抗Ｒｃ、及びｐ形の層２２の表
面２２ａと液体の化学的エッチング剤１４の間のキャパ
シタンスＣｅ−ｐの並列結合体と直列に接続されてお
り、上記バイアス抵抗Ｒｒｂ及び並列結合体は、液体の
化学的エッチング剤１４の抵抗Ｒｅと直列に接続されて
いる。抵抗Ｒｒｂに付された矢印は、逆方向のバイアス
を受けるｐｎ接合の抵抗は、ｐｎ接合２４のロット毎に
かなり変化することを表している。逆方向バイアスを受
けるｐｎ接合のＲｒｂに並列なキャパシタンスが存在す
るが、このキャパシタンスは、一般にこの用途において
は無視し得る程度の値であるので図示していないことを
注記しておく。
【００１９】上に議論した従来技術の方法においては、
ウエーハ支持電極１６と対向電極２６の間に一定の直流
（ＤＣ）電圧が印加されるので、Ｃｅ−ｐは作動におい
ては何ら実質的な役割を果たさない。一般に、Ｒｒｂ及
びＲｃは比較的大きな抵抗値を有し、またＲｅは比較的
小さな抵抗値を有する。従って、ｐｎ接合２４を逆方向
に電流が流れる時には、Ｒｒｂの変動は表面２２ａの電
圧に望ましくない大きな変化を生ぜしめる。この電流
は、ｐ形のシリコンの不動態化電位よりも大きな電圧を
有する領域２０に接続されると、ｐ形の領域２２の不動
態化層を形成し、この不動態化層はｐ形の領域のそれ以
上のエッチングを阻止する。
【００２０】Ｃｅ−ｐのインピーダンスは、使用するエ
ッチング剤のタイプ、温度及び濃度の関数であり、その
値は、ウエーハ支持電極１６及び対向電極２６に印加さ
れる波形の周波数に反比例する。従って、液体の化学的
エッチング剤１４及び印加される波形の周波数を適当に
選定することによりＣｅ−ｐのインピーダンスを制御す
る。Ｃｅ−ｐはＲｃと並列であるために、並列結合体の
インピーダンスは、より低いインピーダンスを有する要
素によって制御される。従って、Ｃｅ−ｐのインピーダ
ンスが低ければ、Ｃｅ−ｐ及びＲｃの並列結合体はより
小さくなる。この並列結合体の低いインピーダンスは、
Ｒｅの相対的に低いインピーダンスと直列に接続され、
従って、等価のインピーダンスはＲｒｂのインピーダン
スに比較して相対的に低い。結局、表面２２ａの電圧
は、Ｒｒｂの値に変動があっても、対向電極２６の電圧
に近く追従する。従って、本発明の方法を用いると、従
来技術の方法に比較して、表面２２ａの電圧をｐ形のシ
リコンの不動態化電位よりもより負の側のレベルに容易
に維持することができ、従ってその効率を増加すること
ができると共に製造コストを低減することができる。
【００２１】このＣｅ−ｐの認識及びＣｅ−ｐを利用す
るためのＡＣバイアス波形の使用により、不動態化層が
形成される前に領域２２を通して完全にエッチングする
ことが可能となり、従って効率を向上させると共に製造
コストを低減させる。
【００２２】次に図４を参照すると、本発明の方法を用
いてｐ形の領域２２が完全にエッチングされた後の装置
１０が示されている。ウエーハ支持電極１６及び対向電
極２６の電圧がｎ形の領域２０を通る電流を生じてお
り、該電流は、ｎ形の領域２０の表面に二酸化ケイ素の
不動態化層（例えば二酸化ケイ素）３２を形成する。こ
れによりエッチングが停止し、ウエーハ１８に所望の厚
みの部分を残す。図２の電圧波形の周波数を十分に大き
くし、これにより、低い電圧値においてあるいは低い電
圧値付近において、不動態化層３２が完全にエッチング
されてその下側のシリコンをエッチング剤に露呈させる
には十分な時間がないようにしなければならない。ウエ
ーハ１８から取り除かれたｐ形の層２２の中央部を有す
るウエーハ１８は、圧力センサのベース部分の役割を果
たすことができ、ｎ形の領域の露呈された部分はダイア
フラムとして作用する。
【００２３】実験においては、ｐ形の導電性を有する単
結晶シリコン製のウエーハを、６０°Ｃの温度にあるＣ
ｓＯＨの５０％水溶液である液体の化学的エッチング剤
１４の中にあるウエーハ支持電極１６上に定置した。白
金の対向電極２６及びＡｇ／ＡｇＣｌの照合電極３０を
液体の化学的エッチング剤１４の中に浸した。ウエーハ
支持電極１６と対向電極２６との間にバイアス電圧を印
加し、またポテンシオスタット２８を用いて電圧を変化
させ、ウエーハ支持電極と照合電極３０の間で測定した
場合に−１．６ボルト及び−０．０５ボルトの間の三角
形の波形に沿ってスキャンを提供した。使用したポテン
シオスタット２８は、ＥＧ＆ＧＡモデル番号２７３であ
る。スキャン速度は２０ｍＶ／秒であり、このスキャン
速度はポテンシオスタット２８によって制御した。連続
的なスキャンの下で、ｐ形のウエーハはＣｓＯＨの５０
％溶液中では不動態化せず、１時間当たり１１μｍ（マ
イクロメートル）の速度でエッチングされた。このエッ
チング速度は、電圧を印加せずに６０°ＣのＣｓＯＨ５
０％溶液中で測定したエッチング装置と同一である。し
かしながら、同一の条件で処理したｎ形のウエーハは、
連続的なスキャンの下で不動態化し、そのエッチング速
度は無視し得る値であった。従って、隣接するｐ形及び
ｎ形の領域を有する基材を、電圧の連続的なスキャン行
いながら化学的にエッチングすると、ｐ形の層は完全に
除去され、エッチングは、不動態化層が形成された時
に、ｎ形の領域で停止する。
【００２４】上に説明した発明は、化学的にエッチング
することができまた電流を通した時に不動態化層を選択
的に形成するシリコン以外の他の半導体材料製の半導体
にも用いることができる。
【図面の簡単な説明】
【図１】本発明の方法を実施するために用いることがで
きる装置の概略図である。
【図２】本発明の方法に従って図１の装置に印加される
電圧波形を示す図である。
【図３】本発明の方法を用いる際の図１の装置の電気的
な等価物を示す図である。
【図４】エッチングされた後の半導体を示す図１と同様
の概略図である。
【符号の説明】
１０ 装置 １４ 化学的エッチング剤 １６ 第１の電極（ウエーハ支持電極） １８ ウエーハ ２０ ｎ形の領域 ２２ ｐ形の領域 ２４ ｐｎ接合 ２５ 保護カバー ２６ 第２の電極（反対電極） ３２ 不動態化層
───────────────────────────────────────────────────── フロントページの続き (71)出願人 591013573 マサチューセッツ・インスティチュート・ オブ・テクノロジー ＭＡＳＳＡＣＨＵＳＥＴＴＳ ＩＮＳＴＩ ＴＵＴＥ ＯＦ ＴＥＣＨＮＯＬＯＧＹ アメリカ合衆国マサチューセッツ州02139, ケンブリッジ，マサチューセッツ・アベ ニュー 77 (72)発明者 スー−チー・サイモン・ワン アメリカ合衆国ミシガン州48310，スター リング・ハイツ，アードモア・ドライブ 4623 (72)発明者 ビンセント・モーリス・マクニール アメリカ合衆国マサチューセッツ州02143, サマーヴィル，ハリソン・ストリート 43 (72)発明者 マーティン・アーノルド・シュミット アメリカ合衆国マサチューセッツ州01867, レディング，ディアリング・ストリート 60

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 ｎ形の半導体領域（２０）及び該ｎ形の
    半導体領域に隣接するｐ形の半導体領域から成るｐｎ接
    合（２４）のｐ形の導電性を有する半導体領域（２２）
    の一部を、前記ｐｎ接合を化学的エッチング剤（１４）
    の中に定置することにより、除去する方法において、 前記ｐｎ接合（２４）間に時間に対して変化する電圧波
    形を印加する段階を備え、該時間に対して変化する電圧
    波形の電圧値を、前記ｐｎ接合間に実質的にゼロの順方
    向バイアスをもたらす第１のレベルから、前記ｐｎ接合
    間に逆方向バイアス電圧をもたらす第２のレベルまで変
    化させ、これによりｐ形の半導体領域の一部をエッチン
    グする方法。
  2. 【請求項２】 請求項１の方法において、第１の電極
    （１６）を前記ｎ形の領域（２０）に接続し、第２の電
    極（２６）を前記化学的エッチング剤（１４）の中に入
    れ、これにより、前記第２の電極を前記化学的エッチン
    グ剤によって前記ｐ形の領域から分離する段階を更に備
    えることを特徴とする方法。
  3. 【請求項３】 ｎ形の半導体領域（２０）及び該ｎ形の
    半導体領域に隣接するｐ形の領域から成るｐｎ接合（２
    ４）のｐ形の導電性を有するシリコン領域（２２）の一
    部を化学的にエッチングして取り除く方法において、第
    １の電極（１６）を前記ｎ形の領域（２０）に接続する
    段階と、ｐｎ接合（２４）を液体の化学的エッチング剤
    （１４）の中に定置する段階と、第２の電極（２６）を
    前記液体の化学的エッチング剤の中に入れて前記第２の
    電極を前記液体の化学的エッチング剤によって前記ｐ形
    の領域から分離させる段階とを備え、更に、前記第１及
    び第２の電極（１６、２６）間に時間に対して変化する
    電圧波形を印加し、ｐｎ接合（２４）の電圧値を、該ｐ
    ｎ接合間に実質的にゼロの順方向バイアスをもたらす第
    １のレベルから、前記ｐｎ接合間に逆方向バイアス電圧
    をもたらす第２のレベルまで変化させ、これにより前記
    ｐ形の領域の一部をエッチングにより取り除く段階を備
    えることを特徴とする方法。
  4. 【請求項４】 請求項１乃至３のいずれかの方法におい
    て、ｐ形の領域（２２）の一部がｎ形の領域（２０）の
    一部まで完全にエッチングにより取り除かれ、次に前記
    ｎ形の層の露呈された部分に不動態化層（３２）が形成
    されるまで、前記ｐｎ接合（２４）間に前記時間に対し
    て変化する電圧波形を引き続き印加する段階を更に備え
    ることを特徴とする方法。
  5. 【請求項５】 ｎ形の導電性を有する半導体領域（２
    ０）及び該半導体領域の表面を覆うｐ形の導電性を有す
    る領域（２２）から成るウエーハ（１８）から、前記ｐ
    形の領域の一部をエッチングにより化学的に取り除き、
    これにより前記ｐ形の領域の下にある前記ｎ形の領域の
    一部を露呈させることにより、半導体ダイアフラムを形
    成する方法において、第１の電極（１６）を前記ｎ形の
    領域に接続する段階と、前記ｐ形の領域を有する前記ウ
    エーハを液体の化学的エッチング剤（１４）の中に定置
    する段階と、第２の電極（２６）を前記液体の化学的エ
    ッチング剤の中に入れて前記第２の電極を前記液体の化
    学的エッチング剤によって前記ｐ形の領域から分離させ
    る段階とを備え、更に、前記第１及び第２の電極（１
    ６、２６）間に時間に対して変化する電圧波形を印加
    し、前記ｎ形の領域（２０）及び前記ｐ形の領域（２
    ２）から成るｐｎ接合（２４）間に電圧の電圧値を、前
    記ｐｎ接合間にほぼゼロの順方向バイアスをもたらす第
    １のレベルから、前記ｐｎ接合間に逆方向バイアス電圧
    をもたらす第２のレベルまで変化させ、これにより前記
    ｐ形の領域の一部をエッチングにより取り除く段階と、
    ｐ形の領域の一部が前記ｎ形の領域の一部までエッチン
    グにより完全に取り除かれ、次に前記ｎ形の領域の露呈
    された表面に不動態化層（３２）が形成されるまで、前
    記時間に対して変化する電圧波形を前記ｐｎ接合間に引
    き続き印加する段階とを備えることを特徴とする方法。
  6. 【請求項６】 請求項１乃至５のいずれかの方法におい
    て、前記ｎ形の領域（２０）及び取り除くべきではない
    前記ｐ形の領域（２２）の一部を、化学的エッチング剤
    （１４）が前記領域をエッチングにより取り除くことを
    制限する保護カバー（２５）により覆う段階を更に備え
    ることを特徴とする方法。
  7. 【請求項７】 請求項２乃至６のいずれかの方法におい
    て、前記印加電圧の電圧値を、約０ボルトから約−１．
    ６ボルトの範囲で変化させ、このように変化する電圧を
    前記第１の電極（１６）に印加し、一方前記第２の電極
    （２６）を０ボルトに保持することを特徴とする方法。
  8. 【請求項８】 請求項７の方法において、前記印加電圧
    を、０．１から１００Ｖ／秒の速度で変化させることを
    特徴とする方法。
  9. 【請求項９】 請求項１乃至８のいずれかの方法におい
    て、前記ｎ形の領域（２０）が、単結晶シリコンからな
    ることを特徴とする方法。
  10. 【請求項１０】 請求項１乃至９のいずれかの方法にお
    いて、前記化学的エッチング剤（１４）が、ＫＯＨ、Ｎ
    ａＯＨ、ＬｉＯＨ、ＣｓＯＨ、ＮＨ4ＯＨ、エチレンジ
    アミン・ピロカテコール及びヒドラジンから成る群から
    選択されたエッチング剤の水溶液であることを特徴とす
    る方法。
  11. 【請求項１１】 請求項１０の方法において、前記化学
    的エッチング剤（１４）が、５乃至９５％の水溶液であ
    り、その温度が１０°Ｃ及び１２０°Ｃの間にあること
    を特徴とする方法。
  12. 【請求項１２】 請求項１乃至１１のいずれかの方法に
    おいて、前記印加電圧が三角形状の波形であることを特
    徴とする方法。
  13. 【請求項１３】 請求項１乃至１１のいずれかの方法に
    おいて、前記印加電圧が正弦波形であることを特徴とす
    る方法。
  14. 【請求項１４】 ｎ形の半導体領域（２０）及び該半導
    体領域に隣接するｐ形の領域から成るｐｎ接合（２４）
    のｐ形の導電性を有する半導体領域（２２）の一部を、
    前記ｐｎ接合を化学的エッチング剤（１４）の中に定置
    して取り除く方法において、前記ｐｎ接合（２４）間に
    時間に対して変化する電圧波形を印加する段階を備え、
    前記時間に対して変化する電圧波形の電圧値が、前記ｐ
    形及びｎ形の両方の領域（２２，２０）を不動態化する
    に必要な電位よりも低い第１のレベルから、前記ｎ形の
    領域を不動態化するに必要な電位よりも高い第２のレベ
    ルまで変化することを特徴とする方法。
JP4055324A 1991-03-14 1992-03-13 半導体材料を選択的にエッチングする方法 Pending JPH06204207A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/669,158 US5129981A (en) 1991-03-14 1991-03-14 Method of selectively etching silicon
US669158 1991-03-14

Publications (1)

Publication Number Publication Date
JPH06204207A true JPH06204207A (ja) 1994-07-22

Family

ID=24685303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4055324A Pending JPH06204207A (ja) 1991-03-14 1992-03-13 半導体材料を選択的にエッチングする方法

Country Status (3)

Country Link
US (1) US5129981A (ja)
EP (1) EP0503693A1 (ja)
JP (1) JPH06204207A (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5129982A (en) * 1991-03-15 1992-07-14 General Motors Corporation Selective electrochemical etching
US5376214A (en) * 1992-09-22 1994-12-27 Nissan Motor Co., Ltd. Etching device
US5407868A (en) * 1992-12-08 1995-04-18 Alliedsignal Inc. Method of making an electrode tip for a tunnel current sensing device
US5637189A (en) * 1996-06-25 1997-06-10 Xerox Corporation Dry etch process control using electrically biased stop junctions
US5865938A (en) * 1996-06-25 1999-02-02 Xerox Corporation Wafer chuck for inducing an electrical bias across wafer heterojunctions
US6803322B1 (en) * 2000-12-15 2004-10-12 Science Applications International Corporation Pin alloy-semiconductor, radiation detectors with rectifying junction contacts, methods and systems for forming pin alloy-semiconductor devices with rectifying junction contacts, and systems and methods for analyzing alloy-semiconductor properties
US6896776B2 (en) * 2000-12-18 2005-05-24 Applied Materials Inc. Method and apparatus for electro-chemical processing
US7323416B2 (en) * 2001-03-14 2008-01-29 Applied Materials, Inc. Method and composition for polishing a substrate
US7128825B2 (en) * 2001-03-14 2006-10-31 Applied Materials, Inc. Method and composition for polishing a substrate
US7582564B2 (en) * 2001-03-14 2009-09-01 Applied Materials, Inc. Process and composition for conductive material removal by electrochemical mechanical polishing
US7160432B2 (en) * 2001-03-14 2007-01-09 Applied Materials, Inc. Method and composition for polishing a substrate
US7232514B2 (en) * 2001-03-14 2007-06-19 Applied Materials, Inc. Method and composition for polishing a substrate
US6899804B2 (en) * 2001-12-21 2005-05-31 Applied Materials, Inc. Electrolyte composition and treatment for electrolytic chemical mechanical polishing
US6811680B2 (en) 2001-03-14 2004-11-02 Applied Materials Inc. Planarization of substrates using electrochemical mechanical polishing
US6511915B2 (en) 2001-03-26 2003-01-28 Boston Microsystems, Inc. Electrochemical etching process
US20070295611A1 (en) * 2001-12-21 2007-12-27 Liu Feng Q Method and composition for polishing a substrate
US7390429B2 (en) 2003-06-06 2008-06-24 Applied Materials, Inc. Method and composition for electrochemical mechanical polishing processing
US20050092620A1 (en) * 2003-10-01 2005-05-05 Applied Materials, Inc. Methods and apparatus for polishing a substrate
US7390744B2 (en) 2004-01-29 2008-06-24 Applied Materials, Inc. Method and composition for polishing a substrate
US7038293B2 (en) * 2004-03-29 2006-05-02 Northrop Grumman Corp. Dissipation of a charge buildup on a wafer portion
US20060249394A1 (en) * 2005-05-05 2006-11-09 Applied Materials, Inc. Process and composition for electrochemical mechanical polishing
US20070151866A1 (en) * 2006-01-05 2007-07-05 Applied Materials, Inc. Substrate polishing with surface pretreatment
US8193575B2 (en) * 2008-02-07 2012-06-05 International Business Machines Corporation Flash memory structure with enhanced capacitive coupling coefficient ratio (CCCR) and method for fabrication thereof
US20120211805A1 (en) 2011-02-22 2012-08-23 Bernhard Winkler Cavity structures for mems devices
DE102012206531B4 (de) 2012-04-17 2015-09-10 Infineon Technologies Ag Verfahren zur Erzeugung einer Kavität innerhalb eines Halbleitersubstrats
DE102012106859B4 (de) * 2012-07-27 2019-01-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines mehrfarbigen LED-Displays
US9136136B2 (en) 2013-09-19 2015-09-15 Infineon Technologies Dresden Gmbh Method and structure for creating cavities with extreme aspect ratios

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4936149A (ja) * 1972-08-07 1974-04-03
JPS5378171A (en) * 1976-12-21 1978-07-11 Nec Corp Manufacture of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4936149A (ja) * 1972-08-07 1974-04-03
JPS5378171A (en) * 1976-12-21 1978-07-11 Nec Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
US5129981A (en) 1992-07-14
EP0503693A1 (en) 1992-09-16

Similar Documents

Publication Publication Date Title
JPH06204207A (ja) 半導体材料を選択的にエッチングする方法
US5167778A (en) Electrochemical etching method
US5129982A (en) Selective electrochemical etching
US4891103A (en) Anadization system with remote voltage sensing and active feedback control capabilities
JPS6130038A (ja) エツチングの方法
JP4397440B2 (ja) 半導体基板の空洞の上に横たわる単結晶部材を有する半導体構造を形成するためのプロセス
US4995953A (en) Method of forming a semiconductor membrane using an electrochemical etch-stop
KR20050086693A (ko) 반도체 물질로부터 나노와이어를 제조하는 방법과나노와이어 분산 및 전자 장치
US4180439A (en) Anodic etching method for the detection of electrically active defects in silicon
Esashi et al. Biomedical pressure sensor using buried piezoresistors
Xu et al. Anodic dissolution and passivation of silicon in hydrazine
JP3508547B2 (ja) Ｓｉウエハのエッチング方法
US3473093A (en) Semiconductor device having compensated barrier zones between n-p junctions
US3544397A (en) Method for the manufacturing of zener diodes
US2912371A (en) Method of fabricating semiconductive translating devices
Choi et al. The role of the Mercury-Si Schottky-barrier height in/spl Psi/-MOSFETs
Gealer et al. The Effect of an Interfacial P‐N Junction on the Electrochemical Passivation of Silicon in Aqueous Ethylenediamine‐Pyrocatechol
JP2005012225A (ja) ２次元的なドーパント分布の分析のための選択的電気化学エッチング方法
JP3129851B2 (ja) 半導体装置の製造方法
Burkett et al. The effect of cleaning procedures on surface charging of various substrates
KR0134380B1 (ko) 반도체 기판의 산화 실리콘층 상의 포토레지스트가 제거된 반도체 장치 제조방법.
JPS61137329A (ja) 半導体の微細加工方法
KR20180124167A (ko) 반도체를 이용한 NOx 센서 및 그 제조 방법
US3192141A (en) Simultaneous etching and monitoring of semiconductor bodies
JPS56152247A (en) Testing method for semiconductor device