JPH06204179A - Plasma processing method - Google Patents

Plasma processing method

Info

Publication number
JPH06204179A
JPH06204179A JP28801492A JP28801492A JPH06204179A JP H06204179 A JPH06204179 A JP H06204179A JP 28801492 A JP28801492 A JP 28801492A JP 28801492 A JP28801492 A JP 28801492A JP H06204179 A JPH06204179 A JP H06204179A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
wafer
electrode
plasma
push
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28801492A
Other languages
Japanese (ja)
Other versions
JPH0824117B2 (en
Inventor
Takao Horiuchi
隆夫 堀内
Yoshifumi Tawara
好文 田原
Izumi Arai
泉 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP28801492A priority Critical patent/JPH0824117B2/en
Publication of JPH06204179A publication Critical patent/JPH06204179A/en
Publication of JPH0824117B2 publication Critical patent/JPH0824117B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To improve the adhesion between an electrode and the abutting face of a semiconductor wafer so as to improve the electric coupling property and heat conductivity by providing a fixing mechanism. which fixes the semiconductor wafer to the electrode at lowering, freely of ascent and descent above the electrode, and pressing the margin of the semiconductor wafer so as to fix it. CONSTITUTION:In the condition that a wafer push-up pin 35 has gone up, a wafer carrier places a semiconductor wafer 20 on a wafer push-up pin 35. Then, it lowers the wafer push-up pin 35. In this condition, the topside of the wafer susceptor 22a is gently projecting, so gap occurs between itself and the semiconductor wafer along the periphery, but this gap disappears by lowering a clamp spring 9 and pushing the periphery of the semiconductor wafer 20 against the wafer susceptor 22a. Here, the adhesion can be improved by sticking a conductive silicon rubber 33 excellent in elasticity onto the wafer susceptor 22a.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、プラズマを利用して半
導体基板を処理するプラズマ処理方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma processing method for processing a semiconductor substrate using plasma.

【0002】[0002]

【従来の技術】近年半導体処理装置として、プラズマC
VD装置、プラズマエッチング装置、スパッタリング装
置等のプラズマを利用した半導体処理装置が、広く普及
している。
2. Description of the Related Art Recently, plasma C has been used as a semiconductor processing apparatus.
Semiconductor processing devices using plasma, such as VD devices, plasma etching devices, and sputtering devices, have become widespread.

【0003】例えばプラズマエッチング装置では、エッ
チング槽内に反応気体を導入してこの反応気体をプラズ
マ状態に励起させ、発生した活性成分と基板例えば半導
体ウエハ上の処理対象物とを反応させてエッチング処理
を行う。以下に、プラズマ処理装置の一例としてこのプ
ラズマエッチング装置について説明する。
For example, in a plasma etching apparatus, a reactive gas is introduced into an etching tank to excite the reactive gas into a plasma state, and the generated active component reacts with a processing object on a substrate such as a semiconductor wafer to perform an etching process. I do. The plasma etching apparatus will be described below as an example of the plasma processing apparatus.

【0004】図6は平行平板型電極を有するプラズマエ
ッチング装置を示しており、気密を保持するエッチング
槽1内に半導体ウエハ2の載置台ともなる下部電極3
と、この下部電極3と対向して高周波電極4が配置され
ている。高周波電極4は反応気体の導入管として作用す
るような構造となっており、その下端部の電極部4aに
は多孔質部材を用いている。
FIG. 6 shows a plasma etching apparatus having a parallel plate type electrode, and a lower electrode 3 which also serves as a mounting table for a semiconductor wafer 2 in an etching tank 1 for keeping airtightness.
The high frequency electrode 4 is arranged so as to face the lower electrode 3. The high-frequency electrode 4 has a structure that acts as a reaction gas introduction pipe, and a porous member is used for the electrode portion 4a at the lower end thereof.

【0005】このようなプラズマエッチング装置では、
エッチング槽1内の雰囲気を真空ポンプ5により高真空
例えば10-6Torrとした後、エッチング槽1内に反応気体
源6から反応気体例えばアルゴンガスをエッチング槽1
内に導入してエッチング槽1内をエッチング処理に必要
な真空度例えば10〜10-2Torrに保持する。
In such a plasma etching apparatus,
The atmosphere in the etching tank 1 is set to a high vacuum, for example, 10 −6 Torr by the vacuum pump 5, and then the reaction gas such as argon gas is supplied from the reaction gas source 6 into the etching tank 1.
Then, the inside of the etching tank 1 is maintained at a degree of vacuum necessary for the etching process, for example, 10 to 10 -2 Torr.

【0006】次に高周波電極4に高周波電力7を印加し
て反応気体をプラズマ化させ、このガスプラズマ8の反
応成分によりエッチング処理を行う。
Next, a high-frequency power 7 is applied to the high-frequency electrode 4 to turn the reaction gas into plasma, and an etching process is performed with the reaction components of the gas plasma 8.

【0007】ところで上述したようなプラズマエッチン
グ装置では、下部電極3上に直接半導体ウエハ2が当接
する構造であるので、半導体ウエハ2と下部電極3との
密着性が不十分であると半導体ウエハ2と下部電極3間
に間隙が生じてしまい、この間隙により電気的結合性や
熱伝導性の低下を招く恐れがある。
In the plasma etching apparatus as described above, since the semiconductor wafer 2 directly contacts the lower electrode 3, the semiconductor wafer 2 and the lower electrode 3 are not sufficiently adhered to each other. A gap is formed between the lower electrode 3 and the lower electrode 3, and this gap may cause a decrease in electrical coupling and thermal conductivity.

【0008】電気的結合性の低下は、処理効率の低下例
えばプラズマエッチング装置ではエッチング処理率(以
下エッチングレ―ト)の低下や処理むら発生等の原因と
なり、熱伝導性の低下は半導体ウエハの温度上昇を招き
ウエハに塗布されているフォトレジストを軟化させてエ
ッチング処理中に剥離し易くしてしまうという問題があ
る。
The decrease in electrical coupling property causes a decrease in processing efficiency, for example, a decrease in etching processing rate (hereinafter referred to as an etching rate) in a plasma etching apparatus and occurrence of processing unevenness, and a decrease in thermal conductivity of a semiconductor wafer. There is a problem in that the temperature rises and the photoresist applied to the wafer is softened and easily peeled off during the etching process.

【0009】そこで従来のプラズマエッチング装置では
下部電極の上面を平坦にして半導体ウエハとの密着性を
向上させていた。
Therefore, in the conventional plasma etching apparatus, the upper surface of the lower electrode is flattened to improve the adhesion with the semiconductor wafer.

【0010】[0010]

【発明が解決しようとする課題】ところが、半導体ウエ
ハはその製造工程においてわずかながらの歪が発生し、
しかもこの歪は半導体ウエハ個々により異なるため、下
部電極上面を平坦にしてもこの歪により半導体ウエハと
下部電極間には少なからず間隙を生じてしまい完全な密
着ができないという問題があった。
However, a slight distortion occurs in the manufacturing process of the semiconductor wafer,
Moreover, since this strain varies depending on the individual semiconductor wafer, there is a problem that even if the upper surface of the lower electrode is flattened, this distortion causes a considerable gap between the semiconductor wafer and the lower electrode, resulting in incomplete contact.

【0011】これを解決するために、図7に示すように
下部電極3の半導体ウエハ2との接触面3aをゆるやか
な凸状に形成するとともに、半導体ウエハ2の固定機構
として下部電極3上方にこれと平行に内径が半導体ウエ
ハ2の径よりも若干小さいウエハ固定用のリング体(以
下クランプリング)9を昇降自在に設け、このクランプ
リング9を下降させて半導体ウエハ2周縁部を下部電極
3に押圧して密着性を高めようとするウエハ固定機構を
備えたものがある。
In order to solve this, as shown in FIG. 7, the contact surface 3a of the lower electrode 3 with the semiconductor wafer 2 is formed in a gentle convex shape, and a fixing mechanism for the semiconductor wafer 2 is provided above the lower electrode 3. In parallel with this, a wafer fixing ring body (hereinafter referred to as a clamp ring) 9 having an inner diameter slightly smaller than the diameter of the semiconductor wafer 2 is provided so as to be able to move up and down, and the clamp ring 9 is lowered so that the peripheral edge portion of the semiconductor wafer 2 is lower electrode 3. There is a device provided with a wafer fixing mechanism that presses against to increase the adhesion.

【0012】しかしながら、上述したウエハ固定機構で
は半導体ウエハ2の歪の曲率と下部電極上面3aの曲率
とが大きく異なる場合には充分に対応しきれなくなり、
また半導体ウエハ周縁部のみをクランプリング9で押圧
する構造であるため、半導体ウエハ固定時にウエハ周縁
部からの応力が中央部に集中して図8に示すように半導
体ウエハ2が上方に向って弧状に反り、ウエハ2中央部
と下部電極2間に空隙10が生じてしまう。このような
状態でエッチング処理をした半導体ウエハ2は図9に示
す如く、ウエハ中央部2aが青色を、ウエハ外周部2b
が緑色を呈する。これはウエハ中央部2aがウエハ外周
部2bにくらべエッチングレ―トが小さく、均一な処理
がなされていないことを示している。
However, the above-described wafer fixing mechanism cannot sufficiently cope with the case where the curvature of the strain of the semiconductor wafer 2 and the curvature of the lower electrode upper surface 3a are greatly different,
Further, since the structure is such that only the peripheral edge of the semiconductor wafer is pressed by the clamp ring 9, the stress from the peripheral edge of the wafer is concentrated in the central portion when the semiconductor wafer is fixed, and the semiconductor wafer 2 is arcuate upward as shown in FIG. Therefore, a void 10 is formed between the central portion of the wafer 2 and the lower electrode 2. As shown in FIG. 9, the semiconductor wafer 2 that has been subjected to the etching process in such a state has a blue central portion 2a and a peripheral portion 2b of the wafer.
Has a green color. This indicates that the central portion 2a of the wafer has a smaller etching rate than the outer peripheral portion 2b of the wafer, and that uniform processing is not performed.

【0013】本発明は上述した問題点を解決するために
なされたもので、電極と半導体ウエハとの当接面の密着
性を向上させることで電気的結合性や熱伝導性を向上さ
せて均一性が良く、しかも処理効率が高いプラズマ処理
が可能となるプラズマ処理方法を提供することを目的と
する。
The present invention has been made to solve the above-mentioned problems, and improves the adhesion between the contact surface between the electrode and the semiconductor wafer to improve the electrical coupling property and the thermal conductivity, thereby making it uniform. It is an object of the present invention to provide a plasma processing method that is capable of performing plasma processing with good performance and high processing efficiency.

【0014】[0014]

【課題を解決するための手段】本発明のプラズマ処理方
法は、プラズマ発生源を備えた気密容器内に電極を配置
し、この電極面に半導体ウエハを当接させ、前記電極に
設けられた冷却手段により前記半導体ウエハを冷却して
プラズマ処理を行うように構成されたプラズマ処理装置
において、ウエハ搬送装置により前記気密容器に搬送さ
れた半導体ウエハを、前記電極上方に上昇させた状態の
ウエハ押し上げピン上に載置する工程と、前記ウエハ押
し上げピンを下降させて前記半導体ウエハを前記電極上
に設けられた樹脂膜上に載置する工程と、前記電極上方
に昇降自在に設けられ下降時に前記半導体ウエハを前記
電極に固定する固定機構により、前記半導体ウエハの周
縁部を押圧して固定する工程と、前記半導体ウエハを前
記冷却手段により所定の温度に冷却する工程と、前記半
導体ウエハをプラズマ処理する工程とを具備したことを
特徴とする。
According to the plasma processing method of the present invention, an electrode is placed in an airtight container provided with a plasma generation source, a semiconductor wafer is brought into contact with the electrode surface, and cooling is provided on the electrode. In a plasma processing apparatus configured to cool the semiconductor wafer and perform plasma processing by means, a wafer push-up pin in a state where the semiconductor wafer transferred to the airtight container by the wafer transfer apparatus is lifted above the electrode. A step of placing the semiconductor wafer on a resin film provided on the electrode by lowering the wafer push-up pin, Pressing the peripheral edge of the semiconductor wafer by a fixing mechanism for fixing the wafer to the electrode, and fixing the semiconductor wafer by the cooling means. A step of cooling to a constant temperature, characterized in that said semiconductor wafer comprises a step of plasma processing.

【0015】樹脂膜としてはカ―ボン含有のシリコンラ
バ―等の耐熱性、柔軟性に優れたものがよく、厚みは
0.2mm程度のものが好適である。
The resin film is preferably a carbon rubber-containing silicon rubber or the like having excellent heat resistance and flexibility, and has a thickness of
A diameter of about 0.2 mm is suitable.

【0016】また電極と樹脂膜との取付け手段として
は、硬化後も弾性を有する導電性接着剤を用いた接着や
熱圧着等の手段がよい。
As a means for attaching the electrode and the resin film, it is preferable to use means such as adhesion using a conductive adhesive having elasticity even after curing or thermocompression bonding.

【0017】[0017]

【作用】本発明のプラズマ処理方法では、電極上に樹脂
膜を設けることにより、半導体ウエハを電極に密着させ
ることができ、電極への熱伝導性が向上することによ
り、均一なプラズマ処理を半導体ウエハに対して行うこ
とができる。
In the plasma processing method of the present invention, by providing the resin film on the electrode, the semiconductor wafer can be brought into close contact with the electrode, and the thermal conductivity to the electrode is improved, so that uniform plasma processing can be performed on the semiconductor. It can be done on a wafer.

【0018】また、電極面を凸状に形成して、半導体ウ
エハを当接し、基板押圧リングにより半導体ウエハ周縁
部を押圧することにより、被処理基板は電極面にそって
湾曲し、より密着度の高い状態で保持されるので、さら
に熱伝導性が向上し、均一なプラズマ処理を行うことが
できる。
Further, by forming the electrode surface in a convex shape, abutting the semiconductor wafer, and pressing the peripheral edge of the semiconductor wafer by the substrate pressing ring, the substrate to be processed is curved along the electrode surface, and the degree of adhesion is improved. Is maintained at a high temperature, the thermal conductivity is further improved, and uniform plasma treatment can be performed.

【0019】また、冷却手段を電極内に設けることによ
り、被処理基板を均一に冷却しながら均一なプラズマ処
理を行うことができる。
Further, by providing the cooling means in the electrode, it is possible to perform uniform plasma treatment while uniformly cooling the substrate to be treated.

【0020】[0020]

【実施例】以下、本発明方法をプラズマエッチングに適
用した一実施例について図を参照にして説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment in which the method of the present invention is applied to plasma etching will be described below with reference to the drawings.

【0021】図1および図2はエッチング処理部を示し
ており、このエッチング処理部は図示を省略した気密を
保持するエッチング槽内に設置されている。
FIGS. 1 and 2 show an etching treatment section, which is installed in an etching tank (not shown) for maintaining airtightness.

【0022】被処理基板の半導体ウエハ20は、図示を
省略した搬送装置にてウエハカセットから取り出されて
エッチング処理部21に搬送され、円盤状の下部電極2
2上に載置されてここでエッチング処理を受けた後再び
搬送装置にて搬出される。
The semiconductor wafer 20 as the substrate to be processed is taken out of the wafer cassette by a transfer device (not shown) and transferred to the etching processing part 21, where the disk-shaped lower electrode 2 is formed.
After being placed on the substrate 2 and subjected to the etching process here, it is carried out again by the carrying device.

【0023】下部電極22の上方には高周波電源40と
接続された中空円盤状の高周波電極23が対向配置され
ており、この高周波電極23上面中心部には反応気体発
生器24で発生した反応気体例えばアルゴンガスをエッ
チング槽1内へ導入するための導入管25が垂設されて
いる。
A hollow disk-shaped high-frequency electrode 23 connected to a high-frequency power source 40 is disposed above the lower electrode 22 so as to oppose thereto, and a reaction gas generated by a reaction gas generator 24 is provided at the center of the upper surface of the high-frequency electrode 23. For example, an introduction pipe 25 for introducing an argon gas into the etching tank 1 is vertically provided.

【0024】高周波電極23の下面電極部23aは多孔
質部材例えばメッシュ状に形成されたカ―ボンにより形
成されており、反応気体導入管25から導入された反応
気体がこの下面電極部23aを通過して下部電極22上
に載置された半導体ウエハ20上に達するような構造と
している。
The lower surface electrode portion 23a of the high frequency electrode 23 is formed of a porous member such as carbon in the form of a mesh, and the reaction gas introduced from the reaction gas introduction pipe 25 passes through this lower surface electrode portion 23a. The structure is such that it reaches the semiconductor wafer 20 mounted on the lower electrode 22.

【0025】下部電極22の側面下方には口字状断面の
環状中空体である反応気体排気管26が下部電極22上
面と段差を付けて配設されており、その上面部には多数
の排気孔27が同心円状に一定間隔で穿設されている。
反応気体排気管26外周の一部からは、多数の排気孔2
7から導入された使用済反応気体を真空ポンプ28へ導
くための配管29が設けられている。
A reaction gas exhaust pipe 26, which is an annular hollow body having a V-shaped cross section, is disposed below the side surface of the lower electrode 22 so as to be stepped from the upper surface of the lower electrode 22. The holes 27 are concentrically formed at regular intervals.
From a part of the outer periphery of the reactive gas exhaust pipe 26, a large number of exhaust holes 2
A pipe 29 for guiding the used reaction gas introduced from 7 to the vacuum pump 28 is provided.

【0026】半導体ウエハ固定機構として、下部電極2
2上方に半導体ウエハの径よりも若干小さい内径を有し
たリング状のクランプリング30が配置されており、こ
のクランプリング30は下部電極22円周部にそって等
間隔に設けられた4本のクランプリング支持棒31にて
支持されている。4本のクランプリング支持棒31は下
部電極22下方に配置されたクランプリング昇降用駆動
機構であるエアシリンダ32に接続されており、このエ
アシリンダ32の作用によりクランプリングが昇降可能
となっている。
The lower electrode 2 is used as a semiconductor wafer fixing mechanism.
2. A ring-shaped clamp ring 30 having an inner diameter slightly smaller than the diameter of the semiconductor wafer is disposed above the two semiconductor wafers. The clamp ring 30 includes four clamp rings 30 arranged at equal intervals along the circumference of the lower electrode 22. It is supported by a clamp ring support rod 31. The four clamp ring support rods 31 are connected to an air cylinder 32 which is a drive mechanism for raising and lowering the clamp ring arranged below the lower electrode 22, and the action of the air cylinder 32 enables the clamp ring to move up and down. .

【0027】下部電極22は直径約200mm 、厚さ約10mm
の円板状をしており、その上面中央部には直径約 125m
m、厚さ約8mm の円盤状凸部をしたウエハ載置台22a
が形成されている。このウエハ載置台22a上面は半導
体ウエハ20との密着性を良好にするためになめらかな
凸状を有している。下部電極22の材料には導電性、熱
伝導性に優れた金属材例えばアルミニウム等が用いられ
ている。
The lower electrode 22 has a diameter of about 200 mm and a thickness of about 10 mm.
It has a disk shape, and the diameter of about 125 m
Wafer mounting table 22a with a disk-shaped convex portion of m and a thickness of about 8 mm
Are formed. The upper surface of the wafer mounting table 22a has a smooth convex shape in order to improve the adhesion with the semiconductor wafer 20. As a material of the lower electrode 22, a metal material having excellent electrical conductivity and thermal conductivity such as aluminum is used.

【0028】このウエハ載置台22a上面にはウエハ載
置台22aとほぼ同径又はより大きく、厚さ約 0.2mmの
カ―ボンを含有した導電性シリコンラバ―33が貼着さ
れている。導電性シリコンラバ―33とウエハ載置台2
2aとの貼着手段として本例では硬化後も弾性を有する
導電性合成樹脂系の接着剤による熱圧着とした。
On the upper surface of the wafer mounting table 22a, a conductive silicon rubber 33 containing a carbon having a diameter of about 0.2 mm and a diameter substantially equal to or larger than that of the wafer mounting table 22a is attached. Conductive silicon rubber 33 and wafer mounting table 2
In this example, as a means for adhering to 2a, thermocompression bonding was performed using a conductive synthetic resin adhesive having elasticity even after curing.

【0029】導電性シリコンラバ―33表面には、格子
状の浅溝33aが形成されており、さらに中央部にはウ
エハ押し上げピン昇降用の孔33bが4ケ所に穿設され
ている。
Lattice-shaped shallow grooves 33a are formed on the surface of the conductive silicon rubber 33, and holes 33b for raising and lowering the wafer push-up pins are formed at four locations in the central portion.

【0030】このウエハ押し上げピン昇降用の孔33b
は、下部電極22を貫通して押し上げピン上下駆動機構
であるエアシリンダ34に接続されているウエハ押し上
げピン35の昇降用のもので、エッチング処理の終了し
た半導体ウエハ20を下面から押し上げピン35により
を押し上げて導電性シリコンラバ―33から離間させる
構造としている。
This wafer push-up pin lifting hole 33b
Is for elevating a wafer push-up pin 35 that is connected to an air cylinder 34 that is a push-up pin up-and-down drive mechanism penetrating the lower electrode 22. The push-up pin 35 pushes the semiconductor wafer 20 after etching processing from the lower surface. Is pushed up to separate it from the conductive silicon rubber 33.

【0031】下部電極22の半導体ウエハ20裏面に対
向する位置には、エッチング処理中に半導体ウエハ20
を冷却するための環状の冷却水循環用配管36が埋設さ
れており、エッチング処理中にこの冷却水循環用配管3
6内に冷却水導入装置37から低温例えば15℃の冷却水
が導入される。
At a position of the lower electrode 22 facing the back surface of the semiconductor wafer 20, the semiconductor wafer 20 is etched during the etching process.
An annular cooling water circulation pipe 36 for cooling the water is buried, and this cooling water circulation pipe 3 is provided during the etching process.
Cooling water at a low temperature, for example, 15 ° C., is introduced into the inside 6 from the cooling water introducing device 37.

【0032】このようなプラズマエッチング装置のウエ
ハ固定動作について図3を参照しながら説明する。
A wafer fixing operation of such a plasma etching apparatus will be described with reference to FIG.

【0033】まず、ウエハ押し上げピン35が上昇して
いる状態(図3(c))で図示を省略したウエハ搬送装
置により半導体ウエハ20をウエハ押し上げピン35上
に載置した後、ウエハ押し上げピン35を下降させる
(図3(a))。この状態では、ウエハ載置台22a上
面がゆるやかな凸状をしているため周縁部に半導体ウエ
ハとの間隙が生じるが、クランプリング9が下降して半
導体ウエハ20周縁部をウエハ載置台22aに押圧する
ことでこの間隙はなくなる(図3(b))。このとき従
来のウエハ固定機構では、半導体ウエハ固有の歪やウエ
ハ載置台22a表面の加工精度の問題、クランプ圧力に
よるウエハ中心部への応力の発生等から半導体ウエハ2
0とウエハ載置台22a間に少なからず間隙が生じ、こ
の間隙により電気的結合性や熱伝導性が低下してエッチ
ングの処理むらや、処理効率の低下を招いてしまうが、
本例では弾性に優れた導電性シリコンラバ―33をウエ
ハ載置台22a上に貼着しているため密着性が向上し、
このような間隙の発生がなくなり半導体ウエハ20とウ
エハ載置台22a間の電気的結合や熱伝導性が非常に優
れたものとなっている。
First, in a state where the wafer push-up pin 35 is raised (FIG. 3C), the semiconductor wafer 20 is placed on the wafer push-up pin 35 by a wafer transfer device (not shown), and then the wafer push-up pin 35 is placed. Is lowered (FIG. 3 (a)). In this state, since the upper surface of the wafer mounting table 22a has a gentle convex shape, a gap with the semiconductor wafer is generated in the peripheral edge portion, but the clamp ring 9 descends to press the peripheral portion of the semiconductor wafer 20 against the wafer mounting table 22a. By doing so, this gap disappears (FIG. 3 (b)). At this time, in the conventional wafer fixing mechanism, the semiconductor wafer 2 is subject to distortions peculiar to the semiconductor wafer, problems in processing accuracy of the surface of the wafer mounting table 22a, and stress generated in the central portion of the wafer due to clamping pressure.
0 and a wafer mounting table 22a, a gap is not a little generated, and the gap lowers the electrical coupling property and the thermal conductivity, resulting in uneven etching process and a decrease in process efficiency.
In this example, since the conductive silicon rubber 33 having excellent elasticity is attached to the wafer mounting table 22a, the adhesion is improved,
The occurrence of such a gap is eliminated, and the electrical coupling and thermal conductivity between the semiconductor wafer 20 and the wafer mounting table 22a are very excellent.

【0034】さて、エッチング作業終了後はクランプリ
ング9を上昇させたあと、ウエハ押し上げピン35を上
昇させ半導体ウエハ20をウエハ載置台22aから押し
上げる(図3(c))。通常エッチング処理は高温環境
下で行なわれるため、半導体ウエハ20は高温例えば約
100℃まで上昇し、半導体ウエハ20と導電性シコンラ
バ―33が融着してしまい半導体ウエハ20の導電性シ
リコンラバ―33からの離間が困難となる恐れがある
が、本例では導電性シリコンラバ―33表面に格子状の
浅溝33aを形成しているためこのような問題は発生し
ない。なお、この浅溝33aは図3(b)で示したよう
に半導体ウエハ20固定時には完全につぶされて隙間の
発生が生じない程度のものであることは無論である。
After the etching operation is completed, the clamp ring 9 is raised, and then the wafer push-up pin 35 is raised to push the semiconductor wafer 20 from the wafer mounting table 22a (FIG. 3 (c)). Since the etching process is usually performed in a high temperature environment, the semiconductor wafer 20 is heated to a high temperature, for example, about
The temperature may rise to 100 ° C., and the semiconductor wafer 20 and the conductive silicon rubber 33 may be fused to each other, which may make it difficult to separate the semiconductor wafer 20 from the conductive silicon rubber 33. In this example, the conductive silicon rubber 33 is used. Since the lattice-shaped shallow grooves 33a are formed on the −33 surface, such a problem does not occur. It is needless to say that the shallow groove 33a is completely crushed when the semiconductor wafer 20 is fixed as shown in FIG. 3B so that no gap is generated.

【0035】上記構成のプラズマエッチング装置を用い
て実際に実験をしたので以下に説明する。
An actual experiment was carried out using the plasma etching apparatus having the above-mentioned structure, which will be described below.

【0036】実験は、導電性シリコンラバ―を使用して
いない装置、本例のカ―ボン含有の導電性シリコンラバ
―を用いた装置の2種類について行った。また、実験に
際しては装置構造はもちろんのこと、使用電極の部材お
よび形状、反応気体の種類、電源出力値、真空度等のエ
ッチング処理条件は全て同一とした。供給電源として
は、エッチング対象物が酸化膜であったため、380kHz高
周波電源を用いている。もちろんエッチング対象物によ
り最適な電源周波数は異なる。
The experiment was carried out for two kinds of devices, a device not using the conductive silicon rubber and a device using the carbon-containing conductive silicon rubber of this example. Further, in the experiment, not only the apparatus structure but also the etching treatment conditions such as the member and shape of the electrode used, the kind of reaction gas, the power output value, and the degree of vacuum were the same. As the power supply, a 380 kHz high frequency power supply is used because the etching target was an oxide film. Of course, the optimum power supply frequency differs depending on the etching target.

【0037】以下表1に示す実験条件のもとに実験を行
い、表2に示す結果を得た。
Experiments were conducted under the experimental conditions shown in Table 1 below, and the results shown in Table 2 were obtained.

【0038】[0038]

【表1】 [Table 1]

【表2】 この実験結果から判明したことは、導電性シリコンラバ
―を使用した場合には、これを使用しない場合に対し、 (1) エッチングレ―トが 469オングストローム/分 (2) Siエッチレ―トが-154オングストローム/分 (3) Si選択比が 6.3 (4) 半導体ウエハ上面温度が約 -20℃ の向上が図れ、明らかに導電性シリコンラバ―の効果が
現れた。さらにエッチング作業中の半導体ウエハ上面部
の温度分布がほぼ均一になった。
[Table 2] The results of this experiment have revealed that when the conductive silicon rubber is used, (1) the etching rate is 469 Å / min (2) Si etching rate is lower than that when the conductive silicon rubber is not used. 154 angstrom / min (3) Si selection ratio 6.3 (4) The temperature of the top surface of the semiconductor wafer was improved by about -20 ° C, clearly showing the effect of the conductive silicon rubber. Further, the temperature distribution on the upper surface of the semiconductor wafer during the etching operation became almost uniform.

【0039】上記実験結果から考えられることは、導電
性シリコンラバ―により半導体ウエハと下部電極との密
着性が大幅に向上した結果、 (イ)半導体ウエハと下部電極間との電気的結合が良好
になって半導体ウエハと対向電極間の電界の強さが均一
となり処理効率が向上したこと。
From the above experimental results, it can be considered that the adhesion between the semiconductor wafer and the lower electrode is greatly improved by the conductive silicon rubber, resulting in (a) good electrical connection between the semiconductor wafer and the lower electrode. As a result, the electric field strength between the semiconductor wafer and the counter electrode becomes uniform and the processing efficiency is improved.

【0040】(ロ)半導体ウエハと下部電極間の熱伝導
性が良好になり、冷却効果が向上したこと。
(B) The thermal conductivity between the semiconductor wafer and the lower electrode is improved, and the cooling effect is improved.

【0041】である。またエッチング処理完了後におけ
る半導体ウエハの導電性シリコンラバ―からの離間時に
際し、半導体ウエハと導電性シリコンラバ―との融着は
認められず、導電性シリコンラバ―を貼着していない装
置と何らかわりなく容易に離間可能であった。これは導
電性シリコンラバ―上に形成した浅溝が半導体ウエハと
の融着を防止したためである。
It is In addition, when separating the semiconductor wafer from the conductive silicon rubber after the completion of the etching process, no fusion between the semiconductor wafer and the conductive silicon rubber was observed, and the device does not have the conductive silicon rubber attached. It could be easily separated without any change. This is because the shallow groove formed on the conductive silicon rubber prevents fusion with the semiconductor wafer.

【0042】ところで、本発明者等はクランプリングの
半導体ウエハに対する押圧力についても着目し、クラン
プリングの押圧力変化とエッチングレ―トの関係を求め
るために実験を行ったので以下に説明する。実験は前述
実施例の装置を用いて以下の表3に示す実験条件下で行
った。測定はクランプ圧力を10kgf(クランプリング支持
棒1本当たり 2.5kgf)、27kgf(同 6.75kgf) 、42kgf(同
10.5kgf)、について行い、結果を図4に示す。
The inventors of the present invention also paid attention to the pressing force of the clamp ring on the semiconductor wafer, and conducted an experiment to find the relationship between the pressing force change of the clamp ring and the etching rate, which will be described below. The experiment was conducted under the experimental conditions shown in Table 3 below using the apparatus of the above-mentioned example. For the measurement, the clamping pressure was 10 kgf (2.5 kgf per clamp ring support rod), 27 kgf (6.75 kgf), 42 kgf (same).
10.5 kgf), and the results are shown in FIG.

【0043】[0043]

【表3】 図4において、X軸におけるa、bおよびcは半導体ウ
エハ周縁部の一点をaとし、半導体ウエハ中心部をb、
bを通りaと対向する側の半導体ウエハ周縁に設けた点
をcとし、これらa→b→c線上におけるエッチングレ
―トをY軸にとっている。
[Table 3] In FIG. 4, a, b, and c on the X-axis are a point at the peripheral edge of the semiconductor wafer, b is the central portion of the semiconductor wafer,
A point provided on the periphery of the semiconductor wafer on the side opposite to a through b is defined as c, and the etching rate on these lines a → b → c is taken as the Y axis.

【0044】実験結果から判明することは、 (イ)クランプ圧が大きくなる程エッチングレ―トが低
下すること。
The experimental results reveal that (a) the etching rate decreases as the clamping pressure increases.

【0045】(ロ)クランプ圧が27kgf と42kgf のとき
に半導体ウエハ中心部のエッチングレ―トの低下が顕著
であること。
(B) When the clamping pressure is 27 kgf and 42 kgf, the etching rate at the central portion of the semiconductor wafer is significantly reduced.

【0046】(ハ)クランプ圧が10kgf のときが最も均
一なエッチングができること。
(C) The most uniform etching can be performed when the clamping pressure is 10 kgf.

【0047】である。It is

【0048】これらの原因は、クランプ圧が大きくなり
すぎると、半導体ウエハ20が上方へ向って弧状に反
り、半導体ウエハ中心部と導電性シリコンラバ―33間
に間隙が生じるためである。従って、厚さが 630μm の
5インチウエハの場合にはその周縁部を10kgf で押圧す
る方法が最も効率的であることが判明した。
These causes are because when the clamping pressure becomes too large, the semiconductor wafer 20 warps upward in an arc shape and a gap is generated between the central portion of the semiconductor wafer and the conductive silicon rubber 33. Therefore, the thickness of 630 μm
In the case of a 5-inch wafer, it was found that the method of pressing the peripheral edge with 10 kgf was the most efficient.

【0049】ところで、本発明に使用する導電性合成樹
脂体は、柔軟性に優れているもの程密着性が良くなり好
ましいが、ウエハ固定時にクランプリング押圧部即ち導
電性合成樹脂体周縁部に応力が加わり皺が発生し易くな
り、この皺により空隙が生じる可能性がある。
By the way, the conductive synthetic resin body used in the present invention is preferably superior in flexibility so that the adhesiveness is improved, but stress is applied to the clamp ring pressing portion, that is, the peripheral edge portion of the conductive synthetic resin body when the wafer is fixed. Wrinkles are likely to occur, and the wrinkles may cause voids.

【0050】本発明の他の実施例として図5に示すよう
に、ウエハ載置台22a上部に半導体ウエハ20よりも
若干小さな径で深さが導電性合成樹脂膜41とほぼ同じ
凹部40を形成し、この凹部40に導電性合成樹脂膜4
1を装着することにより(図5(a))、ウエハ固定時
における導電性合成樹脂膜41外周部に対する応力をウ
エハ載置台22aに吸収させて皺の発生を減少させるこ
とができる(図5(b))。尚、本発明に使用する樹脂
膜としては、導電性テフロンや導電性シリコンゴムや導
電性弗素系ゴム等、弾性、熱伝導性、電気伝導性に優れ
たものであればいずれでもよい。
As another embodiment of the present invention, as shown in FIG. 5, a recess 40 having a diameter slightly smaller than that of the semiconductor wafer 20 and a depth substantially the same as that of the conductive synthetic resin film 41 is formed on the wafer mounting table 22a. , The conductive synthetic resin film 4 is formed in the recess 40.
By mounting No. 1 (FIG. 5A), the stress on the outer peripheral portion of the conductive synthetic resin film 41 at the time of fixing the wafer can be absorbed by the wafer mounting table 22a to reduce the occurrence of wrinkles (FIG. b)). The resin film used in the present invention may be any of conductive Teflon, conductive silicone rubber, conductive fluorine-based rubber, etc., as long as it has excellent elasticity, thermal conductivity and electrical conductivity.

【0051】また、本発明方法は、プラズマCVD、E
CRエッチング、スパッタリング装置等、電極と被処理
基板が当接し、プラズマ雰囲気を設ける構造のものであ
ればいずれにも適用可能である。またプラズマの雰囲気
は高周波放電に限らずマイクロ波放電、直流放電によっ
て形成してもよい。
Further, the method of the present invention includes plasma CVD, E
The present invention can be applied to any structure such as a CR etching or sputtering device having a structure in which an electrode and a substrate to be processed are in contact with each other and a plasma atmosphere is provided. The plasma atmosphere is not limited to high frequency discharge, and may be formed by microwave discharge or direct current discharge.

【0052】[0052]

【発明の効果】以上説明したように本発明のプラズマ処
理方法によれば、処理対象物と下部電極との密着性が向
上するので、電気的結合性や熱伝導性が向上し、均一性
が良くしかも処理効率の高いプラズマ処理が可能とな
る。
As described above, according to the plasma processing method of the present invention, the adhesion between the object to be processed and the lower electrode is improved, so that the electrical coupling property and the thermal conductivity are improved, and the uniformity is improved. A good plasma treatment with high treatment efficiency is possible.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に用いたプラズマエッチング
装置のエッチング処理部を示す斜視図。
FIG. 1 is a perspective view showing an etching processing unit of a plasma etching apparatus used in an embodiment of the present invention.

【図2】図1のプラズマエッチング装置の縦断面図。2 is a vertical cross-sectional view of the plasma etching apparatus of FIG.

【図3】ウエハ固定機構の動作を示す断面図。FIG. 3 is a sectional view showing the operation of the wafer fixing mechanism.

【図4】クランプ圧とエッチングレ―トの関係を示す
図。
FIG. 4 is a diagram showing a relationship between a clamp pressure and an etching rate.

【図5】他の実施例のウエハ固定機構を示す図。FIG. 5 is a view showing a wafer fixing mechanism of another embodiment.

【図6】プラズマエッチング装置の概念的な構成を示す
断面図。
FIG. 6 is a sectional view showing a conceptual configuration of a plasma etching apparatus.

【図7】従来のウエハ固定機構を示す断面図。FIG. 7 is a sectional view showing a conventional wafer fixing mechanism.

【図8】従来のウエハ固定機構を示す断面図。FIG. 8 is a sectional view showing a conventional wafer fixing mechanism.

【図9】従来装置によりエッチング処理した半導体ウエ
ハの表面の処理状態を示す図。
FIG. 9 is a diagram showing a processing state of a surface of a semiconductor wafer that has been subjected to etching processing by a conventional apparatus.

【符号の説明】[Explanation of symbols]

20 半導体ウエハ 21 エッチング処理部 22 下部電極 22a ウエハ載置台 23 対向電極 30 クランプリング 31 クランプリング支持棒 33 導電性シリコンラバ― 35 ウエハ押し上げピン 20 Semiconductor Wafer 21 Etching Processing Section 22 Lower Electrode 22a Wafer Mounting Table 23 Counter Electrode 30 Clamp Ring 31 Clamp Ring Support Rod 33 Conductive Silicon Rubber 35 Wafer Push Pin

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 プラズマ発生源を備えた気密容器内に電
極を配置し、この電極面に半導体ウエハを当接させ、前
記電極に設けられた冷却手段により前記半導体ウエハを
冷却してプラズマ処理を行うように構成されたプラズマ
処理装置において、 ウエハ搬送装置により前記気密容器に搬送された半導体
ウエハを、前記電極上方に上昇させた状態のウエハ押し
上げピン上に載置する工程と、 前記ウエハ押し上げピンを下降させて、前記半導体ウエ
ハを前記電極上に設けられた樹脂膜上に載置する工程
と、 前記電極上方に昇降自在に設けられ下降時に前記半導体
ウエハを前記電極に固定する固定機構により、前記半導
体ウエハの周縁部を押圧して固定する工程と、 前記半導体ウエハを前記冷却手段により所定の温度に冷
却する工程と、 前記半導体ウエハをプラズマ処理する工程とを具備した
ことを特徴とするプラズマ処理方法。
1. An electrode is arranged in an airtight container provided with a plasma generation source, a semiconductor wafer is brought into contact with the electrode surface, and the semiconductor wafer is cooled by a cooling means provided on the electrode for plasma treatment. In the plasma processing apparatus configured to perform, a step of placing a semiconductor wafer transferred to the airtight container by a wafer transfer apparatus on a wafer push-up pin in a state of being raised above the electrode, and the wafer push-up pin. And placing the semiconductor wafer on a resin film provided on the electrodes, and a fixing mechanism that is provided above the electrodes to be movable up and down and fixes the semiconductor wafer to the electrodes when descending. Pressing the peripheral edge of the semiconductor wafer to fix it; cooling the semiconductor wafer to a predetermined temperature by the cooling means; The plasma processing method characterized by comprising the step of plasma processing the Movement.
【請求項2】 プラズマ発生源を備えた気密容器内に電
極を配置し、この電極面に半導体ウエハを当接させ、前
記電極に設けられた冷却手段により前記半導体ウエハを
冷却してプラズマ処理を行うように構成されたプラズマ
処理装置において、 プラズマ処理終了後、前記電極上方に設けられた半導体
ウエハの固定機構が、前記電極上の半導体ウエハを固定
する位置から上昇する工程と、 ウエハ押し上げピンが上昇して前記半導体ウエハを押し
上げ、前記電極上の樹脂膜から離して上昇させる工程
と、 ウエハ搬送装置が、前記半導体ウエハを前記ウエハ押し
上げピンから取り出し、前記気密容器外へ搬送する工程
とを具備したことを特徴とするプラズマ処理方法。
2. An electrode is arranged in an airtight container equipped with a plasma generation source, a semiconductor wafer is brought into contact with the electrode surface, and the semiconductor wafer is cooled by a cooling means provided on the electrode for plasma treatment. In the plasma processing apparatus configured to perform, after the plasma processing is completed, the step of raising the semiconductor wafer fixing mechanism provided above the electrodes from the position for fixing the semiconductor wafer on the electrodes, And a step of raising the semiconductor wafer to push it up and away from the resin film on the electrode, and a step of taking out the semiconductor wafer from the wafer push-up pin and feeding it to the outside of the airtight container. A plasma processing method characterized by the above.
JP28801492A 1992-10-27 1992-10-27 Plasma processing method Expired - Fee Related JPH0824117B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28801492A JPH0824117B2 (en) 1992-10-27 1992-10-27 Plasma processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28801492A JPH0824117B2 (en) 1992-10-27 1992-10-27 Plasma processing method

Publications (2)

Publication Number Publication Date
JPH06204179A true JPH06204179A (en) 1994-07-22
JPH0824117B2 JPH0824117B2 (en) 1996-03-06

Family

ID=17724697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28801492A Expired - Fee Related JPH0824117B2 (en) 1992-10-27 1992-10-27 Plasma processing method

Country Status (1)

Country Link
JP (1) JPH0824117B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274150A (en) * 1995-03-31 1996-10-18 Nec Corp Electrostatic attracting stage
WO2001091178A1 (en) * 2000-05-23 2001-11-29 Advantest Corporation Wafer chuck mechanism
JP2007266610A (en) * 2006-03-28 2007-10-11 Tokyo Electron Ltd Gas distribution system for post-etch treatment system
JP2009531858A (en) * 2006-03-28 2009-09-03 東京エレクトロン株式会社 Post-etching system for removing residues on the substrate
JP2018098286A (en) * 2016-12-09 2018-06-21 株式会社ディスコ Wafer manufacturing method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4514587B2 (en) * 2004-11-29 2010-07-28 京セラ株式会社 Substrate holding member

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5687667A (en) * 1979-12-20 1981-07-16 Toshiba Corp Reactive ion etching method
JPS6054327U (en) * 1983-09-21 1985-04-16 株式会社日立製作所 semiconductor manufacturing equipment
JPS60130633U (en) * 1984-02-10 1985-09-02 株式会社日立製作所 Vacuum processing equipment
JPS62105347A (en) * 1985-11-01 1987-05-15 Hitachi Ltd Semiconductor manufacturing apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5687667A (en) * 1979-12-20 1981-07-16 Toshiba Corp Reactive ion etching method
JPS6054327U (en) * 1983-09-21 1985-04-16 株式会社日立製作所 semiconductor manufacturing equipment
JPS60130633U (en) * 1984-02-10 1985-09-02 株式会社日立製作所 Vacuum processing equipment
JPS62105347A (en) * 1985-11-01 1987-05-15 Hitachi Ltd Semiconductor manufacturing apparatus

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274150A (en) * 1995-03-31 1996-10-18 Nec Corp Electrostatic attracting stage
WO2001091178A1 (en) * 2000-05-23 2001-11-29 Advantest Corporation Wafer chuck mechanism
JP2007266610A (en) * 2006-03-28 2007-10-11 Tokyo Electron Ltd Gas distribution system for post-etch treatment system
JP2009531858A (en) * 2006-03-28 2009-09-03 東京エレクトロン株式会社 Post-etching system for removing residues on the substrate
JP2018098286A (en) * 2016-12-09 2018-06-21 株式会社ディスコ Wafer manufacturing method
CN108231577A (en) * 2016-12-09 2018-06-29 株式会社迪思科 The manufacturing method of chip
CN108231577B (en) * 2016-12-09 2022-10-11 株式会社迪思科 Method for manufacturing wafer

Also Published As

Publication number Publication date
JPH0824117B2 (en) 1996-03-06

Similar Documents

Publication Publication Date Title
US7160392B2 (en) Method for dechucking a substrate
JP4186536B2 (en) Plasma processing equipment
JP3129452B2 (en) Electrostatic chuck
USRE39939E1 (en) Processing system
TWI415212B (en) Bevel etcher with vacuum chuck
JPH08316215A (en) Gas heat transfer plasma treating device
EP0452779A2 (en) Physical vapor deposition clamping mechanism
JPH10223621A (en) Vacuum treating apparatus
JP2001189378A (en) Wafer-chucking heating apparatus
JP3311812B2 (en) Electrostatic chuck
JPH06204179A (en) Plasma processing method
JP2001127041A (en) Plasma processor for board, and plasma processing method
JP4518712B2 (en) Tray-type multi-chamber substrate processing equipment
JPH0624187B2 (en) Plasma processing device
CN110137130B (en) Size conversion tray for dry etching system
US10714356B2 (en) Plasma processing method
JP3417259B2 (en) Substrate dry etching equipment
JP3045259B2 (en) Plasma equipment
JP4308564B2 (en) Plasma processing apparatus and plasma processing tray
JPH11163102A (en) Susceptor for semiconductor manufacturing
JPH07183280A (en) Plasma treatment device
JP2003309167A (en) Substrate holder
JPS63131519A (en) Dry etching apparatus
JP2903239B2 (en) Plasma etching method
JPH0845911A (en) Electrode for plasma treatment device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960820

LAPS Cancellation because of no payment of annual fees